【課題】アバランシェ破壊した半導体素子に電流が流れ続けることを抑えることができる、半導体素子の試験装置を提供すること。
【解決手段】コイル１４と、コイル１４に接続される半導体素子１０がアバランシェ破壊した後にコイル１４に流れる電流を還流させる還流回路（コイル１４→リレー４→ダイオード１６→コイル１４の電流経路）とを備え、前記還流回路が、コイル１４と半導体素子１０が構成された閉回路（コイル１４→半導体素子１０→ダイオード１３，２１→コイル１４の電流経路）よりも低いインピーダンスを有する、半導体素子の試験装置。 （もっと読む）

【課題】パワー半導体素子の動特性と、静特性たる飽和電圧とを１台の装置で精密に検査すること。
【解決手段】パワー半導体素子たるスイッチング素子６をスイッチング動作させて電気的な動特性を検査するとともに、検査時の短絡電流の発生に伴って前記スイッチング素子６を電気的に遮断するトランジスタ５３を備えた半導体検査装置１において、前記トランジスタ５３を定電流出力動作させる定電流回路６０を構成し、前記定電流回路６０によって前記トランジスタ５３が出力する定電流を前記スイッチング素子６に与えて飽和電圧Ｖｃｅ（ｓａｔ）を検査する構成とした。 （もっと読む）

【課題】従来よりもチップ面積の増大を抑えて、集積回路が有するデバイスパラメタのばらつきを測定する半導体物性ばらつきセンサを提供する。
【解決手段】本発明に係る半導体物性ばらつきセンサ２００は、集積回路が有するデバイスパラメタの個体間のばらつきを計測する半導体物性ばらつきセンサであって、集積回路と同一のシリコン基板上に形成され、ばらつきに対応する周波数で発振するリングオシレータ１００と、リングオシレータ１００に印加される外部電圧を切り替えるデジタルスイッチ１２０とを備え、リングオシレータ１００は、（ａ）集積回路が有するデバイスパラメタと、事前に定められたパラメタ基準値との差分に対する、（ｂ）リングオシレータ１００の周波数と、パラメタ基準値に対応付けられた周波数基準値との差分の変化量を、外部電圧により制御できる。 （もっと読む）

【課題】試験コンタクト装置の台数を削減でき、試験機の構成部品や測定回路の共通化を可能にして設備コストの低減し、かつＡＣ試験条件（波形）の改善が可能とする。
【解決手段】統合試験装置は、ＡＣ試験機１６とＤＣ試験機１７が設けられ、中間電極板２０を挟んで、ＤＵＴ載置台２２とＡＣ試験回路部２４が上下方向に昇降可能に配置される。中間電極板２０はサポート板２１により固定され、ＤＵＴ載置台２２は、中間電極板２０の下部にあって、ＩＧＢＴモジュール１がその外部端子１Ｎ等を上向きの状態にして所定の位置に保持され、シリンダー２３により上下させることで各外部端子が中間電極板２０と接続・非接続の状態となる。中間電極板２０上の電極部分にＡＣ試験機１６、ＤＣ試験機１７各々との可動接触部を設けた一台のコンタクト装置で、ＤＣパラメータ、ＡＣパラメータ、および熱抵抗の各試験を切替えて行う。 （もっと読む）

【課題】パワーデバイスの静特性及び動特性（スイッチング特性）をウエハレベルで確実に測定することができるプローブ装置を提供する。
【解決手段】本発明のプローブ装置１０は、ダイオードを含むパワーデバイスが複数形成された半導体ウエハＷを載置する移動可能な載置台１２と、載置台１２の上方に配置されたプローブカード１３と、少なくとも載置台１２の上面に形成された導体膜と半導体ウエハＷの裏面に形成された導体層とが導通する状態で半導体ウエハＷにプローブ１３Ａを電気的に接触させてパワーデバイスの電気的特性をウエハレベルで測定するテスタ１５と、を備え、プローブカード１３の外周縁部に導通ピン１４を設け、パワーデバイスの電気的特性をウエハレベルで測定時に、導通ピン１４を介して載置台１２の導体膜電極（コレクタ電極）とテスタ１５とを電気的に接続する。 （もっと読む）

【課題】基板の両面に電極を備えた半導体デバイス（例えばパワー半導体デバイス）をウエハ状態のままで検査する場合に、基板の裏面の電極とテスタとの間の電気経路を短くすることで、精度良く検査する。
【解決手段】チャックトップ４９の支持面５６に対面するようにチャックリード板５４を設ける。チャックトップ４９の周辺部にはポゴピン６０を固定する。ポゴピン６０はチャックリード板５４に接触する。プローブ２０はウエハ１８の表面の電極に接触する。プローブ２０はケーブル４７を経由してテスタ２２につながっている。ウエハ１８の裏面の電極はチャックトップ４９の支持面５６に接触する。支持面５６はチャックトップ４９とポゴピン６０とチャックリード板５４とケーブル５５を経由してテスタ２２につながっている。 （もっと読む）

本発明は、複数の光起電力セル（１０）を含む光起電力発電器を含む光起電力デバイスに関する。本発明の光起電力デバイスは、光起電力発電器の少なくとも一つのセルが短絡回路動作モードから開回路モードに又はその逆に移行することを可能にするために、制御コンデンサ（Ｃｃｄｅ）及び制御抵抗器（Ｒｃｄｅ）を含む制御デバイスを有する少なくとも一つのスイッチ（Ｔ１、Ｔ２）を含み、制御装置は、スイッチ（Ｔ１、Ｔ２）を開くための制御を遅くするためにスイッチに接続されることを特徴とする。
（もっと読む）

【課題】半導体モジュールの歩留まり、生産性を向上させる。
【解決手段】表面構造と裏面電極を有する複数の半導体素子が配列された半導体基板の主面に、導電性を有するシートを固着し、その主面にシートが固着された状態で、半導体基板を第１の支持台上で半導体チップに分断し、分断された複数の半導体チップを第２の支持台上に前記シートを介して載置し、載置された複数の半導体チップの動特性試験を第２の支持台上で連続して行う。これにより、縦型半導体素子の動特性試験において発生するクラックから進展・伝播する亀裂が抑制され、半導体モジュールの歩留まり、生産性が向上する。 （もっと読む）

【課題】検査の精度特性を保証することができる半導体検査方法を提供する。
【解決手段】入力波形立ち上がり時の遅延時間の第１最大許容時間Ｔ1kを１周期とした周波数ｆ１を算出するとともに、入力波形立ち下がり時の遅延時間の第２最大許容時間Ｔ2kを１周期とした周波数ｆ２を算出する。そして、これら周波数ｆ１，ｆ２をパルスとした検査信号Ｓinを検査対象の半導体に入力し、この周波数ｆ１，ｆ２に対する出力周波数、即ち周波数ｆ1a，ｆ2aを確認することにより、半導体の製品判定を行う。 （もっと読む）

【課題】従来の動特性検査装置では、検査対象に破損が生じたときに検査対象を焼損から保護することは困難であった。
【解決手段】パワー半導体素子１１を用いたアナログ回路の動特性検査装置１であって、検査対象回路１０と同等の応答特性を有したアナログ回路であるシミュレータ回路２０と、検査対象回路１０の動特性を測定するための検査対象回路用センサ２Ａ・３Ａと、シミュレータ回路２０の動特性を測定するためのシミュレータ回路用センサ２Ｂ・３Ｂと、検査対象回路用センサ２Ａ・３Ａからの出力値と、シミュレータ回路用センサ２Ｂ・３Ｂからの出力値とを即時的に比較することにより検査対象回路１０の動特性の異常の有無を判定する判定器５・６とを備える。 （もっと読む）

【課題】パワー半導体素子の熱抵抗試験、サージ試験、スイッチング特性試験、連続動作試験について統合して、これらを同一試験装置で行う。
【解決手段】電源部１は、負荷部２を介してＤＵＴ（被試験デバイス）３が接続されたＤＵＴ接続部４に電源供給するものである。負荷部２には、誘導負荷、抵抗負荷、容量負荷、あるいは整流部品等の受動負荷や、トランジスタ等のスイッチングデバイス（能動負荷）が用いられ、それぞれＤＵＴ３に対して必要な責務を付与している。ＤＵＴ接続部４には、ＤＵＴ制御・駆動部６とＤＵＴ特性測定部７が接続されている。ＤＵＴ制御・駆動部６は、ＤＵＴ３に所定の電圧信号、電流信号、あるいは周波数信号を供給して、それを駆動するものであり、ＤＵＴ特性測定部７では、ＤＵＴ３に流れる電流値、あるいは電圧値によってその電気的特性および熱的特性を測定している。 （もっと読む）

【課題】 集積回路装置の評価方法に関し、個々のトランジスタやロジック回路の経時劣化の実測による確認を含む設計フローを構築する。
【解決手段】 回路設計を終了した集積回路から信頼性評価対象素子或いは信頼性評価対象回路の少なくとも一方を含む信頼性評価対象要素を抽出し、前記抽出した信頼性評価対象要素を信号遅延測定回路に接続するように配置し、前記信頼性評価対象要素に対して電源電圧をストレス電圧として印加して、前記信頼性評価対象要素の経時劣化を信号遅延の劣化として測定する。 （もっと読む）

【課題】電力変換回路に用いられる電界効果型トランジスタの等価回路モデルにおけるパラメータを比較的簡単な方法において高精度に抽出することにより、高精度な回路シミュレーションが行える環境を提供する。
【解決手段】電力変換回路に用いられる電界効果型トランジスタの等価回路モデルにおいて、ゲート−ソース間容量Ｃｇｓ、ゲート−ドレイン間容量Ｃｇｄ、及びチャネル電流源Ｉｃｈを、電界効果型トランジスタの誘導性負荷におけるスイッチング波形から抽出する。 （もっと読む）

【課題】複数のピンのタイミングのキャリブレーションを、従来よりも少ないボードで実現する。
【解決手段】キャリブレーションの対称となる試験装置は、試験時においてＤＵＴが直接的または間接的に装着される複数のコネクタピンＰｓを有するソケットボード３２を備える。複数のコネクタピンＰｓは、仮想的な中心点Ｏを中心として回転対称性を有するように配置される。キャリブレーションボード４０は、キャリブレート時にソケットボード３２に装着された状態で、複数のコネクタピンＰｓのうちのいくつかを電気的に接続するショート配線ＳＷを備える。キャリブレーションボード４０は、ソケットボード３２に対して、異なる２以上の方向で装着可能に構成される。 （もっと読む）

【課題】 電磁弁を駆動するソレノイド制御回路を保護する電流誘導回路の異常を検出可能な制御装置を提供する。
【解決手段】 インダクタンスを有するソレノイド３を制御するＥＣＵ３０であって、ソレノイド方向に電流を流すことによりソレノイドを駆動し、ソレノイド方向に電流を流さないことによりソレノイド３を停止するＩＰＤ（ソレノイド制御回路）２と、ソレノイド３とＩＰＤ２との間に設けられ、ＩＰＤ２がソレノイド３を駆動してから停止する際に、ソレノイド方向へ電流を誘導するクランプ回路（電流誘導回路）６と、クランプ回路６付近に発生する負電圧を正電圧に変換する変換回路１１と、ＩＰＤ２によりソレノイド３を駆動させてから停止させる際に、変換回路１１により変換された正電圧の値が所定値以上の場合に、クランプ回路６が異常であると判定するマイコン３２とを備えている。 （もっと読む）

【課題】複数のレグを有するインバータモジュールの動作特性を簡易な設備で検査できる半導体回路の検査装置およびその検査方法を提供すること。
【解決手段】インバータモジュール中の各レグの中間端子同士を接続する負荷を有し，インバータモジュール中の第１のレグ以外の少なくとも１つのレグの下側の半導体素子にオン信号を出力するとともに，残りのレグの下側の半導体素子にはオフ信号を出力する状態とし，その状態で，第１のレグの上側の半導体素子のみにオン信号を出力させ，第１のレグの上側の半導体素子の動作特性を測定するとともに，インバータモジュール中の第１のレグ以外の少なくとも１つのレグの上側の半導体素子にオン信号を出力するとともに，残りのレグの上側の半導体素子にはオフ信号を出力する状態とし，その状態で，第１のレグの下側の半導体素子のみにオン信号を出力させ，第１のレグの下側の半導体素子の動作特性を測定する。 （もっと読む）

【課題】 電圧駆動素子の異常として、特に駆動用電圧が入力される端子の接続状態の異常を好適に検出することができる「電圧駆動素子の異常検出装置」を提供する。
【解決手段】 ＭＯＳ−ＦＥＴ１０の異常を検出するための電圧駆動素子の異常検出装置１であって、ＭＯＳ−ＦＥＴ１０に抵抗３を介してパルス状に印加されたゲート電圧の波形を抵抗３の両側でそれぞれ検出するとともに、検出した波形に基づき、ＭＯＳ−ＦＥＴ１０の異常を検出する異常検出手段６を備える。異常検出手段６は、具体的には検出した波形に基づき、抵抗３への入力前に検出したゲート電圧電圧の波形に対する抵抗３への入力後に検出したゲート電圧の波形の遅延時間を検出するとともに、検出した遅延時間に基づいて、ＭＯＳ−ＦＥＴ１０の異常を検出する。 （もっと読む）

【課題】寄生効果を引き起こすストレスを自由に制御しつつ、パワーＩＣに印加することが可能な半導体試験装置を提供する。
【解決手段】パルス発生器５にてＩＧＢＴ２のＧ端子にオン信号Ｐ１が印加することでし、インダクタ４にインダクタンス電流Ｉ_Ｌを流し、パルス発生器５にてＩＧＢＴ２のＧ端子にオフ信号が印加することで、インダクタンス電流Ｉ_ＬをＩＧＢＴ７に転流させ、パルス発生器５にてＩＧＢＴ２のＧ端子にオン信号Ｐ２が再び印加することで、ＩＧＢＴ７に流れていたコレクタ電流ＩｃをＩＧＢＴ２に再び転流させ、ＩＧＢＴ２のオフ期間にＩＧＢＴ７に注入されたキャリアを逆回復電流Ｉ_Ｒとして吐き出させることで、点火用パワーＩＣ９のラッチアップなどの寄生効果のトリガを生成する。 （もっと読む）

【課題】本発明は、過電流による半導体素子の破壊の進行を抑えることができる、半導体素子の試験装置及びその試験方法の提供を目的とする。
【解決手段】コイル１４と、コイル１４を介して半導体素子１０に電圧を印加する電源１２と、半導体素子１０のコレクタ−エミッタ間に流れる電流の電流値に応じて電源１２による半導体素子１０への電圧印加を遮断するリレー１と、リレー１によって電源１２による半導体素子１０への電圧印加が遮断された後に半導体素子１０をオフにする駆動部１１と、を備えることを特徴とする、半導体素子の試験装置。 （もっと読む）

【課題】半導体装置の高生産または低コスト化を実現させる。
【解決手段】半導体素子２０の電気的特性を評価する素子試験装置１は、半導体素子２０のコレクタ電極が接するように、半導体素子２０を載置する支持台１１と、半導体素子２０のエミッタ電極に接触する導電性樹脂３０と、半導体素子２０のゲート電極２０ｇに接触する、少なくとも一つの接触子３０ｇと、を有することを特徴とする。このような素子試験装置１を用いて、半導体素子２０の素子試験を行うことにより、半導体装置の高生産または低コスト化が実現する。 （もっと読む）