【課題】バーンイン用ウエハをバーンイン毎に検査せずとも、半導体ウエハが正しい条件でバーンインされたことを保障することのできるバーンインシステム及びバーンイン方法を提供する。
【解決手段】バーンインシステムは、集積回路４１が形成されたチップ領域４０を複数有する半導体ウエハと、該半導体ウエハに貼り合わせた状態で、半導体ウエハに所定電圧とバーンイン信号を供給するバーンイン用ウエハを備える。そして、半導体ウエハは、集積回路４１に対応して形成された複数のテスト用回路４２を有し、テスト用回路４２には、対応する集積回路４１に供給される所定電圧とバーンイン信号が供給され、テスト用回路４２は、バーンインが正常に実行されると、バーンイン実行前と異なる状態を示しつつその状態を保持するバーンイン履歴素子を有する。 （もっと読む）

【課題】過電圧がＬＳＩの電源端子に印加されたことを確認できるようにする。
【解決手段】半導体集積回路装置（１０）は、内部回路（１１）と、上記内部回路に電源電圧を供給するための電源端子（１５，１６）とを含む。このとき、上記内部回路の電源電圧として想定されるレベルを越える電圧（過電圧）が上記電源端子に印加された事実を記録するための過電圧印加情報記録回路（１２）を設ける。過電圧印加情報記録回路には、過電圧が上記電源端子に印加された事実が記録されているため、それに基づいて、過電圧がＬＳＩの電源端子に印加されたことを確認することができる。 （もっと読む）

【課題】複数の半導体素子が積層された半導体装置を、非破壊で適正に検査する。
【解決手段】半導体装置１００Ａは、積層された半導体素子１１１〜１１３を含む。各半導体素子１１１〜１１３は、対応して配設されたＴＳＶ１２９ａ〜１２９ｃ、及び各ＴＳＶ１２９ａ〜１２９ｃ上に配設されたパッド１２５ａ〜１２５ｃを備える。半導体素子１１３側から見て、パッド１２５ｂはその上層のパッド１２５ｃからはみ出し、パッド１２５ａはその上層のパッド１２５ｂ，１２５ｃからはみ出す。各パッド１２５ａ〜１２５ｃに対する半導体素子１１３側からのエネルギービーム照射が可能になり、半導体装置１００Ａのエネルギービーム照射工程を含む検査が非破壊で実施可能になる。 （もっと読む）

【課題】 半導体集積回路装置の試験方法及び半導体集積回路装置に関し、所定の回路動作を行った状態のまま半導体集積回路装置側の操作で所望の温度に制御する。
【解決手段】 スクリーニング試験前の工程にて測定された半導体集積回路装置の回路毎の電源電流値或いは電流ランクのいずれかにより、前記半導体集積回路装置全体毎または個別の回路動作毎に、適切な周波数に周波数設定し、所望の発熱量になるよう発熱量の制御を行い、スクリーニング試験時に、所定の回路動作を行った状態のまま所望の温度に制御する。 （もっと読む）

【課題】半導体モジュールのテストポイント配線処理用に空間要件が軽減された半導体パッケージ用キャリアおよび半導体パッケージを提供する。
【解決手段】 本発明は、半導体パッケージと、側壁（１６）により隔てられた頂面（１２）および底面（１４）を有する半導体パッケージ（１００）用キャリア（１０）とに関し、当該キャリア（１０）は、構成要素（５０）用の着座部（２２）と、前記着座部（２２）に載置された前記構成要素（５０）を前記キャリア（１０）に電気接続する少なくとも１つの端子領域（２４、２６）とを有し、テストポータル（３０）が前記キャリア（１０）の外面に構成され、前記キャリア（１０）に構成された１若しくはそれ以上の電気接点を前記テストポータル（３０）に配線する１若しくはそれ以上の配線経路（３８）が前記キャリア（１０）に内設される。 （もっと読む）

【課題】電子部品のバンプとの接触を回避可能な試験用キャリアを提供する。
【解決手段】試験用キャリア１０は、ダイ９０のテスト用パッド９１に接触する第１のバンプ４２を有するフィルム状のベースフィルム４０と、ベースフィルム４０に重ねられたカバーフィルム７０と、を備えており、ベースフィルム４０とカバーフィルム７０との間にダイ９０を収容し、第１のバンプ４２は、ダイ９０が有する第２のバンプ９２よりも相対的に高い。 （もっと読む）

【課題】検査用電極を備えるＣＭＯＳ論理ＩＣパッケージおよびその検査方法の提供。
【解決手段】パッケージ内の各接続用電極パッドに近接する位置に設けられた検査用電極とバッファゲートを備えるＣＭＯＳ論理ＩＣパッケージを提供し、プリント配線基板に実装されたＣＭＯＳ論理ＩＣパッケージの検査用電極に低電圧の検査信号を印加したときの電源電流を測定することによりパッケージ内の接続用電極パッドとプリント配線基板の電極ランド間の開放故障（断線故障および半断線故障を含む）を検査するＣＭＯＳ論理ＩＣパッケージの検査方法およびそのＣＭＯＳ論理ＩＣパッケージ。 （もっと読む）

【課題】半導体集積回路装置の電気的テストにおいて、テストヘッド内の電源からプローブ等に至る比較的長い経路を介して供給される電源電圧の変動を防止するために、通常、テストボード上等に、電界コンデンサ等の大容量のバイパスコンデンサを設置している。しかし、大容量のバイパスコンデンサで吸収できる変動は、せいぜい数十ナノ秒程度の比較的短時間の変動のみであり、１００ナノ秒を超えるような比較的長時間の変動には対応できない。
【解決手段】本願発明は、半導体集積回路装置の製造工程中において、半導体集積回路装置の電気的テストを実行するに当たり、電源電圧をテストボード上に設けられた電池から供給するものである。 （もっと読む）

【課題】チップ間の接続を検査可能な半導体装置を提供する。
【解決手段】第１電源ラインＬＶＤＤ１と第２電源ラインＬＶＤＤ２には、独立に電源電圧を供給可能となっている。バッファＢＵＦ１は、第１パッドＰ１ごとに設けられ、それぞれの出力端子が対応する第１パッドＰ１に接続され、信号を出力するイネーブル状態と、出力がハイインピーダンスとなるディスイネーブル状態が切りかえ可能となっている。試験時には、検査対象のワイヤと接続される第１パッドＰ１および第２パッドＰ２がハイインピーダンスとされ、第１電源ラインＬＶＤＤ１に電源電圧ＶＤＤ１を、第２電源ラインＬＶＤＤ２に接地電圧が供給される。テスト用パッドＰＴＥＳＴに対して試験電流Ｉ_ＴＥＳＴが供給され、テスト用パッドＰＴＥＳＴの電圧が測定される。 （もっと読む）

【課題】マルチチップモジュールの性能を維持しつつ、信頼性の高い試験を可能にした半導体装置とモジュールを提供する。
【解決手段】半導体装置は、複数の第１外部端子と、複数の第２外部端子と、複数の第３外部端子と、複数の第４外部端子と、第５外部端子と、第６外部端子と、第７外部端子と、第８外部端子と、前記複数の第１外部端子、前記複数の第２外部端子、前記第３外部端子、前記複数の第４外部端子、前記第５外部端子及び前記第７外部端子に結合された第１半導体チップと、前記複数の第２外部端子、複数の第３外部端子及び前記第６外部端子に結合された第２半導体チップと、前記複数の第２外部端子、前記複数の第４外部端子及び前記第８外部端子に結合された第３半導体チップと有する。
【選択図】図２
（もっと読む）

【課題】
【解決手段】一態様によると、温度制御可能な統合されたユニットは、被試験素子を保持するよう構成される。統合されたユニットは、熱伝導材料で構成された少なくとも１つのヒータボードを備えており、ヒータボードは、ＤＵＴボードを全体的に加熱するよう構成された少なくとも１つの全体的ヒータを備える。統合されたユニットのＤＵＴボードは、少なくとも１つのヒータボードと熱的に接触するＤＵＴボードを含み、ＤＵＴボードは、少なくとも１つのＤＵＴを保持するようそれぞれ構成された複数のソケットを備える。ＤＵＴは、試験装置とソケット内のＤＵＴの端子との間で電気信号を伝導させる導体経路を有する。各ソケットは、関連する温度センサと、温度センサからの温度指示に基づいて、そのソケット内のＤＵＴを加熱するよう構成された別個に制御可能な局所的ヒータとを備える。 （もっと読む）

【課題】半導体LSIチップを複数積層した積層LSIチップに対して、積層状態のまま各チップのテスト、例えばチップ内部不良やチップ間接続不良の有無などのシステム検査を行うことのできる方法および装置を提供する。
【解決手段】貫通電極１１をシステムバスとする積層LSIチップ１の最上層チップ表面の貫通電極端子にプローブピン３１を接続させて、積層LSIチップ１のシステム検査を行う。 （もっと読む）

【課題】測定器による高速信号の観測を可能とする伝送線路、方法、装置を提供すること。
【解決手段】基板表面の信号配線（１０１）の延在方向に対して少なくとも一側の、前記信号配線（１０１）と離間した位置に、観測パッド（１０５）を備え、信号配線（１０１）と観測パッド（１０５）を前記信号配線の幅よりも細いパッド接続用細配線（１０７）で接続する。 （もっと読む）

【課題】 パッケージング工程後の製品状態においても欠陥検出試験を行うことができる半導体装置を提供する。
【解決手段】 半導体装置は、内部回路との接続を持たない一対のパッドを含む複数の接続パッドを有する半導体チップと、複数の接続パッドに各々対応する複数の外部端子を有するパッケージ基板とを備える。半導体チップは、内部回路から電気的に独立し、かつ一対のパッド間に接続された配線を含む。一対のパッドは、複数の外部端子のうち対応する端子に電気的に接続されている。 （もっと読む）

【課題】電極パッドに対してプローブピンを確実に接触させ、半導体ウェハに備えられる半導体チップ全てを漏れなく確実に検査可能な半導体ウェハの検査方法及び検査装置を提供する。
【解決手段】半導体ウェハ５０に、予め、少なくとも１以上のダミーパッド５３を設け、プローブカード３は、ダミーパッド５３に対応する配列でダミープローブピン３３を備えており、電極パッド５２が複数並べられてなるパッド列５７の配列方向に対して交差する一方向側から、電極パッド５２にプローブピン３２を接触させるとともに、前記一方向と反対側の方向から、ダミーパッド５３にダミープローブピン３３を接触させ、ダミープローブピン３３は、プローブピン３２よりも少ない本数とされ、且つ、ダミープローブピン３３のダミーパッド５３への接触荷重Ｆ２を、プローブピン３２の各々の電極パッド５２への接触荷重Ｆ１よりも大きな荷重として検査を行なう。 （もっと読む）

【課題】本発明は、半導体装置のコストを低減できると共に、半導体装置の歩留まりを向上させることのできる半導体装置の製造方法を提供することを課題とする。
【解決手段】絶縁材２５の上面２５Ａに半導体チップ１３，１４を接着し、次いで、絶縁材２５の上面２５Ａに半導体チップ１３，１４を覆う第１の絶縁層２６を形成し、次いで、第１の絶縁層２６に電極パッド７３，７４，７８，７９を露出する開口部２８，２９，３２，３３を形成し、次いで、開口部２８，２９，３２，３３に電極パッド７３，７４，７８，７９と接触する第１の導電膜９１を形成し、その後、検査装置の端子９３を第１の導電膜９１の上面９１Ａに接触させて半導体チップ１３，１４の電気的検査を行い、この結果に基づいて、半導体チップ１３，１４が良品か否かの判定を行う。 （もっと読む）

【課題】半導体チップの外周部からの割れや、欠け等の検査のみならず、半導体チップの裏面電極とパッケージ底面端子との結合の不完全も検査可能な半導体装置を提供する。
【解決手段】半導体チップ２がモールドされたパッケージで形成され、パッケージ底面端子３０とパッケージ端子とを備え、半導体チップ２の表面に、欠陥検出導電体３と、該欠陥検出導電体３の一端に接続された始点ボンディングパッド１１、及び、他端に接続された終点ボンディングパッド１２とを形成して、該半導体装置１のパッケージ端子の一つである検査用端子３１と、パッケージ底面端子３０との間に、検査用端子３１からスタートして、始点ボンディングパッド１１、欠陥検出導電体３、終点ボンディングパッド１２、貫通導電体４、及び、裏面電極６が、直列に接続されて、パッケージ底面端子３０に至る直列回路が形成されるようにして、半導体装置１を形成する。 （もっと読む）

【課題】高温になって抵抗が低下する半導体のゴミ等が付着した半導体素子欠陥を検出すること。
【解決手段】信号を入力する入力部１１と信号の出力を行う出力部１３と前記出力部１３をハイインピーダンス状態にする制御信号入力部１４とを備えた半導体素子に対する半導体素子欠陥の検出方法であって、前記入力部１１に入力信号を入力すると共に前記制御信号入力部１４に信号を入力して前記出力部１３をハイインピーダンス状態にし、この状態で前記出力部１３に外部から電圧を印加して電流を検出する。 （もっと読む）

【課題】故障したＣＭＯＳ回路に流れる電源電流の計測を可能にすると共に、ＣＭＯＳ回路の故障を検出する。
【解決手段】被測定デバイスに印加される電源電圧を検出する電圧検出部と、電圧検出部が検出した電源電圧に基づいて、被測定デバイスの基板電圧を制御することで、電源電圧の変動による被測定デバイスのリーク電流の変動を抑制する電圧制御部と、電圧制御部がリーク電流の変動を抑制している状態で、被測定デバイスの所定の特性を測定することで、被測定デバイスのＩＤＤＱ電流の値を取得するＩＤＤＱ取得部とを備える測定装置を提供する。 （もっと読む）

【課題】正常なバーンイン検査を行うとともに、検査時の無駄な電力を削減できる検査方法、およびこれに用いられる半導体集積回路を提供する。
【解決手段】ウエハに対しウエハ試験を行ない、ウエハ試験後、良品には端子以外のチップ表面に保護膜を付加する。不良品には、端子も含むチップ表面全体に保護膜を付加し、その状態でバーンイン検査を行い、バーンイン投入前に判明した不良品チップへの電源供給、信号印加を遮断する。また、チップの良品判定を行うために自己検査回路を内蔵し、不良チップと判定された場合は、チップ内部動作を停止する機能をチップ内部に設けたり、あるいは、判定信号をバーイン検査装置に送信し、バーンイン検査装置から電源供給、信号印加を停止することでバーンイン投入後に判明した不良チップへの電源供給、信号印加を遮断できる。 （もっと読む）