エミュレーションシステムからの追跡データを圧縮するシステムおよび方法。スキャンチェーンは、1つまたは複数のエミュレーションチップ内部の構成可能な論理ブロックから追跡データを受信することができ、スキャンチェーンから受信されたデータを圧縮することができる。デルタ圧縮を使用する場合、スキャンチェーンはデルタ検出機能を実行することもできる。あるいは、スキャンチェーンの出力を使用してデルタ検出を実行することができる。さらに、スキャンチェーンの内部または外部でイベント検出器を実施することができる。追跡データの圧縮には、複数のデータセットを受信する段階と、組み合わされたデータセットの断面に沿って圧縮を実行する段階とを含めることができる。
（もっと読む）

複数の内部配線を試験するデジタル試験パターンを生成する方法が記載されている。試験パターンの第１のセットが生成され、前記第１のセット内の試験パターンの数は、前記内部配線の数に関係し、符号語の第１のセットを定める。前記符号語の第１のセットから、符号語の第２のセットが選択される。前記第２のセット内の符号語の数は、前記内部配線の数に等しく、前記符号語の第２のセットの選択は、前記第２のセット内の符号語に対する遷移カウントの合計が最小化されるように行われる。
（もっと読む）

複数の内部配線を試験するデジタル試験パターンを生成する方法が記載されている。試験パターンの第１のセットが生成され、前記第１のセット内の試験パターンの数は、前記内部配線の数に関係し、符号語の第１のセットを定める。前記符号語の第１のセットから、符号語の第２のセットが選択される。前記第２のセット内の符号語の数は、前記内部配線の数に等しく、前記符号語の第２のセットの選択は、前記第２のセット内の符号語に対する遷移カウントの合計が最小化されるように行われる。
（もっと読む）

論理回路は、少なくとも１つの入力と１つの出力と遅延故障回路とを有する。遅延故障回路は、第１の標準スキャンセルと、スキャンチェーン内で第１の標準スキャンセルの直後に位置付けられている組み合わせテスト点と、スキャンチェーン内で組み合わせテスト点の直後に位置付けられている第２の標準スキャンセルとを有する。 （もっと読む）

【課題】集積回路の入力又は出力を特徴付ける入力／出力特徴付けレジスタを提供すること。
【解決手段】本発明による集積回路（１１）の入力／出力特徴付けレジスタ（１０）は、ノーマル・データ入力（１８）と、特徴付けデータ入力（２０）と、ラッチ制御入力、ラッチ・データ入力（４１）及びラッチ・データ出力（４２）を有するデータ・ラッチ（３０）とを含む。ノーマル・データ入力と特徴付けデータ入力とは、マルチプレクサ（３２及び３４）により、ラッチ・データ入力まで、ラッチ・データ出力と多重化される。 （もっと読む）