【課題】正確な性能測定を容易にした差動伝送半導体装置を提供する。
【解決手段】差動対入力信号に応答してステップ信号を各々が生成する複数の入力コンパレータと、当該ステップ信号を伝送する伝送回路と、当該伝送回路によって伝送されたステップ信号に応答して差動対出力信号を各々が生成する複数の出力アンプと、を含み、供給されるテスト指令に応じて当該出力アンプの差動対出力信号を択一的に取り込んで、これに含まれるクロスポイントの発生タイミングを示す検査出力信号を生成する。 （もっと読む）

【課題】プローブ針を接触させる外部端子の数を抑制してＤＣテストを行うことが可能な半導体集積回路を提供すること
【解決手段】本発明にかかる半導体集積回路は、入出力端子Ｐ１を介して外部にデータを出力する出力バッファ２１と、外部から入出力端子Ｐ１を介してデータが入力される入力バッファ２２と、入出力端子Ｐ１と入力バッファ２２の入力との間の信号線上のノードＮ１と第１入力端子Ｔ１との間に設けられたスイッチ２６と、外部から第２入力端子Ｔ２に供給される第２基準電位とノードＮ１の電位とを比較して比較結果を出力する比較部２３と、入力バッファ２２から出力されるデータと比較部２３の比較結果との何れかを選択しテスト結果として出力する選択部５２と、を備える。 （もっと読む）

【課題】コストアップを招くことなく、簡易な構成で、負荷変動に対する出力電圧の変動を少なくする。
【解決手段】パタンプログラムを実行し、試験対象デバイスに印加するテストパタンを半導体試験装置に出力するパタンプログラム実行部と、テストパタンに同期して半導体試験装置から試験対象デバイスに供給される電圧値の変動を測定し、変動を少なくする電圧補正値と補正タイミングとを設定する電圧補正処理部と、所望の電圧値に対して、補正タイミングにおいて電圧補正値を用いて補正した電圧値を、半導体試験装置に設定する電圧制御部とを備えたテスタコントローラ。 （もっと読む）

【課題】ドライバの故障による出力異常を救済することが可能な故障検出救済回路を含んだ半導体装置を提供すること。
【解決手段】故障検知部１は、ドライバ１０の出力の期待電位の逆電位となるようにドライバ１０の出力にプルアップ抵抗１５またはプルダウン抵抗１８を接続し、ドライバ１０の入力電位と出力電位とを比較することによりドライバ１０の故障を検出する。故障救済部２は、故障検知部１によってドライバ１０の故障が検出された場合に、期待電位と同電位となるようにドライバ１０の出力にプルアップ抵抗２６またはプルダウン抵抗２９を接続してドライバ１０の故障を救済する。したがって、ドライバ１０の故障による出力異常を救済することが可能となる。 （もっと読む）

【課題】集積回路の動作を検証するために、波形測定装置のような高価で扱いが難しい測定装置を用いて端子の波形を測定していたので、測定装置の操作に不慣れな検証者には扱い難かった。本発明は、単体で簡単に動作検証ができる集積回路を提供することを目的にする。
【解決手段】マッピング制御回路を用いて既存の内蔵メモリの一部をテストデータ格納領域として確保し、サンプリング制御回路でサンプリングしたテストデータをテストデータ格納領域に格納する。また、テスト終了後にこの領域を開放するようにする。集積回路単体で動作検証でき、またテスト専用メモリが不要なので、チップサイズが増加しない。 （もっと読む）

【課題】多値インタフェースを有するＤＵＴを対象として電圧マージン試験を行う。
【解決手段】パターン発生器ＰＧは、ＤＵＴ１に供給すべき試験信号Ｓ１を記述するパターン信号Ｓ_ＰＴＮを発生する。ドライバＤＲは、パターン信号Ｓ_ＰＴＮに応じたレベルを有する試験信号Ｓ１を生成し、ＤＵＴ１に出力する。電圧変調器１０は、ドライバＤＲから出力される試験信号Ｓ１の電圧レベルを、所定の電圧範囲で変化させる。たとえば電圧変調器１０は、試験信号Ｓ１にオフセット成分を重畳する。 （もっと読む）

【課題】試験装置の回路規模を低減する。
【解決手段】被試験デバイスを試験する試験装置であって、それぞれが被試験デバイスと信号を受け渡す複数のチャネルと、複数のチャネルに対応する複数の信号を処理する信号処理回路とを備え、信号処理回路は、複数の信号を、予め定められたチャネルの順番で時分割に選択する入力セレクタと、入力セレクタが選択した信号に応じた信号を出力する処理部と、複数のチャネルに対応して設けられ、それぞれ信号を格納する複数の保持部と、処理部が出力するそれぞれの信号を、複数の保持部のうち、予め定められたチャネルの順番に応じた保持部に格納する出力セレクタとを有する試験装置を提供する。 （もっと読む）

【課題】簡単な構成で試験が容易な、冗長アルゴリズムを使用したＡＤ変換器の実現。
【解決手段】ｎビットデジタル信号に応じて参照アナログ信号を出力するデジタル−アナログ変換器14と、入力アナログ信号を参照アナログ信号と比較する比較器12と、比較結果に基づいて参照アナログ信号が入力アナログ信号に近づくように、ｎビットデジタル信号の値をＭ（ｎ＜Ｍ）回のステップで変化させる逐次比較制御回路13と、を有し、逐次比較制御回路は、ｎビットデジタル信号の値を冗長変換アルゴリズムに従って変化させるアナログ−デジタル変換器であって、逐次比較制御回路に、比較器の判定結果を入力するかまたは判定結果の反転を入力するかを切り換える判定結果入力回路41を有する。 （もっと読む）

【課題】高速多値信号を試験可能な試験装置を提供する。
【解決手段】試験装置２は、ＤＵＴ１から出力される被試験信号Ｓ１であって、その値に応じて電圧レベルが変化する被試験信号Ｓ１を試験する。パターン発生器ＰＧは、Ｉ／Ｏ端子Ｐ_ＩＯに入力される被試験信号Ｓ１の期待値を示す期待値データＥＸＰを発生する。しきい値電圧発生器１０は、期待値データＥＸＰを受け、当該期待値データＥＸＰに応じた電圧レベルを有するしきい値電圧Ｖｔｈを、被試験信号Ｓ１と同期して生成する。比較部１２は、被試験信号Ｓ１の電圧レベルＶ_ＤＵＴをそれと対応するしきい値電圧Ｖｔｈと比較する。電圧変調器１１は、しきい値電圧Ｖｔｈを、所定の電圧範囲で変化させる。 （もっと読む）

【課題】誤動作を引き起こすこと無くテスト時間を短縮するＬＳＩ試験装置、ＬＳＩ試験方法を提供する。
【解決手段】ＬＳＩ試験装置は、試験部と、判定部と、選択部と、制御部とを具備する。試験部）は、単独で試験可能な回路ブロックを複数備える半導体集積回路の指定された１または複数の回路ブロックを含む試験ブロックを並列に試験する。判定部は、試験部による試験の結果に基づいて、回路ブロックの動作の良否を判定する。選択部は、試験ブロックが判定部によって動作不良と判定された回路ブロックを含むとき、試験ブロックを複数のブロック群に振り分ける。この複数のブロック群のうちの少なくとも１つのブロック群は動作不良と判定された回路ブロックのみを含む。制御部は、動作不良と判定された回路ブロックのみを含むブロック群を再試験するように試験部に指示する。 （もっと読む）

【課題】アクティブロードの低消費電力化が図れ、より少ない消費電力でＤＵＴの同時測定個数を大幅に増加させることができる半導体試験装置を実現すること。
【解決手段】測定対象デバイスの出力信号を検出するコンパレータと並列に、バッファアンプを介して入力される設定電圧に応じて負荷電流を制御するアクティブロードが接続された半導体試験装置において、
前記バッファアンプはＤ級アンプで構成されていることを特徴とするもの。 （もっと読む）

【課題】複数の内部信号の論理レベルを電流測定結果により判定するテスト動作モードを有する半導体装置を提供する。
【解決手段】テスト回路１００は、電流源１１〜１４、基準電流源２１、入力初段回路３１、ＯＲ回路３５、セレクタ回路４１〜４４及び端子容量対策トランジスタ（Ｎチャネル型ＭＯＳトランジスタＭｎ３１）を備える。電流源１１〜１４は、電流制御回路を構成し、テスト動作モードにおいて、外部端子ＩＮＰから、端子容量対策トランジスタ（Ｎチャネル型ＭＯＳトランジスタＭｎ３１）を介して、構成する直列接続されたトランジスタのサイズに応じた電流を接地へと流す。 （もっと読む）

【課題】試験装置の診断時間を短縮する。
【解決手段】複数のモジュールｍｏｄ＿ｐｉｎはそれぞれ、その診断結果を示す診断データＲＤＡＴＡ＿ｐｉｎをそれと対応する期待値データＥＸＰと比較する期待値比較部２０を含み、期待値比較部２０による比較結果を示す比較判定データＣＤＡＴＡ＿ｐｉｎを出力する。第１論理ゲート１０は、複数のモジュールｍｏｄ＿ｐｉｎそれぞれの比較判定データＣＤＡＴＡ＿ｐｉｎ＿１〜ＣＤＡＴＡ＿ｐｉｎ＿ｎの論理和を生成する。論理和ＣＤＡＴＡ＿ｍｏｄ＿ｔｏｐにもとづいて、試験装置１００全体が診断される。 （もっと読む）

【課題】 本発明は、周波数又は電圧が異なる領域間をデータが伝送される際に発生するデータ伝送エラーを検出できる構成を備えた半導体集積回路を提供することを目的とする。
【解決手段】
第１領域１０から第２領域２０にデータを伝送するデータ経路３０と、第１領域１０内のデータ経路４０上から、データ経路４０上を伝送される第１データを読み込み、第１データから第１ハッシュ値を算出する第１ハッシュ値算出器１１と、第２領域２０内のデータ経路３０上に配置され、データ経路３０上を伝送される第２データを読み込むレジスタ４０と、レジスタ４０から出力される第２データを読み込み、第２データから第２ハッシュ値を算出する第２ハッシュ値算出器２１と、第１ハッシュ値と第２ハッシュ値とが一致しているか否かを比較する比較部と、を備える。 （もっと読む）

【課題】集積回路の既存のフリップフロップを利用して乱数やＩＤ生成を行う構成を実現する。
【解決手段】ＬＳＩなどの集積回路のテスト用パスとして設定されたスキャンチェーンに接続された複数のフリップフロップから、電源投入時のフリップフロップ設定値を入力するデータ収集部を設けた。データ収集部は、スキャンチェーンまたは独立の接続パスを経由して電源投入時のフリップフロップ設定値を入力し、入力値に基づく乱数または固定データとしてのＩＤ生成処理を実行する。この構成により、ＬＳＩ等の集積回路に形成された既存のフリップフロップをそのまま利用して乱数やＩＤの生成を行うことが可能となる。 （もっと読む）

【課題】双方向伝送において送信信号をキャンセルする。
【解決手段】第１抵抗Ｒ１は、その第１端子に第１電圧ＶＨ’が印加され、その第２端子が入出力端子Ｐ１と接続される。第２抵抗Ｒ２は、その第１端子に第１電圧ＶＨ’が印加される。テイル電流源１２は、所定のテイル電流Ｉａ’を生成する。電流スイッチ１０は、第２デバイス１０２に送信すべきデータＰＡＴを受け、その値に応じて第１抵抗Ｒ１の第２端子と第２抵抗Ｒ２の第２端子の一方を選択し、テイル電流源１２と結合する。分圧回路ＤＩＶ１は、第１抵抗Ｒ１の第２端子と第２抵抗Ｒ２の第２端子の間に順に直列に設けられた第３抵抗Ｒ３および第４抵抗Ｒ４を含む。負荷バランサＬＢ１は、その第１端子に第２電圧ＶＬＢが印加され、その第２端子が第２抵抗Ｒ２の第２端子と接続された第５抵抗Ｒ５を含む。 （もっと読む）

【課題】半導体評価装置でデバイスを評価する際に、周囲の環境の変化などに影響されずに正確にデバイス評価が出来る回路を提供する。
【解決手段】被測定デバイスへ入力させる１の評価用パタン信号を９のスキュー回路１と同じ回路で構成された１１のスキュー回路３を通して１６のピンエレクトロニクス用ＬＳＩ２の１２のＤＬＬ１（遅延ロックループ）回路にフィードバックさせている。ＤＬＬ回路とはＬＳＩ内部に搭載されている機能でＬＳＩから出力された信号の遅延量をモニターして、遅延量が大きいならば基本の信号を早めてやり、また遅延量が少ない場合は基本信号を遅らせる働きをするものである。従い、周囲環境などの変化によりＬＳＩ自身の温度変化が発生してＬＳＩ内部の信号の伝播速度に変化が生じてもタイミングの変化は発生しない。 （もっと読む）

【課題】試験装置の測定時間を短縮する。
【解決手段】半導体デバイスの試験装置であって、ドライバおよびコンパレータを有する複数の入出力回路と、伝送路の抵抗を測定するキャリブレーション部と、３以上の入出力回路の入出力端を電気的に接続する接続配線が設けられた測定用ボードとを備え、キャリブレーション部は、第１の入出力回路に対応する伝送路の抵抗を測定する場合に、第２の入出力回路の入出力端を介して接続配線に所定値の測定用電圧を出力し、第１の入出力回路のコンパレータを用いて、接続配線の電圧を測定し、第１の入出力回路のドライバの内部抵抗、第１の入出力回路のコンパレータで測定した電圧、終端電圧、および、測定用電圧に基づいて、伝送路の抵抗を測定する試験装置を提供する。 （もっと読む）

【課題】ユーザの負担を増大させることなしにユーザの待ち時間を短縮することで効率的に信号波形を観察することができる半導体試験装置及び半導体試験方法を提供する。
【解決手段】半導体試験装置１は、ＤＵＴ３０に試験信号Ｓ１〜Ｓｎを印加して得られる信号Ｄ１〜Ｄｎと判定電圧値とを比較するコンパレータ１５ｂと、この比較結果と期待値とが一致するか否かを所定のタイミングで判定する判定部１６と、予め設定された最小値から最大値まで判定電圧値の大きさを徐々に変化させつつ判定部１６の判定結果を取得する第１制御を行い、第１制御が終了する前に取得した判定結果が変化した場合には、判定部１６における判定のタイミングを所定量だけ変化させてから第１制御を新たに開始する第２制御を行う制御部２４と、制御部２４で取得された判定結果を用いてＤＵＴから得られる信号Ｄ１〜Ｄｎの信号波形を表示部２３に表示する表示制御部２６とを備える。 （もっと読む）

【課題】効率的にバックアノテーションを実行する。
【解決手段】Pre-layoutシミュレーションを実行し、シミュレーション実行時に電位の変化したノード（アクティブノード）を抽出する（Ｓ１）。レイアウトパターンデータに対してレイアウトパターン検証を行なう（Ｓ２）。Ｓ１のPre-layoutシミュレーション時に抽出されたアクティブノード情報に基づいて、レイアウトパターンデータより寄生素子が抽出され、レイアウトパターンデータのすべてのデバイスと抽出された寄生素子情報を含んだ寄生素子付ネットリストが生成される（Ｓ３）。生成されたネットリストに基づいてPost-layoutシミュレーションが実行される（Ｓ４）。 （もっと読む）