【課題】マザーボードのＤＤＲ信号を容易にテストすることができるテスト補助冶具を提供すること。
【解決手段】本発明に係るＤＤＲ信号をテストするための補助冶具は、ＤＤＲメモリ用コネクタを有するマザーボードに着脱可能に固定される板体を備え、前記板体には、前記マザーボードのＤＤＲメモリ用コネクタのピンに各々対応する複数のテスト孔が設けられ、前記板体における各々のテスト孔の近傍には、キャラクターが設けられ、前記キャラクターは、各々のテスト孔と組み合わせられるＤＤＲメモリ用コネクタのピンの名称或いは機能をそれぞれ示す。 （もっと読む）

【課題】本発明は、テストカードを提供する。
【解決手段】本発明のテストカードは、電源インターフェースと、コントローラーと、テストインターフェースと、複数のテストポイントとを備え、テストインターフェースは、電源ピンと、スタートピンと、複数のデータ信号ピンとを備え、電源インターフェースは、コントローラー、電源ピン及び外部電源に接続されて、外部電源からの作動電圧をコントローラー及び電源ピンに提供し、コントローラーは、スタートピンにスタート信号を送信し、複数のデータ信号ピンは、複数のテストポイントにそれぞれに接続され、マザーボードのコネクターをテストインターフェースに接続すると、電源ピン、スタートピン及びデータ信号ピンは、マザーボードのコネクターの対応するピンにそれぞれに接続され、マザーボードがスタート信号を受信すると、システムを運行して、テストポイントにマザーボードのデータ信号を出力する。 （もっと読む）

【課題】アダプタ基板を用いたＩＣ及びマザーボードの間の入出力信号の計測方法であって、パッドの近傍に部品が存在している場合においても、アダプタ基板を実装することができるための手段を得る。
【解決手段】マザーボードとアダプタ基板とのとの間に測定すべきＩＣと同じ大きさの中継基板を配置させる。また、中継基板を多層構造とし、中継基板の内層を電源層及びグラウンド層の組とする。 （もっと読む）

【課題】効率よくバーンインテストを行うことができる、集積回路装置のテストシステム、及び集積回路装置のテスト方法を提供する。
【解決手段】基板と、前記基板上に設けられ、テスト対象装置を搭載するソケット部と、前記基板に設けられ、高周波磁界内に配置されたときに電磁誘導によって電力を生成する、電力発生部と、前記基板に設けられ、前記電力発生部により生成した電力を利用して、前記テスト対象装置にテスト用電圧を供給する、制御回路とを具備する。前記ソケット部は、高周波磁界内に配置されたときに発熱する発熱部材を備えている。前記発熱部材は、前記発熱部材から前記テスト対象装置に熱が供給されるように、前記テスト対象装置と接触する接触面を備えている。 （もっと読む）

【課題】交換モジュールの検査を低コストで実現すること。
【解決手段】本発明に係る診断装置１は、検査用プログラマブル論理回路２１と、複数の検査モードの情報を格納する検査用記憶手段２２と、を有する検査用ボード２と、制御用プログラマブル論理回路１１と、複数の検査モードの情報を格納する制御用記憶手段１４と、検査用ボード２が接続された場合に、検査用記憶手段２２及び制御用記憶手段１４に格納された複数の検査モードの情報に基づいて、検査用プログラマブル論理回路２１及び制御用プログラマブル論理回路１１を検査用の論理に置き換え、複数の検査モードを順次実行することで診断を行う診断プロセッサ１５と、を有する交換モジュールと１、を備えるものである。 （もっと読む）

【課題】アナログ・デジタル混載試験装置により試験される被試験半導体装置の進化はきわめて短期間のうちに行われるようになってきている。そのため、設備投資や開発・改造費用の回収をした程度のタイミングで試験モジュールの改定が必要となる場合もあり、コスト的に優位となるアナログ処理とデジタル処理とを混載した半導体集積回路の試験装置を低価格で開発・改造するための技術が求められている。
【解決手段】アナログ回路の試験をインターフェースボード１で行い、デジタル試験装置３からインターフェースボード１に試験シーケンスを伝えるようにした。アナログ回路の試験を低ＴＡＴで開発・改造し得るインターフェースボード１で行うため、設備投資や開発・改造費用の回収が容易になった。また、ＤＵＴの直近で試験できることから、配線による位相回転や雑音の流入が抑えられ、アナログ回路の試験を高い精度をもって行えるようになった。 （もっと読む）

【課題】試験時間の短縮および試験コストの低減を図る。
【解決手段】差動出力回路の出力端子間に同値の抵抗Ｒ１，Ｒ２を直列接続し、その共通接続ノードＣを同値の抵抗Ｒ３を介して終端電圧端子３１に接続する。同相電圧の試験では、電圧源トランジスタＭＰ１と電流源Ｉ１を動作させトランジスタＭＮ１〜ＭＮ４を制御して、ノードＰ，Ｍの間の論理を“Ｈ”又は“Ｌ”の状態に制御し、ノードＣに発生する電圧が上限同相規格電圧と下限同相規格電圧の範囲内に入るか否かを判定する。差動電圧の試験では、前記同相電圧の試験状態から電圧源トランジスタＭＰ１を不動作にした状態に制御し、終端電圧端子３１に既知の電圧を印加し、ノードＣに発生する電圧が定められた上限値と下限値の電圧範囲内に入るか否かの判定を行う。 （もっと読む）

【課題】テストヘッドの汎用性を維持しつつ、アナログ試験モジュールをテストヘッドに設けることができるＩＣテスタを実現することを目的にする。
【解決手段】本発明は、アナログ試験モジュールをテストヘッドの内部に搭載し、被試験対象を試験するＩＣテスタであって、アナログ試験モジュールは、メイン基板と、このメイン基板の前後にコネクタにより接続し、前半領域の両面に設けられる第１のアナログ回路、後半領域の両面に設けられ、第１のアナログ回路と電気的に接続する第１のデジタル回路を有し、アナログ試験を行う第１のサブ基板と、メイン基板の第１のサブ基板と反対側に、前後にコネクタにより接続し、前半領域の両面に第２のアナログ回路、後半領域の両面に設けられ、第２のアナログ回路と電気的に接続する第２のデジタル回路を有し、アナログ試験を行う第２のサブ基板とを備えたことを特徴とするものである。 （もっと読む）

【課題】チャンネル数の少ないテスターを使用する時や、ＤＵＴの信号ピン数が多い時であっても、容易に複数のＤＵＴを同時にテストすることができる半導体デバイスのテスト補助回路を提供する。
【解決手段】テスト補助回路は、ＤＵＴの信号ピンの本数分のテスト単位回路と、複数のＤＵＴの不良を検出する不良検出回路を備える。各々のテスト単位回路は、ＤＵＴの個数分の単位回路を備え、各々の単位回路は、入力値／出力期待値の入力端子とＤＵＴの対応する信号ピンに接続される双方向端子との間に接続されたスイッチ、ＤＵＴの信号ピンの出力信号の電圧と判定基準電圧とを比較する回路、電圧比較結果と出力期待値とを比較する回路、期待値比較結果に応じたテスト結果を出力する回路を備える。不良検出回路は、各々の信号線をプルアップないしはプルダウンする、ＤＵＴの個数分の抵抗素子を備え、各々の信号線には、対応するＤＵＴのテスト結果がワイヤード接続されている。 （もっと読む）

【課題】電気機器の設計段階で行う回路パターンの電流測定の準備に掛かる手間と時間を削減する電流測定方法を提供することである。
【解決手段】電源回路基板３０とＡＶ回路基板３１と間の電力供給をフレキシブルフラットケーブル３６を用いて行うために両回路基板３０、３１にそれぞれ設けられたケーブル接続部３０ａ、３１ａと、１本ずつ分かれた複数の平行導体４２ａを有する治具４２のコネクタ４２ｂ、４２ｃとを、それぞれフレキシブルフラットケーブル３６、４３を介して接続し、平行導体４２ａを１本ずつ引き上げた状態で電流測定用のプローブを用いて電流値を測定する電流測定方法であって、ケーブル接続部３０ａ、３１ａのピン数よりも治具４２のコネクタ４２ｂ、４２ｃのピン数の方が多い構成とする。 （もっと読む）

【課題】信号入出力のタイミングを調整する処理を効率化する。
【解決手段】試験装置は、被試験デバイスへ信号を出力する複数の信号出力部と、被試験デバイスの端子から出力される信号を入力する複数の信号入力部と、複数の信号出力部の出力タイミングを調整する場合に複数の信号出力部および基準とする一の信号入力部に接続され、各信号出力部から順次選択された信号出力部が出力する出力信号を基準とする信号入力部へ伝播させる第１接続部とを備え、各信号出力部の出力信号を、基準とする信号入力部が同一タイミングで受信するように各信号出力部の出力タイミングを調整し、複数の信号入力部の入力タイミングを調整する場合において、各信号入力部を、調整済の信号出力部の何れかに順次接続する第２接続部を備え、調整済の各信号出力部が出力する出力信号を、接続先の各信号入力部が同一タイミングで受信するように各信号入力部の入力タイミングを調整する。 （もっと読む）

【課題】高密度実装された同軸コネクタ接続における、隣接経路への信号リークの回避。
【解決手段】複数の第１同軸コネクタが互いに並行に配列された第１コネクタブロックと、それぞれが対応する第１同軸コネクタに電気的に接続される複数の第２同軸コネクタが並行に配列された第２コネクタブロックとを備え、複数の第１同軸コネクタおよび複数の第２同軸コネクタが嵌合された場合において、少なくとも１つの第１同軸コネクタおよび第２同軸コネクタの接続部分におけるシールドの境界部分と、他の少なくとも１つの第１同軸コネクタおよび第２同軸コネクタの接続部分におけるシールドの境界部分とが、信号伝播方向においてずれた位置に設けられるコネクタセットを提供する。 （もっと読む）

【課題】欠陥チップを取り除くことなく動作可能な、プリント回路板のチップを検出する検出装置を提供する。
【解決手段】プリント回路板に電気的に接続されたチップを検出する検出装置２０であって、複数のピンを有する書き換え可能チップ２１と、前記書き換え可能チップに電気的に接続され、両側に設置された複数のピン２５と、前記書き換え可能チップのピンに電気的に接続された代替プリント回路板２３と、前記チップと前記書き換え可能チップに接続され、前記チップと前記書き換え可能チップを制御するスイッチ２９と、を備える検出装置。この検出装置によれば、検出装置に電気的接続された欠陥チップが無効にされ、書き換え可能チップが欠陥チップの代用をすることから、欠陥チップを取り除くことなく動作することができる。 （もっと読む）

【課題】パフォーマンスボード２００裏面の小型で廉価な断熱構造を提供する。
【解決手段】半導体試験装置１００のテストヘッド１３０に装着されて、被試験デバイス１６０を実装されるパフォーマンスボード２００であって、基板５００と、基板５００の表面に装着されて被試験デバイス１６０を実装されるソケット５１０と、基板５００の裏面に装着されてテストヘッド１３０側に結合されるコンタクトパッド５３０と、基板５００においてソケット５１０が装着された領域の裏面に装着され、基板５００の裏面における当該領域を包囲して外部から熱的に遮断するカバー部材４００とを備える。 （もっと読む）

【課題】ベースバンド信号がキャリア信号により変調された出力信号を出力する被試験デバイスを、効率よく試験する。
【解決手段】出力信号を中間周波数に周波数変換したＩＦ信号を出力する周波数変換部と、ＩＦ信号をサンプリングしてデジタル化したデジタル信号を出力するアナログデジタル変換部と、デジタル信号と当該デジタル信号の期待値信号とを比較する比較部と、周波数変換部、アナログデジタル変換部および比較部のうちの少なくとも一つの動作設定値を、複数の試験のそれぞれに対応させて記憶する設定値メモリと、制御部からの試験開始の指示を受けたことに応じて、複数の試験のそれぞれについて順次に動作設定値を設定値メモリから読み出し、読み出した動作設定値を周波数変換部、アナログデジタル変換部および比較部に設定し、複数の試験を順次に実行するシーケンサとを有する試験モジュールを備える試験装置を提供する。 （もっと読む）

【課題】コネクタの接続を容易に行いながら、ロードボード側コネクタに位置ずれが発生しても、ロードボードと検査装置の電気的な接続を維持することを目的とする。
【解決手段】検査装置側のコネクタ３に、検査装置側のコネクタ３との間に隙間を設けた規制治具８と、ロードボード側コネクタの位置にあわせ、検査装置側コネクタ３の位置を誘導するガイド斜面３１を備えることにより、隙間の分だけコネクタ３が稼動可能な状態で検査装置１に検査装置側のコネクタ３を固定できるため、コネクタ３の接続を容易に行いながら、ロードボード側コネクタに位置ずれが発生しても、ロードボードと検査装置１の電気的な接続を維持することができる。 （もっと読む）

【課題】既存のテストヘッドを残さずに既存のパフォーマンスボードを有効に活用するアダプタを提供する。
【解決手段】新式のパフォーマンスボードにＩＣデバイスを電気的に接触させてＩＣデバイスの試験を行うために用いられるテストヘッド２０Ａに、新式のパフォーマンスボードに代えて旧式のパフォーマンスボード３０’を適合させるためのアダプタは、テストヘッド２０Ａに電気的に接続可能な第１の接続ボード１１０と、旧式のパフォーマンスボード３０’に電気的に接続可能な第２の接続ボード１２０と、第１の接続ボード１１０と第２の接続ボード１２０とを電気的に接続する第３の接続ボード１３０と、を備えている。 （もっと読む）

【課題】電子部品の電気的特性検査にて、人手によらず品種切り替え、検査が行える自動識別検査システムとこれの検査方法を提供する。
【解決手段】 複数の被測定物の検査を行う自動識別検査システムは、複数の被測定物を搭載し、該当する識別情報及び前記被測定物の検査履歴情報を有する検査対象基板、及び被測定物の品種並びに検査規格を蓄積する基板情報蓄積手段と、検査対象基板に書き込まれた識別情報及び検査履歴情報を読み出す読み出し手段と、読み出された識別情報に基づいて、該当する基板情報を基板情報蓄積手段から検索する基板情報検索手段と、検索された品種に対応する被測定物を検査履歴情報により選定し、選定された被測定物の検査を行う検査手段と、該結果を検査規格により判定する判定手段と、判定結果を検査履歴情報として識別情報に対応させて検査対象基板に格納する格納手段とからなる主制御装置とから構成される。 （もっと読む）

【課題】DUTボードの管理負担を軽減する半導体試験装置を提供する。
【解決手段】半導体装置と接続することが可能であって、前記半導体装置の良否判定を行うためのデータをテスタに送信可能な端子を備えたDUTボードにおいて、
前記DUTボードは、前記テスタとDUTボードとの適合性判断の基礎となる第１の情報を格納するボード記憶装置を備えていることを特徴とする半導体装置用DUTボード。 （もっと読む）

【課題】装置の大型化やテストプログラムの複雑化を来たすことなく並列試験個数を従来よりも増大させる。
【解決手段】被測定デバイスをテストボード上に着脱自在に実装するＩＣソケットにおいて、試験装置本体からの制御指令に基づいて試験用信号を発生して被測定デバイスに出力する試験用信号発生部を備える。 （もっと読む）