【課題】表示装置の画素用ＴＦＴ、駆動回路用高耐圧ＴＦＴに適した特性の異なるＴＦＴを有する半導体装置を提供する。
【解決手段】絶縁性基板１０上の結晶粒径の比較的大きな第１、第２の島状多結晶シリコン（ｐ−Ｓｉ）層と、結晶粒径の比較的小さな第３の島状ｐ−Ｓｉ層と、第１のｐ−Ｓｉ層上の第１の厚さを有する第１のゲート絶縁膜と、第２、第３のｐ−Ｓｉ層上の第１の厚さ以上の第２、第３の厚さを有する第２、第３のゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、チャネル領域の外側に高濃度にｎ型不純物を添加して形成された高濃度ｎ型ソース／ドレイン領域と、第２、第３のｐ−Ｓｉ層のチャネル領域と高濃度ｎ型ソース／ドレイン領域の間に形成された第２、第３の低濃度ｎ型ソース／ドレイン領域と、を有し、第３の低濃度ｎ型ソース／ドレイン領域の不純物添加量は、第２の低濃度ｎ型ソース／ドレイン領域の不純物添加量より高い。 （もっと読む）

【課題】製造工程を単純化すると同時に工程時間を短縮する。
【解決手段】絶縁基板１１０上に、ゲート電極１２４を有するゲート線及びゲート絶縁膜１４０を形成し、その上にケイ素層、不純物ケイ素層及び導電体層１５１、１５４を積層する。次に導電体層上に、トランジスタのチャネル領域に第１の厚さを有する第１部分と、第１の厚さよりも厚い、データ線及びドレイン電極に対応する配線領域に第２部分を有する感光膜パターンを形成する。これをエッチングマスクとして導電体層をエッチングし、第１部分を除去してチャネル領域の導電体層を露出する。次に、その他の領域に対応するケイ素層及び不純物ケイ素層をエッチングしチャネル領域に対応する導電体層の一部をエッチングし、チャネル領域に位置する導電体層及び不純物ケイ素層を除去した後、第２部分を除去する。次に、データ線を覆いドレイン電極を露出する接触孔を有する保護膜を形成し、ドレイン電極と接続される画素電極を形成する。 （もっと読む）

【課題】フィラーの直下に存在することになる周辺駆動回路の薄膜トランジスタや配線にフィラーからの圧力が加わり、断線やコンタクト不良が発生し易くなる。
【解決手段】低濃度不純物領域を有するＮチャネル型の薄膜トランジスタと、Ｐチャネル型の薄膜トランジスタとを有する周辺駆動回路、及びアクティブマトリクス回路が第１の基板に形成され、シール材が前記周辺駆動回路の上方に配置され、前記第１の基板と第２の基板との基板の間隔を保持する、樹脂材料でなるスペーサーが前記周辺駆動回路の上方に配置されていることを特徴とする。 （もっと読む）

【課題】 例えばＴＦＴ等の薄膜半導体装置において、耐電圧性を高め、オフリーク電流を低減する。
【解決手段】 チャネル領域、ソース領域及びドレイン領域を含むと共に島状の平面パターンを有する半導体膜と、この上又は下に積層されたゲート絶縁膜と、これを介してチャネル領域に対向配置されたゲート電極とを備える。ゲート絶縁膜は、半導体膜における島状の平面パターンの周辺領域とゲート電極との層間に挟持される第１部分において、局所的に厚く形成されている。 （もっと読む）

【課題】 本発明は、材料の利用効率を向上させ、少ないフォトマスク数で、しきい値のずれが生じにくく、高速動作が可能なＴＦＴを有する液晶表示装置の作製方法を提供する。
【解決手段】 本発明は、非晶質半導体膜に触媒元素を添加し加熱して、結晶性半導体膜を形成するとともに該結晶性半導体膜から触媒元素を除き、その後逆スタガ型薄膜トランジスタを作製する。また本発明は、薄膜トランジスタのゲート電極層と画素電極層を同工程同材料を用いて液滴吐出法により選択的に形成し、工程の簡略化と、材料のロスの軽減を達成する。 （もっと読む）

【課題】 例えばＴＦＴ等の薄膜半導体装置において、耐電圧性を高め、オフリーク電流を低減する。
【解決手段】 チャネル領域と不純物がドープされたソース領域及びドレイン領域とを含むと共に島状の平面パターンを有する半導体膜と、チャネル領域にゲート絶縁膜を介して対向配置されたゲート電極とを備える。ソース領域及びドレイン領域の夫々における、島状の平面パターンの周辺領域のうち少なくともチャネル領域に隣接する第１部分は、周辺領域を除くと共にチャネル領域に沿ってチャネル領域に隣接する第２部分を除く中央領域と比べて、不純物の濃度が低い。 （もっと読む）

【課題】本発明は、しきい値のずれが生じにくく、高速動作が可能な逆スタガ型のＴＦＴを有する半導体装置の作製方法を提供する。また、少ない原料でコスト削減が可能であり、且つ歩留まりが高い半導体装置の作製方法を提供する。
【解決手段】 本発明は、耐熱性の高い材料でゲート電極を形成した後、非晶質半導体膜を成膜し、該非晶質半導体膜に触媒元素を添加し加熱して結晶性半導体膜を形成し、該結晶性半導体膜上にドナー型元素又は希ガス元素を有する層を形成し加熱して触媒元素を結晶性半導体膜から除いた後、該結晶性半導体膜の一部を用いて半導体領域を形成し、該半導体領域に電気的に接するソース電極及びドレイン電極を形成し、ゲート電極に接続するゲート配線を形成して、逆スタガ型のＴＦＴを形成して半導体装置を作製する。 （もっと読む）

【課題】 アモルファスシリコン薄膜トランジスタとポリシリコン薄膜トランジスタとを備えた薄膜トランジスタパネルにおいて、より一層の小型化を図る。
【解決手段】 アモルファスシリコンからなる半導体薄膜４１を有する光電気変換型の薄膜トランジスタ３は、ポリシリコンからなる半導体薄膜２５、２６を有する駆動回路用のＣＭＯＳ薄膜トランジスタ２１、２２よりも上層側に設けられている。これにより、半導体薄膜４１を半導体薄膜２５、２６と同一の層上に設ける場合と比較して、より一層の小型化を図ることができる。この場合、薄膜トランジスタ３のボトムゲート電極９、ソース・ドレイン電極１０及びトップゲート電極８と薄膜トランジスタ２１、２２のソース・ドレイン電極を含む導電体層３５、３６とを接続する接続配線の一部である上層接続配線４８、５１、５４は、トップゲート電極８が設けられたトップゲート絶縁膜３９上に設けられている。 （もっと読む）

【課題】 アモルファスシリコン薄膜トランジスタとポリシリコン薄膜トランジスタとを備えた薄膜トランジスタパネルにおいて、より一層の小型化を図る。
【解決手段】 アモルファスシリコンからなる半導体薄膜４２を有する光電気変換型の薄膜トランジスタ３は、ポリシリコンからなる半導体薄膜２５、２６を有する駆動回路用のＣＭＯＳ薄膜トランジスタ２１、２２よりも上層側に設けられている。これにより、半導体薄膜４２を半導体薄膜２５、２６と同一の層上に設ける場合と比較して、より一層の小型化を図ることができる。この場合、薄膜トランジスタ３のボトムゲート電極９、ソース・ドレイン電極１０及びトップゲート電極８と薄膜トランジスタ２１、２２のソース・ドレイン電極に接続される導電体層３５、３６とを接続するための上層接続配線４９、５２、５５、５８は、トップゲート電極８を覆う層間絶縁膜４０上に設けられている。 （もっと読む）

【課題】 ピクセル口径比（開口率）を増大し、静電容量性クロストークを減少させたＴＦＴアレイ、およびそのＴＦＴアレイを有するアクティブ・マトリックス方式の液晶ディスプレイ、および製造方法を提供すること。
【解決手段】 複数のコンタクト・バイアス３５あるいは開口部を有するフォトイメージ形成型絶縁層をアドレス線５、７とピクセル電極３間に設け、両者を重複可能とする。この絶縁層により静電容量性クロストークを減少し、かつピクセル開口率を増加させる。望ましい一実施例では、クロストークを減少するために絶縁層の誘電率は約３．０未満である。 （もっと読む）

【課題】ゲッタリングの効率を上げ、熱処理時間を短縮させた半導体装置の提供。
【解決手段】多結晶質半導体層におけるリッジに重金属等の不純物元素が偏析することが分かった。このリッジを積極的に利用し、ゲッタリングサイト１２２０,１２２１を形成することにより近接ゲッタリングを行う。さらにイオンドーピングを用いたゲッタリングサイトと併用することで、TFTのチャネル形成領域および、PN接合における空乏層領域から重金属等の不純物元素を取り除くことができ、ゲッタリング能力、ゲッタリング効率を高めることができる。 （もっと読む）

【課題】正面と側面との色感差がほとんどなく、高い透過率を実現する。
【解決手段】各画素は、ゲート線及びデータ線１７１に接続されている複数の薄膜トランジスタ（ソース電極１７３、ドレイン電極１７５）、並びに該薄膜トランジスタと接続されている第１副画素電極１９０ａ及び該第１副画素電極と容量性結合されている第２副画素電極１９０ｂを有する。画素は赤色画素Ｒ、緑色画素Ｇ、青色画素Ｂを有し、正面から見た場合の赤色、緑色、青色成分の階調に対する輝度の比率と側面から見た場合の赤色、緑色、青色成分の階調に対する輝度の比率が同一になるように、第１副画素電極に印加される電圧に対する第２副画素電極に印加される電圧の比率または面積の比率を赤色画素、緑色画素、青色画素で互いに異ならせる。 （もっと読む）

【課題】表示装置の画素用ＴＦＴ、駆動回路用高速動作ＴＦＴに適した特性の異なるＴＦＴを有す半導体装置の提供。
【解決手段】 前記絶縁性基板２１上方に配置され、アモルファスシリコン層を出発材料とし、エキシマレーザ照射で多結晶化した第１の多結晶シリコン層２４ｂと、ＣＷレーザ照射で多結晶化した第２の多結晶シリコン層２４ｃと、第１の島状多結晶シリコン層２４ｂ上に形成され、第１および第２の絶縁層２５，２７を含む積層の第１のゲート絶縁膜と、第２の島状多結晶シリコン層２４ｃの少なくとも一部の上に形成され、前記第１および第２の絶縁層２５、２７のいずれか一方を含んで形成された第２のゲート絶縁膜、ゲート絶縁膜上に形成された第１及び第２のゲート電極２８、２６と、を有し、第１及び第２のチャネル領域は、異なる不純物ドーピング濃度を有する半導体装置。 （もっと読む）

屋内，屋外何れの照明環境下においても明るく、かつコントラストの高い画像が表示可能な低コストの半透過反射型液晶表示装置を提供する。基板１０上に複数のゲート配線１１と、該ゲート配線と直行するように配置された複数のソース配線１５とによって包囲される複数の画素と、この画素内に配置したゲート配線とソース配線の交差点付近に設けられたスイッチング素子１９と、このスイッチング素子に接続された画素電極１６を有し、透過型表示と反射型表示とを行う液晶表示装置で、画素電極は、透明な導電層と、この透明な導電層に電気的に接続した光反射機能を有する導電材１７とを有して構成されるというものである。
（もっと読む）

【課題】 高機能・多機能システムインディスプレイを安価に得る。
【解決手段】 ゲート酸化膜／チャネルを構成する多結晶シリコン界面の欠陥をフッ素により終端することにより、低温ポリシリコン薄膜トランジスタの高性能化・高信頼化を図ると共に、その効果を最大限に得るため、薄膜トランジスタのチャネル部分に、粒界のポテンシャルバリアによる散乱が支配的ではない材料、すなわちチャネルを分断する粒界が少ない略帯状結晶薄膜ＳＰＳＩを用いる。これにより、急峻な伝達特性と優れたホットキャリア耐性の双方を有し高性能と高信頼性を両立した薄膜トランジスタを実現し、低電力で高速に動作する様々な回路を画素部と同一のガラス基板上に形成することが出来、高機能・多機能システムインディスプレイを安価に得ることができる。 （もっと読む）

【課題】 ソース／ドレイン電極間の電気的疎通を円滑にすることが可能な，薄膜トランジスタ，その製造方法及び該薄膜トランジスタを備える平板ディスプレイ装置を提供する。
【解決手段】 本発明に係る薄膜トランジスタは，基板１１０と，基板１１０上に形成されたゲート電極１２０と，ゲート電極１２０上に形成されるゲート絶縁層１３０と，ゲート電極１２０と絶縁されるようにゲート絶縁層１３０上に形成されるソース／ドレイン電極１４０ａ，１４０ｂと，ソース／ドレイン電極１４０ａ，１４０ｂと接するとともに，ゲート電極１２０と絶縁される有機半導体層１５０と，を含み，ソース／ドレイン電極１４０ａ，１４０ｂの少なくとも有機半導体層１５０と接する部分には酸化部１４０´ａ，１４０´ｂが設けられ，酸化部１４０´ａ，１４０´ｂを構成する物質は，有機半導体層１５０のＨＯＭＯエネルギー準位より大きい仕事関数を有する物質を含む。 （もっと読む）

本発明は、単結晶シリコン半導体を回路駆動部及び画素アレイの製造に用いる可撓性を有する高解像度液晶表示装置などの可撓性電気光学装置及びその製造方法に関する。本発明による可撓性電気光学装置は、可撓性単結晶層の上に電子素子が形成される素子層を備える可撓性下部基板部と、前記下部基板部に組み付けられた可撓性上部基板部と、前記下部基板部と前記上部基板部との間に配設された電気光学的物質層と、を備える。 （もっと読む）

【課題】 本発明は薄膜トランジスタアレイ及びその製造方法と液晶表示装置及びその製造方法とエレクトロルミネッセンス表示装置及びその製造方法に関するものであり、均一性と性能に優れた薄膜トランジスタ及びその製造方法を生産性が高く低コストで提供することを目的とする。
【解決手段】 ゲート電極側面に側壁を形成することによって、自己整合的にＬＤＤまたはオフセット領域を形成し、また、層間絶縁膜を複数の層で形成し、これら複数の層間絶縁膜上にソース・ドレイン電極とソースバス配線と画素電極を一括して形成する。 （もっと読む）

【課題】 多結晶シリコン薄膜の表面に形成された突起を容易且つ確実に除去することができる多結晶シリコン薄膜の平坦化方法を提供することを目的とする。
【解決手段】 多結晶シリコン薄膜を炭素（Ｃ）とフッ素（Ｆ）と水素（Ｈ）とを少なくとも含有するガスのプラズマに曝すことにより突起を除去して多結晶シリコン薄膜の表面を容易且つ確実に平坦化することができる。 （もっと読む）

【課題】 ＣＭＯＳ−ＴＦＴを構成するｐ型及びｎ型ＴＦＴの各しきい値電圧を独立に効率良く（最小限のフォトリソグラフィーで）高精度に制御する。
【解決手段】 ＣＭＯＳ−ＴＦＴを製造するに際して、しきい値電圧（Ｖthp ，Ｖthn ）制御として極低濃度にｐ型不純物（Ｂ：ボロン）の非選択的添加（ｐ型及びｎ型ＴＦＴの双方に添加）及び選択的添加（ｎ型ＴＦＴのみに添加）を連続的に行なう。具体的には、当初図４（ａ）のようにＩd −Ｖg 特性がｐ型及びｎ型ＴＦＴ共に負シフトした状態から、非選択的添加により図４（ｂ）のようにｐ型及びｎ型ＴＦＴ共に正シフトさせてＶthp を先ず仕様値とし、続いて選択的添加によりｎ型ＴＦＴのみ正シフトさせてＶthn を仕様値に調整する。 （もっと読む）