【課題】高開口率を得るために形成する層間絶縁膜のパターニング性、歩留まりを向上させ、生産性に優れた薄膜トランジスタアレイを提供する。
【解決手段】ゲート絶縁膜２上には、ゲート電極１１に重なる位置に、ドレイン電極１６と、ソース電極１７と、を隔てて設けてあり、ドレイン電極１６には、画素電極１５を接続し、ソース電極１７には、ソース配線１８を接続してある。また、ゲート絶縁膜２上には、ドレイン電極１６及びソース電極１７の双方に重なるように、半導体層３を設けてある。ゲート絶縁膜２上には、画素電極１５の一部を露出させた状態で、ソース電極１７、ソース配線１８、ドレイン電極１６、画素電極１５、半導体層３を封止する一層目封止層４を設け、一層目封止層４上には、ソース電極１７及びソース配線１８に重なる位置に、二層目封止層５を設けてある。 （もっと読む）

【課題】粒子状スペーサを用いず、使用する液晶の特性や駆動方法に応じて自由な範囲で設計された厚みを精度よく有する、高品質な表示装置およびタッチパネルを備えた表示装
置を提供する。
【解決手段】第１の基板と、第２の基板と、第１の基板と第２の基板との間に配置された
柱状スペーサを複数備えた表示装置と、光学式の検出素子を備えたタッチパネルとを有す
る。柱状スペーサによって、機械的強度が補強され、頑丈なパネルとすることができる。 （もっと読む）

【課題】歩留まりの低下を抑制することが可能な液晶表示装置及びその製造方法を提供する。
【解決手段】スイッチング素子の上に配置されるとともに第１上面及び前記第１上面から前記スイッチング素子まで貫通した第１コンタクトホールを有する有機絶縁膜と、前記有機絶縁膜の前記第１上面に配置された上部電極及び前記上部電極と繋がり前記第１コンタクトホールに配置され前記スイッチング素子に電気的に接続された下部電極を有する島状の中継電極と、前記有機絶縁膜の前記第１上面に配置され前記中継電極から離間した共通電極と、前記中継電極及び前記共通電極の上に配置されるとともに前記中継電極の前記上部電極及び前記下部電極まで貫通した第２コンタクトホールを有する層間絶縁膜と、前記層間絶縁膜の前記第２コンタクトホールで前記中継電極に電気的に接続され前記共通電極と向かい合うスリットを有する画素電極と、を備えたことを特徴とする液晶表示装置。 （もっと読む）

【課題】半導体装置をより少ない工程で作製する。
【解決手段】トランジスタと、画素電極とを有し、トランジスタは、第１のゲート電極と、第１のゲート電極上の第１の絶縁層と、第１の絶縁層上の半導体層と、半導体層上の第２の絶縁層と、第２の絶縁層上の第２のゲート電極とを有し、第１のゲート電極は、第１の絶縁層を介して、半導体層と重なる領域を有し、第２のゲート電極は、第２の絶縁層を介して、半導体層と重なる領域を有し、画素電極は、第２の絶縁層上に設けられ、第１の領域は、第２のゲート電極の少なくとも一部が、半導体層の少なくとも一部と重なる領域のうちの、少なくとも一部の領域であり、第２の領域は、画素電極が設けられた領域のうちの、少なくとも一部の領域であり、第１の領域における第２の絶縁層は、第２の領域における第２の絶縁層よりも薄い。 （もっと読む）

【課題】補助容量電極を薄膜トランジスタに重ねる構造とした場合であっても、光リーク電流の発生を抑制することができる液晶表示素子を提供する。
【解決手段】薄膜トランジスタ８の上層側に補助容量電極１１が前記薄膜トランジスタ８と重なるように配置された液晶表示素子であって、前記補助容量電極１１は、光を吸収する光吸収層２６と、前記光吸収層２６の上層側に成膜された遮光性を有した金属層２７と、を備えている。 （もっと読む）

【課題】本発明は、表面平滑性に優れ、薄膜素子の特性劣化を抑制することが可能な薄膜素子用基板が得られる新規な薄膜素子用基板の製造方法を提供することを主目的とする。
【解決手段】本発明は、金属基材に薬液処理を施す金属基材表面処理工程と、上記金属基材上にポリイミド樹脂組成物を塗布して絶縁層を形成する絶縁層形成工程とを有し、上記絶縁層の表面粗さＲａが３０ｎｍ以下であることを特徴とする薄膜素子用基板の製造方法を提供することにより、上記目的を達成する。 （もっと読む）

【課題】高速動作が可能な絶縁ゲート型ＦＥＴによる駆動回路で表示装置を形成し、さらに、単位画素当たりの画素電極の面積を小さくしても十分な保持容量が得られるアクティブマトリクス型表示装置を提供することを目的とする。
【解決手段】単結晶半導体を活性層とした絶縁ゲート型電界効果トランジスタによるアクティブマトリクス回路を備えた半導体装置において、前記絶縁ゲート型電界効果トランジスタ上に有機樹脂絶縁層を形成し、該有機樹脂絶縁層上に形成された遮光層と、該遮光層に密接して形成された誘電体層と、前記絶縁ゲート型電界効果トランジスタに接続された光反射性電極とから保持容量を形成する。 （もっと読む）

【課題】エッチングによりソース・ドレイン電極を形成しても、有機半導体層が損傷を受けることなく、良好なオン／オフ比を示す有機半導体装置、及びその製造方法を提供することを目的とする。
【解決手段】基板１と、前記基板上に形成されたゲート電極２と、ゲート電極２及び基板１上に形成されたゲート絶縁層３と、ゲート絶縁層３上に形成されたｐ型有機半導体層４と、有機半導体層４上に形成された保護層５と、保護層５上に形成されたソース電極８及びドレイン電極９と、を有する半導体装置を構成する。 （もっと読む）

【課題】キャパシタを利用して各画素別の２つの副画素の電圧差を一定に維持することによって、テクスチャなどの表示不良なしに側面視認性を高める液晶表示装置を提供する。
【解決手段】基板上に配置される複数の信号線と、前記複数の信号線に接続され、第１副画素電極及び第２副画素電極を含む画素電極と、前記画素電極と対向する共通電極と、前記画素電極と前記共通電極との間に配置される液晶層と、前記第２副画素電極に接続されるスイッチング素子の出力端子と前記第１副画素電極との間に接続される昇圧キャパシタと、を含み、前記昇圧キャパシタは、前記スイッチング素子の出力端子と接続される第１導電体と前記第１副画素電極と接続される第２導電体とが、絶縁膜を介して重畳して形成され、前記第２導電体は、前記スイッチング素子の出力端子に対向する端部に形成される切開部を有することを特徴とする。 （もっと読む）

【課題】
横電界方式で液晶層を駆動する液晶表示装置において、その画像表示性能を向上させる。
【解決手段】
画素領域には、複数のスリットを有し且つ透明導電膜で形成された対向電極ＣＴと、前記対向電極と絶縁膜を介して設けられ、且つ透明導電膜で形成される平面状の画素電極ＰＸを有し、前記各画素領域には、前記ドレイン信号線ＤＬと前記ゲート信号線に接続された薄膜トランジスタが形成され、且つ、前記対向電極に電気信号を供給する対向電圧信号線が形成され、前記対向電極は、前記画素電極と前記ドレイン信号線に対して液晶層側に形成され、且つ、前記画素電極と前記ドレイン信号線に重畳する位置に形成されることを特徴とする液晶表示装置である。 （もっと読む）

【課題】低コストで形成でき、高速動作がなされる画像表示装置の提供。
【解決手段】基板上の表示部の各画素に、第１薄膜トランジスタ、保持容量、一対の電極からなる第１電極と第２電極とを備える画像表示装置であって、
前記第１薄膜トランジスタは、基板側からゲート電極、ゲート絶縁膜、島状の半導体層、ソース・ドレイン電極が順次積層されて形成され、
前記ゲート電極は、それに接続されるゲート信号線とともに第１透光性導電膜および金属膜の順次積層体によって形成され、
前記ゲート絶縁膜は、実質的な画素領域において除去されて形成され、
前記第１電極は前記第１透光性導電膜によって形成され、
前記第２電極は、前記第１薄膜トランジスタをも被って形成される保護膜の上面に前記第１電極に重畳されて形成された第２透光性導電膜によって形成され、
前記容量素子は、前記第１電極と第２電極の間に介在する前記保護膜を誘電体膜として構成されている。 （もっと読む）

【課題】 配線容量の低減を図り、液晶表示装置の高精細化や狭額縁化を図る。
【解決手段】 走査線及び信号線の交点に配列されるスイッチング素子１２と、マトリクス状に配置されスイッチング素子によって駆動される画素電極と、画素電極の印加電圧を保持するための保持容量とを有するアレイ基板２と、対向電極を有し、アレイ基板２と所定の間隔を隔てて対向配置される対向基板３とを備え、これらアレイ基板２と対向基板３の間に液晶層が封入されてなる液晶表示パネル１を備えた液晶表示装置である。アレイ基板２の電源配線及び電気信号配線の少なくとも一部（例えば保持容量配線１３や額縁領域の引き出し配線４１）は、配線上に誘電率の低い絶縁性着色層（青色絶縁性着色層２１）が積層された構造を有する。 （もっと読む）

【課題】低コストで製造可能な液晶表示素子などの表示素子を提供する。
【解決手段】本発明の液晶表示素子１００は、互いに対向する第１基板１１および第２基板１１と、第１基板１１と第２基板１１との間に配置された液晶層１３と、液晶層１３と第１基板１１との間、および、液晶層１３と第２基板１１との間のうちの少なくとも一方に設けられた有機層１２とを有し、有機層１２は、導電性部位と絶縁性部位とを有する複合機能型有機高分子を含む。 （もっと読む）

【課題】画素電極と信号配線を重畳する高開口率の液晶表示素子において液晶画素セルのデータ充電時間を短くするようにした液晶表示素子及びその製造方法が提供する。
【解決手段】画素電極と信号配線を重畳する高開口率の液晶表示素子において信号遅延を減らすことで液晶画素セルのデータ充電時間を短くする。また、ここにいう液晶表示素子において有機保護膜の厚さを１．５μｍ以下に塗布することで有機保護膜のコーティングの均一性を充分に確保することができ、画素電極５０とＴＦＴのソース電極４６を接続させるためのコンタクトホール４２のエッチングを均一にしてトランジスタと画素電極５０の間の断線不良及び染色不良を最小化することができる。 （もっと読む）

【課題】本発明は、有機半導体層のパターンを制御すると共に、ゲート電極とソース・ドレイン電極とのオーバーラップを低減することが可能な有機トランジスタ、該有機トランジスタを複数有する有機トランジスタアレイ及び該有機トランジスタアレイを有する表示装置を提供することを目的とする。
【解決手段】有機トランジスタ１０は、基板１上に、ゲート電極２及びゲート絶縁膜３が順次形成され、少なくともゲート絶縁膜３上に、ソース電極４及びドレイン電極５並びに有機半導体層６が順次形成されており、ドレイン電極５は、ゲート電極２上に形成されている第一の領域５ａと、第二の領域５ｂと、第一の領域５ａと第二の領域５ｂを第一の領域５ａの幅よりも短い幅で連結する連結領域とを有し、有機半導体層６は、印刷法により形成されている。 （もっと読む）

【課題】積層膜数、製造工数を低減し得る構成の表示装置の提供。画素の開口率の向上を図った表示装置の提供。
【解決手段】基板上に、ゲート線、ゲート絶縁膜が順次形成され、その上にデータ線、画素電極、半導体層が形成され、さらにその上に保護膜が形成された画素を有し、
前記ゲート線の一部が薄膜トランジスタのゲート電極を兼ね、
前記データ線の一部が薄膜トランジスタのドレイン電極を兼ね、
前記画素電極の一部が薄膜トランジスタのソース電極を兼ね、
前記半導体層が酸化物半導体層から成る表示装置であって、
前記酸化物半導体層と前記ドレイン電極および前記ソース電極が直接に接続され、かつ前記データ線と前記画素電極が別の導電膜から構成されている。 （もっと読む）

電子素子、特にＴＦＴ、蓄積コンデンサまたはスタック装置の導電層間の交差部等を備えるものが開示されている。電子素子は、電極を形成する第１の導電層を基板上に備える。第２の導電層により形成された第２の電極は第１の電極から少なくとも誘電体層により隔てられている。この誘電体層は電気絶縁材料の中間層、好ましくは絶縁破壊に対して高い耐性を有する中間層と、光パターニング可能な電気絶縁材料のさらなる層とを包含する。 （もっと読む）

【課題】製造コストを節減しうる薄膜トランジスタ基板の製造方法を提供する。
【解決手段】ゲート配線２００の形成された基板１１０上にゲート絶縁膜４００、半導体層５１０ａ、オーミックコンタクト層５２０ａ、データ用金属膜６８０を順次形成し、ソース／ドレイン電極領域を限定するフォトレジストパターンを形成後データ用金属膜６８０をエッチングしてソース／ドレイン電極を含むデータ配線６００を形成する。ソース／ドレイン間のチャンネル領域を覆うようにフォトレジストをリフローし、リフローされたフォトレジストパターンを用いてオーミックコンタクトパターン５２０及び半導体パターン５１０を含むアクティブパターン５００を形成する。チャンネル領域が開口するようにフォトレジストをエッチバックして得られたフォトレジストパターンを用いて薄膜トランジスタ（ＴＦＴ）を形成する。 （もっと読む）

【課題】有機半導体トランジスタを有する有機半導体素子であって、高効率で製造可能な有機半導体素子を提供することを主目的とする。
【解決手段】本発明は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極上に形成され、絶縁性材料からなり、かつ、上記ソース電極および上記ドレイン電極の少なくとも一部を囲うように形成された枠状の絶縁性隔壁部と、上記絶縁性隔壁部の開口部内であり、かつ、上記ソース電極および上記ドレイン電極上に形成され、有機半導体材料からなる有機半導体層と、上記有機半導体層上に形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、を有することを特徴とする有機半導体素子を提供することにより、上記課題を解決するものである。 （もっと読む）

【課題】デルタ配列において、画素電極とソースバスラインとの間の寄生容量を低減可能な表示装置を実現する。
【解決手段】蛇行し凹部領域を備える複数のソースバスラインと、該複数のソースバスラインを覆う絶縁膜と、該絶縁膜上に形成され、上記凹部領域に少なくとも一部分が配置される複数の画素電極を含む表示装置において、上記複数の画素電極の内の一つの画素電極２１に注目したとき、画素電極２１と、該画素電極２１にデータ信号を印加する第一のソースバスラインとの間に形成される容量をＣｓｄ１とし、画素電極２１と、上記第一のソースバスラインと隣り合うソースバスラインであって画素電極２１の上記第一のソースバスライン配置側とは反対側に配置される第二のソースバスラインとの間に形成される容量をＣｓｄ２としたときに、Ｃｓｄ２がＣｓｄ１より小さい。 （もっと読む）