画像表示装置およびその製造方法
【課題】低コストで形成でき、高速動作がなされる画像表示装置の提供。
【解決手段】基板上の表示部の各画素に、第1薄膜トランジスタ、保持容量、一対の電極からなる第1電極と第2電極とを備える画像表示装置であって、
前記第1薄膜トランジスタは、基板側からゲート電極、ゲート絶縁膜、島状の半導体層、ソース・ドレイン電極が順次積層されて形成され、
前記ゲート電極は、それに接続されるゲート信号線とともに第1透光性導電膜および金属膜の順次積層体によって形成され、
前記ゲート絶縁膜は、実質的な画素領域において除去されて形成され、
前記第1電極は前記第1透光性導電膜によって形成され、
前記第2電極は、前記第1薄膜トランジスタをも被って形成される保護膜の上面に前記第1電極に重畳されて形成された第2透光性導電膜によって形成され、
前記容量素子は、前記第1電極と第2電極の間に介在する前記保護膜を誘電体膜として構成されている。
【解決手段】基板上の表示部の各画素に、第1薄膜トランジスタ、保持容量、一対の電極からなる第1電極と第2電極とを備える画像表示装置であって、
前記第1薄膜トランジスタは、基板側からゲート電極、ゲート絶縁膜、島状の半導体層、ソース・ドレイン電極が順次積層されて形成され、
前記ゲート電極は、それに接続されるゲート信号線とともに第1透光性導電膜および金属膜の順次積層体によって形成され、
前記ゲート絶縁膜は、実質的な画素領域において除去されて形成され、
前記第1電極は前記第1透光性導電膜によって形成され、
前記第2電極は、前記第1薄膜トランジスタをも被って形成される保護膜の上面に前記第1電極に重畳されて形成された第2透光性導電膜によって形成され、
前記容量素子は、前記第1電極と第2電極の間に介在する前記保護膜を誘電体膜として構成されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は画像表示装置およびその製造方法に係り、基板上に薄膜トランジスタが形成されている画像表示装置およびその製造方法に関する。
【背景技術】
【0002】
いわゆるアクティブ・マトリックス型の画像表示装置は、その基板の表示部にてマトリックス状に配置される複数の画素のそれぞれに薄膜トランジスタが形成されている。行方向に配列された画素群に共通に接続されたゲート信号線に供給する走査信号によって前記薄膜トランジスタをオンさせ、前記画素群を選択するようになっている。これにより、列方向に配列された画素群に共通に接続されたドレイン信号線を通して供給される映像信号線が、前記薄膜トランジスタを通して、選択された前記画素群の各画素に入力されて前記画素を駆動させるようになっている。
【0003】
そして、前記画像表示装置には、同一の基板の表示部の周辺にて、ゲート信号線に走査信号を供給させるための走査信号線駆動回路、およびドレイン信号線の映像信号を供給させるための映像信号駆動回路が形成されたものがある。これら走査信号駆動回路および映像信号駆動回路は、前記画素内に形成される薄膜トランジスタの形成の際に並行して形成される複数の薄膜トランジスタによって構成されている。
【0004】
このような構成からなる画像表示装置を低コストで形成するため、たとえば下記特許文献1に示された技術が開示されている。すなわち、前記特許文献1における画像表示装置は、その薄膜トランジスタは、ゲート電極が半導体層よりも下層に位置づけられるいわゆるボトムケート構造で構成されている。そして、ゲート電極は、ゲート信号線ともに、たとえばITOからなる透光性導電膜と金属膜の順次積層構造とし、前記透光性導電膜からなる画素電極をハーフトーン露光技術によって作り分けるようにしている。さらに、ゲート電極とソース・ドレイン電極とが電気的に接続された薄膜トランジスタにあって、半導体層の島状の加工と、前記ゲート電極とソース・ドレイン電極との接続のためのゲート絶縁膜におけるコンタクトホールの形成をハーフトーン露光技術によって作り分けるようにしている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2007−310334号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかし、上述した画像表示装置において、液晶に印加する電圧を保持するため各画素に形成される保持容量は、画素電極、ゲート絶縁膜、ソース・ドレイン電極との順次積層させることによって構成され、ゲート絶縁膜を誘電体膜としている。このため、保持容量を大きくするには、誘電体膜であるゲート絶縁膜を薄くする必要がある。しかし一方で、このゲート絶縁膜を介した容量は、ゲート信号線とドレイン信号線の交差部において寄生容量として働くため、上述のようにゲート絶縁膜を薄くした場合、回路の高速動作が困難になるという不具合が生じる。すなわち、ゲート信号線とドレイン信号線との間に形成する絶縁膜と、保持容量を形成する絶縁膜(ゲート絶縁膜)が同層となっているため、保持容量と信号線間の寄生容量がトレードオフの関係にある。
【0007】
本発明の目的は、低コストで形成でき、かつ、高速動作がなされる画像表示装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【0008】
本発明の画像表示装置は、ゲート信号線とドレイン信号線との層間絶縁膜となる絶縁膜の膜厚と保持容量の誘電体膜となる絶縁膜の膜厚をそれぞれ別個に設定するように構成したものである。
【0009】
本発明の構成は、たとえば、以下のようなものとすることができる。
【0010】
(1)本発明の画像表示装置は、基板上の表示部の各画素に、第1薄膜トランジスタ、保持容量、一対の電極からなる第1電極と第2電極とを備える画像表示装置であって、
前記第1薄膜トランジスタは、基板側からゲート電極、ゲート絶縁膜、島状の半導体層、ソース・ドレイン電極が順次積層されて形成され、
前記ゲート電極は、それに接続されるゲート信号線とともに第1透光性導電膜および金属膜の順次積層体によって形成され、
前記ゲート絶縁膜は、実質的な画素領域において除去されて形成され、
前記第1電極は前記第1透光性導電膜によって形成され、
前記第2電極は、前記第1薄膜トランジスタをも被って形成される保護膜の上面に前記第1電極に重畳されて形成された第2透光性導電膜によって形成され、
前記容量素子は、前記第1電極と第2電極の間に介在する前記保護膜を誘電体膜として構成されていることを特徴とする。
【0011】
(2)本発明の画像表示装置は、(1)において、前記保護膜の膜厚は前記ゲート絶縁膜の膜厚よりも小さいことを特徴とする。
【0012】
(3)本発明の画像表示装置は、(1)において、前記第1電極は、前記第1透光性導電膜および前記金属膜の順次積層体からなるコモン信号線の前記第1透光性導電膜が前記コモン信号線の形成領域から延在されて形成されていることを特徴とする。
【0013】
(4)本発明の画像表示装置は、(1)において、前記第2電極は前記第1薄膜トランジスタのソース電極に電気的に接続されていることを特徴とする。
【0014】
(5)本発明の画像表示装置は、(1)において、前記第1電極は面状の電極から構成され、前記第2電極は、一方向に延在され前記一方向に交差する方向に並設される複数の線状の電極から構成されていることを特徴とする。
【0015】
(6)本発明の画像表示装置は、(1)において、前記半導体層はアモルファスシリコンからなることを特徴とする。
【0016】
(7)本発明の画像表示装置の製造方法は、(3)において、第1電極およびコモン信号線はハーフトーン露光によるフォトリソグラフィ技術による選択エッチングによって形成することを特徴とする。
【0017】
(8)本発明の画像表示装置の製造方法は、(1)において、前記ドレイン電極、前記ドレイン電極に接続されたドレイン信号線、および前記ソース電極をマスクとして前記ゲート絶縁膜をエッチングする行程を備える。
【0018】
(9)本発明の画像表示装置は、(1)において、基板上の前記表示部の周辺に、前記第1薄膜トランジスタと並行して形成される薄膜トランジスタであって、そのゲート電極とソース・ドレイン電極のうち一方の電極が電気的に接続された第2薄膜トランジスタを備え、
前記一方の電極は、前記ゲート絶縁膜に形成されたコンタクトホールを通して前記ゲート電極と直接に電気的に接続されていることを特徴とする。
【0019】
(10)本発明の画像表示装置は、(1)において、基板上の前記表示部の周辺に、前記第1薄膜トランジスタと並行して形成される薄膜トランジスタであって、そのゲート電極とソース・ドレイン電極のうち一方の電極が電気的に接続された第2薄膜トランジスタを備え、
前記一方の電極は、前記ゲート絶縁膜に形成されたコンタクトホールを通して前記ゲート電極と前記第2透光性導電膜を介して電気的に接続されていることを特徴とする。
【0020】
(11)本発明の画像表示装置の製造方法は、(10)において、前記一方の電極に孔を形成する行程と、少なくとも前記電極をマスクとして前記ゲート絶縁膜をエッチングする行程と、前記保護膜を形成する行程と、前記保護膜に前記一方の電極の孔を露出させるコンタクトホールを形成する行程と、前記コンタクトホールを被って前記第2透光性導電膜を形成する行程とを備えることを特徴とする。
【0021】
なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
【発明の効果】
【0022】
上述した画像表示装置によれば、低コストで形成でき、かつ、高速動作がなされる薄膜トランジスタを備えたものを得ることができる。
【0023】
本発明のその他の効果については、明細書全体の記載から明らかにされる。
【図面の簡単な説明】
【0024】
【図1】図3のA−A'線、図4のB−B'線における断面図である。
【図2】本発明の画像表示装置(液晶表示装置)の等価回路の一実施例を示す図である。
【図3】本発明の画像表示装置(液晶表示装置)の画素の一実施例を示す平面図である。
【図4】本発明の画像表示装置(液晶表示装置)のゲートドライバの一部の構成の一実施例を示す平面図である。
【図5】本発明の画像表示装置(液晶表示装置)の製造方法の一実施例を示す工程図である。
【図6】本発明の画像表示装置(液晶表示装置)のゲートドライバの一部の構成の他の実施例を示す平面図である。
【図7】図3のA−A'線、図6のC−C' 線における断面図である。
【図8】本発明の画像表示装置(液晶表示装置)の製造方法の一実施例を示す図で、図9とともに一連の工程を示す工程図である。
【図9】本発明の画像表示装置(液晶表示装置)の製造方法の一実施例を示す図で、図8とともに一連の工程を示す工程図である。
【図10】図6のD−D'線、E−E'線における断面図である。
【図11】本発明の画像表示装置(液晶表示装置)の全体を示す斜視分解図である。
【図12】本発明の画像表示装置(液晶表示パネル)の断面を示す図である。
【図13】本発明の画像表示装置(有機EL表示装置)の等価回路の一実施例を示す図である。
【図14】本発明の画像表示装置(有機EL表示装置)の画素の一実施例を示す平面図である。
【図15】本発明の画像表示装置(有機EL表示装置)の画素の他の実施例を示す平面図である。
【図16】本発明の画像表示装置(有機EL表示装置)の全体を示す斜視分解図である。
【図17】本発明の画像表示装置(有機EL表示パネル)の断面を示す図である。
【発明を実施するための形態】
【0025】
本発明の実施例を図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。
【実施例1】
【0026】
本発明の表示装置の実施例1を液晶表示装置を例に挙げて説明する。
【0027】
(等価回路)
図2は、本発明による液晶表示装置の等価回路を示した図である。図2は、液晶を挟持して対向配置される一対の基板のうちの一方の基板の液晶側の面に形成される回路を示している。また、図2は、等価回路であるが、実際の液晶表示装置の回路と幾何学的にほぼ同様となっている。
【0028】
図2において、図中x方向に延在しy方向に並設されるゲート信号線GLと、図中y方向に延在しx方向に並設されるドレイン信号線DLがある。 ゲート信号線GLのそれぞれのたとえば図中左端はゲートドライバGDRに接続され、このゲートドライバGDRによって各ゲート信号線GLには走査信号が供給されるようになっている。ドレイン信号線DLのそれぞれのたとえば図中上端はドレインドライバDDRに接続され、このドレインドライバDDRによって各ドレイン信号線DLには映像信号が供給されるようになっている。
【0029】
隣接する一対のゲート信号線GLと隣接する一対のドレイン信号線DLによって囲まれる領域は画素領域(図中点線枠内)となり、この領域は、ゲート信号線GLからの走査信号によってオンされる薄膜トランジスタTFT(図中符号TFTpで示す)と、オンされた薄膜トランジスタTFTpを通してドレイン信号線DLからの映像信号が供給される画素電極PXと、この画素電極PXとの間に電界を生じせしめる対向電極CTを備えて形成されている。画素電極PXと対向電極CTとの間には保持容量Cが形成され、前記対向電極CTは、隣接するゲート信号線GLの間に形成されたコモン信号線CLに接続され、このコモン信号線CLを通して前記映像信号線に対して基準となる基準信号線が供給されるようになっている。保持容量Cは画素電極PXに供給された映像信号を比較的長く蓄積させるために設けられる。画素電極PXと対向電極CTとの間に発生する電界は基板の表面と平行な成分を有するようになっており、この電界によって液晶の分子を駆動するようになっている。このような画素を備える液晶表示装置はたとえば横電界方式と称されている。
【0030】
なお、ここで、ゲートドライバGDRは、たとえばブーストラップ回路によって形成され、このブーストラップ回路は複数の薄膜トランジスタTFT(図中符号TFTcで示す)によって形成されている。この薄膜トランジスタTFTcは、各画素内に形成される薄膜トランジスタTFTpと同一の基板上に形成され、該薄膜トランジスタTFTpの形成と並行して形成されるようになっている。
【0031】
(画素の構成)
図3は、前記画素の領域(図1の点線枠内の領域)における構成を示した平面図である。また、図3のA−A'線における断面図を図1のA−A'部に示している。
【0032】
図3において、まず基板SUB1(図1参照)があり、この基板SUB1の画素領域にはたとえばITO(Indium Tin Oxide)からなる対向電極CTが形成されている。この場合、対向電極CTの材料となる前記ITOは、後述のゲート信号線GL、コモン信号線CLのそれぞれの形成領域にも形成されている。
【0033】
図中x方向に延在してゲート信号線GLが形成されている。このゲート信号線GLの一部には画素領域側に突出する延在部を備え、この延在部は後述する薄膜トランジスタTFTpのゲート電極GTを構成するようになっている。ゲート信号線GL、ゲート電極GTの下層には上述したようにITOが形成されている。また、ゲート信号線GLと近接し図中x方向に走行するコモン信号線CLが形成されている。このコモン信号線CLは、図に示す対向電極CTと当該画素の左右の画素の対向電極(図示せず)を電気的に接続する信号線からなり、このコモン信号線CLを通して各対向電極CTに基準信号が供給されるようになっている。
【0034】
基板SUB1の表面には、ゲート絶縁膜GI(図1参照)が形成されている。このゲート絶縁膜GIは、対向電極CTの周辺を除く領域であって実質的に画素領域となる部分に開口(図1において符号OPで示している)が形成され、それ以外の領域において前記ゲート信号線GL、ゲート電極GT、コモン信号線CL等を被って形成されている。
【0035】
前記ゲート電極GTに重ねられて前記ゲート絶縁膜GI上には、半導体層ASが形成されている。そして、この半導体層ASの上面に互いに対向して配置されるドレイン電極DTとソース電極STを備えることによって、いわゆるボトムゲートであってMIS(Metal Insulator Semiconductor)型の薄膜トランジスタTFTpが構成されるようになっている。ドレイン電極DTは、図中y方向に延在するドレイン信号線DLの一部を延在させることによって形成され、ソース電極STは、画素領域側に延在され比較的面積が大きくなるパッド部PDを有して形成されている。なお、薄膜トランジスタTFTpにおいて、半導体層ASとドレイン電極DTおよびソース電極STの間の界面にはコンタクト層CNLが形成されている。
【0036】
そして、基板SUB1の表面には、保護膜PAS(図1参照)が形成されている。この保護膜PASは、前記パッド部PDの一部を露出するコンタクトホールCH2が形成され、前記ドレイン信号線DL、薄膜トランジスタTFT、および実質的な画素領域をも被って形成されている。
【0037】
保護膜PASの上面には、前記対向電極CTと重ねられるようにしてたとえばITOからなる画素電極PXが形成されている。この画素電極PXは、たとえば図中y方向に延在され図中x方向に並設される複数の線状電極からなり、これら一端(図中上側)は共通に接続された接続部JCを有する櫛歯型パターンによって構成されている。そして、この画素電極PXの前記接続部JCは、保護膜PASに形成されたコンタクトホールCH2を通してパッド部PD、すなわち薄膜トランジスタTFTのソース電極STと電気的に接続されるようになっている。なお、対向電極CTと画素電極PXとの重なり部には保護膜PASを誘電体膜とする保持容量Cが形成されるようになっている。
【0038】
このような構成によれば、保持容量Cは、対向電極CTと保護膜PASと画素電極PXにより形成され、保護膜PASの膜厚を小さくすることにより保持容量Cの値を大きくすることができる。この場合、ゲート信号線GLとドレイン信号線DLの間に介在されるゲート絶縁膜GIは従来どおりの膜厚とすることができ、信号線間の寄生容量が大きくなってしまうことはない。このことから、保持容量Cの値を大きく、ゲート信号線GLとドレイン信号線DLの間の寄生容量を小さくするためには、保護膜PASの膜厚をゲート絶縁膜GIの膜厚よりも薄くすることが望ましい。
【0039】
さらに、本実施例では、画素領域におけるゲート絶縁膜GIを除去する際に、前記コンタクトホールCH1を形成し(図5(b)参照)、ゲート信号線GLとドレイン信号線DLの直接コンタクトを行っている。このため、ゲート信号線GLとドレイン信号線DLのそれぞれの一部を露出させるコンタクトホールを形成し、たとえばITOを介して電気的に接続する場合と比較すると、コンタクトの開口数を少なくでき、回路面積の縮小により画像表示装置の狭額縁化を図ることができる。
【0040】
(ゲートドライバの一部の構成)
図4は、前記ゲートドライバGDRの一部を構成するブートストラップ回路の平面図である。図4は、図2に示したブートストラップ回路(等価回路)と幾何学的に対応して示されている。また、図4のB−B'線における断面図を図1のB−B'部に示している。
【0041】
図4において、薄膜トランジスタTFTcは3個形成されている(それぞれ図中符号TFTc(1)、TFTc(2)、TFTc(3)で示している)。これら薄膜トランジスタTFTc(1)、TFTc(2)、TFTc(3)は、画素内の前記薄膜トランジスタTFTpの形成において、並行して形成されるようになっている。このため、薄膜トランジスタTFTc(1)、TFTc(2)、TFTc(3)は、いずれも、ボトムゲート型として構成され、その半導体層は、たとえばアモルファスシリコンからなる半導体層ASによって構成されている。
【0042】
ここで、薄膜トランジスタTFTc(1)は、ゲート電極がドレイン電極DTおよびソース電極STのうちの一方の電極と電気的接続がなされてダイオードの機能を有するように形成されている。図1のB−B'部に示すように、ドレイン電極DTおよびソース電極STのうち一方の電極とゲート電極GTとの電気的接続は、ゲート絶縁膜GIに形成したコンタクト孔CH1を通して行うようになっている。ゲート絶縁膜GIは膜厚が比較的小さいことからコンタクト孔CH1の径は小さく形成でき、したがって、ゲートドライバGDRの形成面積を小さくできる効果を奏する。
【0043】
また、薄膜トランジスタTFTc(2)、TFTc(3)は、その断面図を図示していないが、図1に示した薄膜トランジスタTFTpの構成とほぼ同様となっている。
【0044】
なお、ゲートドライバGDRに形成される薄膜トランジスタTFTcは、その全てにおいて、半導体層ASを平面的に観てゲート電極GTからはみ出すことなく形成された構成となっている。基板SUB1の背面に配置されたバックライトからの光を前記ゲート電極GTによって遮光させ、光の照射によって半導体層ASに発生するリーク電流を回避させるようにするためである。
【0045】
なお、上述した薄膜トランジスタTFTcは、ゲートドライバGDR内に形成される薄膜トランジスタについて説明したものである。しかし、このような薄膜トランジスタの構成はドレインドライバDDR内に形成される薄膜トランジスタにも適用することができる。要は、表示部の周辺に形成される回路(周辺回路)を構成する薄膜トランジスタに適用することができる。
【0046】
(製造方法)
図5(a)ないし(c)は、本発明の実施例1の画像表示装置の製造方法を示す説明図で、図1に対応する箇所における行程を示した図である。以下、行程順に説明をする。
【0047】
行程1.(図5(a))
基板SUB1の表面に、たとえばITO(Indium Tin Oxide)からなる透光性導電膜とたとえばモリブデン(Mo)からなる金属膜を順次成膜する。透光性導電膜はたとえば80nmの厚さで、金属膜はたとえば150nmの厚さで形成する。いわゆるハーフトーン露光を用いたフォトリソグラフィ技術による選択エッチングによって、ゲート信号線GL、ゲート電極GT、コモン信号線CL、および対向電極CTを形成する。
【0048】
行程2.(図5(b))
基板SBU1の表面に、前記ゲート信号線GL、ゲート電極GT、コモン信号線CL、および対向電極CTをも被って、たとえば窒化シリコン膜からなるゲート絶縁膜GIを形成する。このゲート絶縁膜GIは、たとえばCVD(Chemical Vapor Deposition)法により形成し、たとえば300nmの厚さで形成する。その後、たとえばウェットエッチングによって前記ゲート絶縁膜GIを選択的にエッチングし、実質的に画素領域となる部分において前記対向電極CTの一部を露出させる孔OP、およびゲート信号線GLの一部を露出させるコンタクトホールCH1を形成する。
【0049】
行程3.(図5(c))
たとえばCVD法により、アモルファスシリコンからなる半導体層ASと高濃度のアモルファスシリコンからなるコンタクト層CNLを連続成膜する。半導体層ASはたとえば200nmの厚さで、コンタクト層CNLはたとえば25nmの厚さで形成する。このように形成された半導体層ASとコンタクト層CNLをたとえばドライエッチング法によって島状に形成する。島状に残存された半導体層ASとコンタクト層CNLは、前記ゲート電極GTに重畳して形成される。さらに、たとえば、モリブデン(Mo)、アルミニュウム(Al)、およびモリブデン(Mo)の順次積層膜からなる金属膜を形成し、この金属膜を選択エッチングすることにより、ドレイン信号線DL、ドレイン電極DT、およびソース電極STを形成する。その後、ドレイン電極DT、およびソース電極STをマスクとし、これらドレイン電極DT、およびソース電極STから露出されたコンタクト層CNLをその下層の半導体層ASが充分に露出する間でエッチングする。ドレイン電極DTとソース電極STが前記コンタクト層CNLによって電気的に短絡してしまうのを回避するためである。なお、ドレイン電極DTおよびソース電極STを上述した3層構造とすることにより、前記コンタクト層CNLおよび後述の画素電極PXとのコンタクト抵抗を低減でき、アルミニュウム(Al)のアモルファスシリコンへの拡散をモリブデン(Mo)によって防止できる効果を奏する。
【0050】
その後は、図1に示すように、たとえばCVD法を用いて、たとえば窒化シリコンからなる保護膜PASをたとえば150nmの厚さで形成する。そして、ソース電極STの一部を露出させるコンタクトホールCH2を形成し、保護膜PASの上面に、前記コンタクトホールCTを通して前記ソース電極STと電気的に接続される画素電極PXを形成する。この画素電極PXはたとえばITOからなる透光性導電膜によって形成される。
【0051】
上述した実施例の行程では、半導体層ASの加工(図5(c)参照)とゲート絶縁膜GIの加工(図5(b)参照)を別々の工程としたものである。工程簡略化のためには、半導体層ASとゲート絶縁膜GIを同時に加工することが考えられるが、この場合、半導体層ASの加工はドライエッチング法を用いるため、ゲート絶縁膜GIの加工もドライエッチングとなってしまう。このため、半導体層ASとゲート絶縁膜GIとの積層膜の段差部において、バリア膜となるMoが段切れを起こしやすくなり歩留まりが低下してしまう。それ故、本実施例の行程に示したように、ゲート絶縁膜GIと半導体層ASは別々の形状に加工することが望ましい。
【0052】
また、上述た実施例では、容量Cは重畳して形成される一対の電極は、いずれもたとえばITOからなる透光性導電膜によって形成されている。このため、容量C自体が透明となり、バックライトからの光を透過し、画素の開口率を向上できるようになる。
【実施例2】
【0053】
(ゲートドライバの一部の構成)
図6は、本発明の画像表示装置の実施例2の構成を示す図である。図6はゲートドライバの一部の構成を示しており、図4と対応した図となっている。
【0054】
図6において、図4と比較した場合に異なる構成は、薄膜トランジスタTFTc(1)、TFTc(2)、TFTc(3)において、それぞれ、ゲート電極GTとドレイン電極DTおよびソース電極STのいずれか一方の電極との接続は、接続用導電膜JCNを介して行っていることにある。
【0055】
図7には、そのC−C'部において、図6のC−C'線における断面図を示している。なお、この実施例2では、画素の構成は図3に示した構成と同じとしており、図3のA−A'線における断面図を、図7のA−A'部に合わせ描画している。図7のC−C'部に示すように、接続用導電膜JCNは、ゲート電極GTの一部を露出させるコンタクトホールCH1を被って形成されている。コンタクトホールCH1は、ゲート絶縁膜GI、ドレイン電極DT、保護膜PASが順次積層される箇所に形成されているため、前記ドレイン電極DLはコンタクトホールCHの側壁面に露出されて形成されている。このため、コンタクトホールCH1を被って形成される前記接続用導電膜JCNは前記ゲート電極GTとドレイン電極DLを電気的に接続するように構成される。
【0056】
(製造方法)
図8(a)ないし(c)、図9(a)、(b)は、本発明の実施例2の画像表示装置の製造方法を示す説明図で、図7に対応する箇所における行程を示した図である。以下、行程順に説明をする。
【0057】
行程1.(図8(a))
基板SUB1の表面に、たとえばITO(Indium Tin Oxide)からなる透光性導電膜とたとえばモリブデン(Mo)からなる金属膜を順次成膜する。透光性導電膜はたとえば80nmの厚さで、金属膜はたとえば150nmの厚さで形成する。いわゆるハーフトーン露光を用いたフォトリソグラフィ技術による選択エッチングによって、ゲート信号線GL、ゲート電極GT、コモン信号線CL、および対向電極CTを形成する。
【0058】
行程2.(図8(b))
基板SUB1の表面に、前記ゲート信号線GL、ゲート電極GT、コモン信号線CL、および対向電極CTをも被って、たとえばCVD法により、窒化シリコンからなるゲート絶縁膜GI、アモルファスシリコンからなる半導体層AS、高濃度のアモルファスシリコンからなるコンタクト層CNLを連続して順次成膜する。ゲート絶縁膜GIはたとえば300nmの厚さで、半導体層ASはたとえば200nmの厚さで、コンタクト層CNLはたとえば25nmの厚さで形成する。
【0059】
次に、半導体層ASとコンタクト層CNLとの積層体をドライエッチングによって島状に形成する。島状に残存された半導体層ASとコンタクト層CNLの積層体は、前記ゲート電極GTに重畳して形成される。
【0060】
行程3.(図8(c))
モリブデン(Mo)、アルミニュウム(Al)、モリブデン(Mo)を順次成膜し、これらの積層体からなる金属膜をフォトリソグラフィ技術による選択エッチングを施し、ドレイン信号線DL、ドレイン電極DT、ソース電極STを形成する。この場合、ゲート信号線GLの一部を露出させる必要のある箇所(後述のコンタクトホールCH1を形成する箇所)において、前記ドレイン信号線DLに孔HLを形成しておく。
【0061】
行程4.(図9(a))
前記半導体層AS、ドレイン信号線DL、ドレイン電極DT、ソース電極STをマスクとしてゲート絶縁膜GIをエッチングする。マスクとしては、ドレイン信号線DL、ドレイン電極DT、ソース電極STをパターンニング形成する際のレジストを除去することなく、そのまま用いても良い。図6のD−D'線における断面図、E−E'線における断面図を、図10のD−D'部、E−E'部にそれぞれ示している。このことから明らかとなるように、ゲート絶縁膜GIは、半導体層AS、ドレイン信号線DL、ドレイン電極DT、ソース電極STのそれぞれの下層にのみ存在することになり、実質的に画素領域となる部分には前記ゲート絶縁膜GIは存在しないことになる。
【0062】
行程5.(図9(b))
基板SUB1の表面に、たとえばCVD法により窒化シリコンからなる保護膜PASをたとえば150nmの厚さで形成する。次に、ソース電極STの一部を露出させるコンタクトホールCH2、ゲート信号線GLの一部を露出させた箇所にコンタクトホールCH1を形成する。
【0063】
その後は、図7に示すように、保護膜PASの上面に、前記コンタクトホールCT2を通して前記ソース電極STと電気的に接続される画素電極PXを形成する。この画素電極PXはたとえばITOからなる透光性導電膜によって形成される。この場合、前記コンタクトホールCH1の部分に、前記コンタクトホールCH1を充分に被うようにして前記透光性導電膜を形成する。この透光性導電膜は前記コンタクトホールCH1において露出されたゲート信号線GLとドレイン信号線DLとを互いに電気的に接続させる接続用導電膜JCNとして機能するようになっている。
【0064】
このような製造方法によれば、行程4(図9(a))に示したように、半導体層AS、ドレイン信号線DL、ドレイン電極DT、ソース電極STをマスクとしてゲート絶縁膜GIを除去するため、ホト工程を削減でき、実施例1に示したよりも画像表示装置の低コスト化が可能になる。また、ゲート信号線GLとドレイン信号線DLとの接続はITO等の他の導電層を介して行っているが、コンタクトホールの開口数は増加していないため、回路面積が増大することはなく、画像表示装置の狭額縁化が可能となる。
【実施例3】
【0065】
図11は、本発明の画像表示装置を液晶表示装置に適用させた場合の前記液晶表示装置の全体を示す斜視図である。
【0066】
液晶表示装置は、観察者側から観て、上フレームUF、液晶表示パネルPNL、バックライトBL、下フレームDFから構成されている。液晶表示パネルPNLには、その画像表示部ARにおける各画素を独立に駆動させるための半導体装置SECが接続されている。上フレームUFと下フレームDFは、液晶表示パネルPNLとバックライトBLを挟持するようにして互いに係止されるようになっている。上フレームUFは、液晶表示パネルPNLの画像表示部ARを露出させる窓WDが形成されている。
【0067】
図12は、前記液晶表示パネルPLNLの断面を示す図である。基板SUB1の液晶LC側の面には、ゲート信号線からの走査信号によってオンされる薄膜トランジスタTFTと、このオンされた薄膜トランジスタTFTを通してドレイン信号線DLからの映像信号が供給される画素電極PXと、この画素電極PXとの間で電界を発生させる対向電極CTと、この対向電極CTに映像信号に対して基準となる基準信号を供給するコモン信号線CLが形成されている。また、液晶LCと接触する表面には配向膜ORI1が形成され、液晶LCの分子の初期配向方向をこの配向膜ORI1によって決定させるようになっている。また、基板SUB1と液晶LCを介して対向配置される基板SUB2には、その液晶側の面において、ブラックマトリックスBM、カラーフィルタCF、平坦化膜OC、配向膜ORI2が形成されている。さらに、基板SUB1の液晶LCと反対側の面には偏光板POL1が配置され、基板SUB2の液晶LCと反対側の面には偏光板POL2が配置されている。液晶LCの分子の挙動をこれら偏光板POL1、POL2によって可視化させるためである。
【実施例4】
【0068】
上述した実施例は、それぞれ、液晶表示装置を例に挙げて示したものである。しかし、本発明は、液晶表示装置に限らず、たとえば、有機EL表示装置にも適用できる。
【0069】
図13は、有機EL表示装置の表示領域における等価回路を示した図である。図13において、図中x方向に延在するゲート信号線GLが図中y方向に並設されて形成されている。これらゲート信号線GLは、その一端側においてゲートドライバGDRに接続され、走査信号が順次供給されるようになっている。また、図中y方向に延在する電力供給線PWLが図中x方向に並設されて形成されている。そして、図中y方向に延在するドレイン信号線DLが図中x方向に並設されて形成されている。これらドレイン線DLは、その一端側においてドレインドライバDDRに接続され、映像信号が供給されるようになっている。
【0070】
図中点線枠で囲まれる領域を画素の領域とし、表示領域はマトリックス状に配置される複数の画素の集合体で構成されるようになっている。画素の領域には、スイッチング素子110a、保持容量111、電流制御素子110b、有機EL素子112が形成されている。ゲート信号線GLからの走査信号の供給によってスイッチング素子110aがオンし、保持容量111に電荷が蓄積され、その電荷が電流制御素子110bに流れる電流を制御する。そして、この電流は電力供給線PWL、有機EL素子112、電流制御素子110bを通して流れ、この電流の値に対応した輝度で有機EL素子112が発光するようになっている。
【0071】
図14は、基板上に形成された前記画素の構成の一実施例を示す平面図である。図14に示したスイッチング素子110a、電流制御素子110bは、それぞれ、薄膜トランジスタによって形成され、その構成は、液晶表示装置の画素(図3参照)に形成された薄膜トランジスタTFTpと同様となっている。また、図15は、画素の構成の他の実施例を示す平面図であり、図14の場合と比較した場合、スイッチング素子110aのソース電極と電流制御素子110bのゲート電極との接続おいて、図7に示したように、接続用導電膜JCNを用いている点にある。
【0072】
また、図示していないが、ゲートドライバGDR内に形成される薄膜トランジスタにおいても、上述した各実施例で示した薄膜トランジスタTFTcと同様の構成となっている。
【0073】
図14、図15において、有機EL素子112は、図中省略して示しているが、電流制御素子110bに接続される電極(陽極)の表面に、有機EL層、電極(陰極)が積層されて構成されている。この場合、前記各電極のうち少なくとも一方は透明導電膜で形成されている。有機EL層からの発光を前記透明導電膜を通して照射させるためである。
【0074】
また、図16は、図11と対応して描いた図で、有機EL表示装置の全体を示す斜視図である。図16において、図11の場合と比較して異なる構成はバックライトを具備していない点にある。有機EL表示装置の各画素は自発光素子を備えることからバックライトを有さない構造となっている。
【0075】
そして、図17は、図12と対応して描いた図で、有機EL表示パネルの断面を示す図である。基板SUB1に形成される有機EL素子は、画素電極PXと対向電極CTとの間に有機EL層ELLを挟持して構成されている。有機EL層は画素電極PXと対向電極CTとの間を流れる電流のよって発光するようになっている。有機EL素子が形成された表面は、スペーサSPを介した封止基板SLBによって密閉され、この密閉空間には乾燥剤DSCが備えられている。有機EL素子の周囲を乾燥させ特性の劣化を防止させるためである。
【実施例5】
【0076】
上述したそれぞれの実施例では、基板としてたとえばガラスを用いたものである。しかし、これに限らず、石英ガラスあるいは樹脂を用いるようにしてもよい。石英ガラスを基板とすることによって、プロセス温度を高くし 、たとえばゲート絶縁膜を緻密化でき、これにより薄膜トランジスタの特性の信頼性を向上させることができる。また、樹脂を基板とすることによって、軽量で耐衝撃性に優れた液晶表示装置を得ることができる。
【実施例6】
【0077】
上述したそれぞれの実施例では、半導体層として、アモルファスシリコンを用いたものである。しかし、ポリシリコンまたは粒径が20nmから100nm程度の微結晶シリコンであってもよい。このようにすることによって、薄膜トランジスタの性能が向上し、回路の高速動作が可能になる。またこの場合、薄膜トランジスタの特性変動を抑制するため、ゲート絶縁膜は、酸化シリコン膜または、酸化シリコン膜と窒化シリコン膜との積層膜とすることが望ましい。
【実施例7】
【0078】
上述したそれぞれの実施例では、ゲート電極およびソース・ドレイン電極のバリア膜の材料はモリブデン(Mo)としたものである。しかし、Ti、TiW、TiN、W、Cr、Ta、Nb等の金属、またはそれらの合金としてもよい。
【0079】
以上、本発明を実施例を用いて説明してきたが、これまでの各実施例で説明した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、それぞれの実施例で説明した構成は、互いに矛盾しない限り、組み合わせて用いてもよい。
【符号の説明】
【0080】
GL……ゲート信号線、DL……ドレイン信号線、GDR……ゲートドライバ、DDR……ドレインドライバ、TFT、TFTp、TFTc……薄膜トランジスタ、PX……画素電極、CT……対向電極、C……保持容量、CL……コモン信号線、SUB1、SUB2……基板、GT……画素電極、GI……ゲート絶縁膜、OP……開口、AS……半導体層、DT……ドレイン電極、ST……ソース電極、CNL……コンタクト層、PAS……保護膜、CH1、CH2……コンタクトホール、JCN……接続用導電膜、UF……上フレーム、PNL……液晶表示パネル、BL……バックライト、DF……下フレーム、SEC……半導体装置、AR……画像表示部、WD……窓、ORI1、ORI2……配向膜、BM……ブラックマトリックス、CF……カラーフィルタ、OC……平坦化膜、POL1、POL2……偏光板、110a……スイッチング素子、111……補助容量、110b……電流制御素子、112……有機EL素子、PWL……電流供給線、ELL……有機EL層、DSC……乾燥剤。
【技術分野】
【0001】
本発明は画像表示装置およびその製造方法に係り、基板上に薄膜トランジスタが形成されている画像表示装置およびその製造方法に関する。
【背景技術】
【0002】
いわゆるアクティブ・マトリックス型の画像表示装置は、その基板の表示部にてマトリックス状に配置される複数の画素のそれぞれに薄膜トランジスタが形成されている。行方向に配列された画素群に共通に接続されたゲート信号線に供給する走査信号によって前記薄膜トランジスタをオンさせ、前記画素群を選択するようになっている。これにより、列方向に配列された画素群に共通に接続されたドレイン信号線を通して供給される映像信号線が、前記薄膜トランジスタを通して、選択された前記画素群の各画素に入力されて前記画素を駆動させるようになっている。
【0003】
そして、前記画像表示装置には、同一の基板の表示部の周辺にて、ゲート信号線に走査信号を供給させるための走査信号線駆動回路、およびドレイン信号線の映像信号を供給させるための映像信号駆動回路が形成されたものがある。これら走査信号駆動回路および映像信号駆動回路は、前記画素内に形成される薄膜トランジスタの形成の際に並行して形成される複数の薄膜トランジスタによって構成されている。
【0004】
このような構成からなる画像表示装置を低コストで形成するため、たとえば下記特許文献1に示された技術が開示されている。すなわち、前記特許文献1における画像表示装置は、その薄膜トランジスタは、ゲート電極が半導体層よりも下層に位置づけられるいわゆるボトムケート構造で構成されている。そして、ゲート電極は、ゲート信号線ともに、たとえばITOからなる透光性導電膜と金属膜の順次積層構造とし、前記透光性導電膜からなる画素電極をハーフトーン露光技術によって作り分けるようにしている。さらに、ゲート電極とソース・ドレイン電極とが電気的に接続された薄膜トランジスタにあって、半導体層の島状の加工と、前記ゲート電極とソース・ドレイン電極との接続のためのゲート絶縁膜におけるコンタクトホールの形成をハーフトーン露光技術によって作り分けるようにしている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2007−310334号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかし、上述した画像表示装置において、液晶に印加する電圧を保持するため各画素に形成される保持容量は、画素電極、ゲート絶縁膜、ソース・ドレイン電極との順次積層させることによって構成され、ゲート絶縁膜を誘電体膜としている。このため、保持容量を大きくするには、誘電体膜であるゲート絶縁膜を薄くする必要がある。しかし一方で、このゲート絶縁膜を介した容量は、ゲート信号線とドレイン信号線の交差部において寄生容量として働くため、上述のようにゲート絶縁膜を薄くした場合、回路の高速動作が困難になるという不具合が生じる。すなわち、ゲート信号線とドレイン信号線との間に形成する絶縁膜と、保持容量を形成する絶縁膜(ゲート絶縁膜)が同層となっているため、保持容量と信号線間の寄生容量がトレードオフの関係にある。
【0007】
本発明の目的は、低コストで形成でき、かつ、高速動作がなされる画像表示装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【0008】
本発明の画像表示装置は、ゲート信号線とドレイン信号線との層間絶縁膜となる絶縁膜の膜厚と保持容量の誘電体膜となる絶縁膜の膜厚をそれぞれ別個に設定するように構成したものである。
【0009】
本発明の構成は、たとえば、以下のようなものとすることができる。
【0010】
(1)本発明の画像表示装置は、基板上の表示部の各画素に、第1薄膜トランジスタ、保持容量、一対の電極からなる第1電極と第2電極とを備える画像表示装置であって、
前記第1薄膜トランジスタは、基板側からゲート電極、ゲート絶縁膜、島状の半導体層、ソース・ドレイン電極が順次積層されて形成され、
前記ゲート電極は、それに接続されるゲート信号線とともに第1透光性導電膜および金属膜の順次積層体によって形成され、
前記ゲート絶縁膜は、実質的な画素領域において除去されて形成され、
前記第1電極は前記第1透光性導電膜によって形成され、
前記第2電極は、前記第1薄膜トランジスタをも被って形成される保護膜の上面に前記第1電極に重畳されて形成された第2透光性導電膜によって形成され、
前記容量素子は、前記第1電極と第2電極の間に介在する前記保護膜を誘電体膜として構成されていることを特徴とする。
【0011】
(2)本発明の画像表示装置は、(1)において、前記保護膜の膜厚は前記ゲート絶縁膜の膜厚よりも小さいことを特徴とする。
【0012】
(3)本発明の画像表示装置は、(1)において、前記第1電極は、前記第1透光性導電膜および前記金属膜の順次積層体からなるコモン信号線の前記第1透光性導電膜が前記コモン信号線の形成領域から延在されて形成されていることを特徴とする。
【0013】
(4)本発明の画像表示装置は、(1)において、前記第2電極は前記第1薄膜トランジスタのソース電極に電気的に接続されていることを特徴とする。
【0014】
(5)本発明の画像表示装置は、(1)において、前記第1電極は面状の電極から構成され、前記第2電極は、一方向に延在され前記一方向に交差する方向に並設される複数の線状の電極から構成されていることを特徴とする。
【0015】
(6)本発明の画像表示装置は、(1)において、前記半導体層はアモルファスシリコンからなることを特徴とする。
【0016】
(7)本発明の画像表示装置の製造方法は、(3)において、第1電極およびコモン信号線はハーフトーン露光によるフォトリソグラフィ技術による選択エッチングによって形成することを特徴とする。
【0017】
(8)本発明の画像表示装置の製造方法は、(1)において、前記ドレイン電極、前記ドレイン電極に接続されたドレイン信号線、および前記ソース電極をマスクとして前記ゲート絶縁膜をエッチングする行程を備える。
【0018】
(9)本発明の画像表示装置は、(1)において、基板上の前記表示部の周辺に、前記第1薄膜トランジスタと並行して形成される薄膜トランジスタであって、そのゲート電極とソース・ドレイン電極のうち一方の電極が電気的に接続された第2薄膜トランジスタを備え、
前記一方の電極は、前記ゲート絶縁膜に形成されたコンタクトホールを通して前記ゲート電極と直接に電気的に接続されていることを特徴とする。
【0019】
(10)本発明の画像表示装置は、(1)において、基板上の前記表示部の周辺に、前記第1薄膜トランジスタと並行して形成される薄膜トランジスタであって、そのゲート電極とソース・ドレイン電極のうち一方の電極が電気的に接続された第2薄膜トランジスタを備え、
前記一方の電極は、前記ゲート絶縁膜に形成されたコンタクトホールを通して前記ゲート電極と前記第2透光性導電膜を介して電気的に接続されていることを特徴とする。
【0020】
(11)本発明の画像表示装置の製造方法は、(10)において、前記一方の電極に孔を形成する行程と、少なくとも前記電極をマスクとして前記ゲート絶縁膜をエッチングする行程と、前記保護膜を形成する行程と、前記保護膜に前記一方の電極の孔を露出させるコンタクトホールを形成する行程と、前記コンタクトホールを被って前記第2透光性導電膜を形成する行程とを備えることを特徴とする。
【0021】
なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
【発明の効果】
【0022】
上述した画像表示装置によれば、低コストで形成でき、かつ、高速動作がなされる薄膜トランジスタを備えたものを得ることができる。
【0023】
本発明のその他の効果については、明細書全体の記載から明らかにされる。
【図面の簡単な説明】
【0024】
【図1】図3のA−A'線、図4のB−B'線における断面図である。
【図2】本発明の画像表示装置(液晶表示装置)の等価回路の一実施例を示す図である。
【図3】本発明の画像表示装置(液晶表示装置)の画素の一実施例を示す平面図である。
【図4】本発明の画像表示装置(液晶表示装置)のゲートドライバの一部の構成の一実施例を示す平面図である。
【図5】本発明の画像表示装置(液晶表示装置)の製造方法の一実施例を示す工程図である。
【図6】本発明の画像表示装置(液晶表示装置)のゲートドライバの一部の構成の他の実施例を示す平面図である。
【図7】図3のA−A'線、図6のC−C' 線における断面図である。
【図8】本発明の画像表示装置(液晶表示装置)の製造方法の一実施例を示す図で、図9とともに一連の工程を示す工程図である。
【図9】本発明の画像表示装置(液晶表示装置)の製造方法の一実施例を示す図で、図8とともに一連の工程を示す工程図である。
【図10】図6のD−D'線、E−E'線における断面図である。
【図11】本発明の画像表示装置(液晶表示装置)の全体を示す斜視分解図である。
【図12】本発明の画像表示装置(液晶表示パネル)の断面を示す図である。
【図13】本発明の画像表示装置(有機EL表示装置)の等価回路の一実施例を示す図である。
【図14】本発明の画像表示装置(有機EL表示装置)の画素の一実施例を示す平面図である。
【図15】本発明の画像表示装置(有機EL表示装置)の画素の他の実施例を示す平面図である。
【図16】本発明の画像表示装置(有機EL表示装置)の全体を示す斜視分解図である。
【図17】本発明の画像表示装置(有機EL表示パネル)の断面を示す図である。
【発明を実施するための形態】
【0025】
本発明の実施例を図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。
【実施例1】
【0026】
本発明の表示装置の実施例1を液晶表示装置を例に挙げて説明する。
【0027】
(等価回路)
図2は、本発明による液晶表示装置の等価回路を示した図である。図2は、液晶を挟持して対向配置される一対の基板のうちの一方の基板の液晶側の面に形成される回路を示している。また、図2は、等価回路であるが、実際の液晶表示装置の回路と幾何学的にほぼ同様となっている。
【0028】
図2において、図中x方向に延在しy方向に並設されるゲート信号線GLと、図中y方向に延在しx方向に並設されるドレイン信号線DLがある。 ゲート信号線GLのそれぞれのたとえば図中左端はゲートドライバGDRに接続され、このゲートドライバGDRによって各ゲート信号線GLには走査信号が供給されるようになっている。ドレイン信号線DLのそれぞれのたとえば図中上端はドレインドライバDDRに接続され、このドレインドライバDDRによって各ドレイン信号線DLには映像信号が供給されるようになっている。
【0029】
隣接する一対のゲート信号線GLと隣接する一対のドレイン信号線DLによって囲まれる領域は画素領域(図中点線枠内)となり、この領域は、ゲート信号線GLからの走査信号によってオンされる薄膜トランジスタTFT(図中符号TFTpで示す)と、オンされた薄膜トランジスタTFTpを通してドレイン信号線DLからの映像信号が供給される画素電極PXと、この画素電極PXとの間に電界を生じせしめる対向電極CTを備えて形成されている。画素電極PXと対向電極CTとの間には保持容量Cが形成され、前記対向電極CTは、隣接するゲート信号線GLの間に形成されたコモン信号線CLに接続され、このコモン信号線CLを通して前記映像信号線に対して基準となる基準信号線が供給されるようになっている。保持容量Cは画素電極PXに供給された映像信号を比較的長く蓄積させるために設けられる。画素電極PXと対向電極CTとの間に発生する電界は基板の表面と平行な成分を有するようになっており、この電界によって液晶の分子を駆動するようになっている。このような画素を備える液晶表示装置はたとえば横電界方式と称されている。
【0030】
なお、ここで、ゲートドライバGDRは、たとえばブーストラップ回路によって形成され、このブーストラップ回路は複数の薄膜トランジスタTFT(図中符号TFTcで示す)によって形成されている。この薄膜トランジスタTFTcは、各画素内に形成される薄膜トランジスタTFTpと同一の基板上に形成され、該薄膜トランジスタTFTpの形成と並行して形成されるようになっている。
【0031】
(画素の構成)
図3は、前記画素の領域(図1の点線枠内の領域)における構成を示した平面図である。また、図3のA−A'線における断面図を図1のA−A'部に示している。
【0032】
図3において、まず基板SUB1(図1参照)があり、この基板SUB1の画素領域にはたとえばITO(Indium Tin Oxide)からなる対向電極CTが形成されている。この場合、対向電極CTの材料となる前記ITOは、後述のゲート信号線GL、コモン信号線CLのそれぞれの形成領域にも形成されている。
【0033】
図中x方向に延在してゲート信号線GLが形成されている。このゲート信号線GLの一部には画素領域側に突出する延在部を備え、この延在部は後述する薄膜トランジスタTFTpのゲート電極GTを構成するようになっている。ゲート信号線GL、ゲート電極GTの下層には上述したようにITOが形成されている。また、ゲート信号線GLと近接し図中x方向に走行するコモン信号線CLが形成されている。このコモン信号線CLは、図に示す対向電極CTと当該画素の左右の画素の対向電極(図示せず)を電気的に接続する信号線からなり、このコモン信号線CLを通して各対向電極CTに基準信号が供給されるようになっている。
【0034】
基板SUB1の表面には、ゲート絶縁膜GI(図1参照)が形成されている。このゲート絶縁膜GIは、対向電極CTの周辺を除く領域であって実質的に画素領域となる部分に開口(図1において符号OPで示している)が形成され、それ以外の領域において前記ゲート信号線GL、ゲート電極GT、コモン信号線CL等を被って形成されている。
【0035】
前記ゲート電極GTに重ねられて前記ゲート絶縁膜GI上には、半導体層ASが形成されている。そして、この半導体層ASの上面に互いに対向して配置されるドレイン電極DTとソース電極STを備えることによって、いわゆるボトムゲートであってMIS(Metal Insulator Semiconductor)型の薄膜トランジスタTFTpが構成されるようになっている。ドレイン電極DTは、図中y方向に延在するドレイン信号線DLの一部を延在させることによって形成され、ソース電極STは、画素領域側に延在され比較的面積が大きくなるパッド部PDを有して形成されている。なお、薄膜トランジスタTFTpにおいて、半導体層ASとドレイン電極DTおよびソース電極STの間の界面にはコンタクト層CNLが形成されている。
【0036】
そして、基板SUB1の表面には、保護膜PAS(図1参照)が形成されている。この保護膜PASは、前記パッド部PDの一部を露出するコンタクトホールCH2が形成され、前記ドレイン信号線DL、薄膜トランジスタTFT、および実質的な画素領域をも被って形成されている。
【0037】
保護膜PASの上面には、前記対向電極CTと重ねられるようにしてたとえばITOからなる画素電極PXが形成されている。この画素電極PXは、たとえば図中y方向に延在され図中x方向に並設される複数の線状電極からなり、これら一端(図中上側)は共通に接続された接続部JCを有する櫛歯型パターンによって構成されている。そして、この画素電極PXの前記接続部JCは、保護膜PASに形成されたコンタクトホールCH2を通してパッド部PD、すなわち薄膜トランジスタTFTのソース電極STと電気的に接続されるようになっている。なお、対向電極CTと画素電極PXとの重なり部には保護膜PASを誘電体膜とする保持容量Cが形成されるようになっている。
【0038】
このような構成によれば、保持容量Cは、対向電極CTと保護膜PASと画素電極PXにより形成され、保護膜PASの膜厚を小さくすることにより保持容量Cの値を大きくすることができる。この場合、ゲート信号線GLとドレイン信号線DLの間に介在されるゲート絶縁膜GIは従来どおりの膜厚とすることができ、信号線間の寄生容量が大きくなってしまうことはない。このことから、保持容量Cの値を大きく、ゲート信号線GLとドレイン信号線DLの間の寄生容量を小さくするためには、保護膜PASの膜厚をゲート絶縁膜GIの膜厚よりも薄くすることが望ましい。
【0039】
さらに、本実施例では、画素領域におけるゲート絶縁膜GIを除去する際に、前記コンタクトホールCH1を形成し(図5(b)参照)、ゲート信号線GLとドレイン信号線DLの直接コンタクトを行っている。このため、ゲート信号線GLとドレイン信号線DLのそれぞれの一部を露出させるコンタクトホールを形成し、たとえばITOを介して電気的に接続する場合と比較すると、コンタクトの開口数を少なくでき、回路面積の縮小により画像表示装置の狭額縁化を図ることができる。
【0040】
(ゲートドライバの一部の構成)
図4は、前記ゲートドライバGDRの一部を構成するブートストラップ回路の平面図である。図4は、図2に示したブートストラップ回路(等価回路)と幾何学的に対応して示されている。また、図4のB−B'線における断面図を図1のB−B'部に示している。
【0041】
図4において、薄膜トランジスタTFTcは3個形成されている(それぞれ図中符号TFTc(1)、TFTc(2)、TFTc(3)で示している)。これら薄膜トランジスタTFTc(1)、TFTc(2)、TFTc(3)は、画素内の前記薄膜トランジスタTFTpの形成において、並行して形成されるようになっている。このため、薄膜トランジスタTFTc(1)、TFTc(2)、TFTc(3)は、いずれも、ボトムゲート型として構成され、その半導体層は、たとえばアモルファスシリコンからなる半導体層ASによって構成されている。
【0042】
ここで、薄膜トランジスタTFTc(1)は、ゲート電極がドレイン電極DTおよびソース電極STのうちの一方の電極と電気的接続がなされてダイオードの機能を有するように形成されている。図1のB−B'部に示すように、ドレイン電極DTおよびソース電極STのうち一方の電極とゲート電極GTとの電気的接続は、ゲート絶縁膜GIに形成したコンタクト孔CH1を通して行うようになっている。ゲート絶縁膜GIは膜厚が比較的小さいことからコンタクト孔CH1の径は小さく形成でき、したがって、ゲートドライバGDRの形成面積を小さくできる効果を奏する。
【0043】
また、薄膜トランジスタTFTc(2)、TFTc(3)は、その断面図を図示していないが、図1に示した薄膜トランジスタTFTpの構成とほぼ同様となっている。
【0044】
なお、ゲートドライバGDRに形成される薄膜トランジスタTFTcは、その全てにおいて、半導体層ASを平面的に観てゲート電極GTからはみ出すことなく形成された構成となっている。基板SUB1の背面に配置されたバックライトからの光を前記ゲート電極GTによって遮光させ、光の照射によって半導体層ASに発生するリーク電流を回避させるようにするためである。
【0045】
なお、上述した薄膜トランジスタTFTcは、ゲートドライバGDR内に形成される薄膜トランジスタについて説明したものである。しかし、このような薄膜トランジスタの構成はドレインドライバDDR内に形成される薄膜トランジスタにも適用することができる。要は、表示部の周辺に形成される回路(周辺回路)を構成する薄膜トランジスタに適用することができる。
【0046】
(製造方法)
図5(a)ないし(c)は、本発明の実施例1の画像表示装置の製造方法を示す説明図で、図1に対応する箇所における行程を示した図である。以下、行程順に説明をする。
【0047】
行程1.(図5(a))
基板SUB1の表面に、たとえばITO(Indium Tin Oxide)からなる透光性導電膜とたとえばモリブデン(Mo)からなる金属膜を順次成膜する。透光性導電膜はたとえば80nmの厚さで、金属膜はたとえば150nmの厚さで形成する。いわゆるハーフトーン露光を用いたフォトリソグラフィ技術による選択エッチングによって、ゲート信号線GL、ゲート電極GT、コモン信号線CL、および対向電極CTを形成する。
【0048】
行程2.(図5(b))
基板SBU1の表面に、前記ゲート信号線GL、ゲート電極GT、コモン信号線CL、および対向電極CTをも被って、たとえば窒化シリコン膜からなるゲート絶縁膜GIを形成する。このゲート絶縁膜GIは、たとえばCVD(Chemical Vapor Deposition)法により形成し、たとえば300nmの厚さで形成する。その後、たとえばウェットエッチングによって前記ゲート絶縁膜GIを選択的にエッチングし、実質的に画素領域となる部分において前記対向電極CTの一部を露出させる孔OP、およびゲート信号線GLの一部を露出させるコンタクトホールCH1を形成する。
【0049】
行程3.(図5(c))
たとえばCVD法により、アモルファスシリコンからなる半導体層ASと高濃度のアモルファスシリコンからなるコンタクト層CNLを連続成膜する。半導体層ASはたとえば200nmの厚さで、コンタクト層CNLはたとえば25nmの厚さで形成する。このように形成された半導体層ASとコンタクト層CNLをたとえばドライエッチング法によって島状に形成する。島状に残存された半導体層ASとコンタクト層CNLは、前記ゲート電極GTに重畳して形成される。さらに、たとえば、モリブデン(Mo)、アルミニュウム(Al)、およびモリブデン(Mo)の順次積層膜からなる金属膜を形成し、この金属膜を選択エッチングすることにより、ドレイン信号線DL、ドレイン電極DT、およびソース電極STを形成する。その後、ドレイン電極DT、およびソース電極STをマスクとし、これらドレイン電極DT、およびソース電極STから露出されたコンタクト層CNLをその下層の半導体層ASが充分に露出する間でエッチングする。ドレイン電極DTとソース電極STが前記コンタクト層CNLによって電気的に短絡してしまうのを回避するためである。なお、ドレイン電極DTおよびソース電極STを上述した3層構造とすることにより、前記コンタクト層CNLおよび後述の画素電極PXとのコンタクト抵抗を低減でき、アルミニュウム(Al)のアモルファスシリコンへの拡散をモリブデン(Mo)によって防止できる効果を奏する。
【0050】
その後は、図1に示すように、たとえばCVD法を用いて、たとえば窒化シリコンからなる保護膜PASをたとえば150nmの厚さで形成する。そして、ソース電極STの一部を露出させるコンタクトホールCH2を形成し、保護膜PASの上面に、前記コンタクトホールCTを通して前記ソース電極STと電気的に接続される画素電極PXを形成する。この画素電極PXはたとえばITOからなる透光性導電膜によって形成される。
【0051】
上述した実施例の行程では、半導体層ASの加工(図5(c)参照)とゲート絶縁膜GIの加工(図5(b)参照)を別々の工程としたものである。工程簡略化のためには、半導体層ASとゲート絶縁膜GIを同時に加工することが考えられるが、この場合、半導体層ASの加工はドライエッチング法を用いるため、ゲート絶縁膜GIの加工もドライエッチングとなってしまう。このため、半導体層ASとゲート絶縁膜GIとの積層膜の段差部において、バリア膜となるMoが段切れを起こしやすくなり歩留まりが低下してしまう。それ故、本実施例の行程に示したように、ゲート絶縁膜GIと半導体層ASは別々の形状に加工することが望ましい。
【0052】
また、上述た実施例では、容量Cは重畳して形成される一対の電極は、いずれもたとえばITOからなる透光性導電膜によって形成されている。このため、容量C自体が透明となり、バックライトからの光を透過し、画素の開口率を向上できるようになる。
【実施例2】
【0053】
(ゲートドライバの一部の構成)
図6は、本発明の画像表示装置の実施例2の構成を示す図である。図6はゲートドライバの一部の構成を示しており、図4と対応した図となっている。
【0054】
図6において、図4と比較した場合に異なる構成は、薄膜トランジスタTFTc(1)、TFTc(2)、TFTc(3)において、それぞれ、ゲート電極GTとドレイン電極DTおよびソース電極STのいずれか一方の電極との接続は、接続用導電膜JCNを介して行っていることにある。
【0055】
図7には、そのC−C'部において、図6のC−C'線における断面図を示している。なお、この実施例2では、画素の構成は図3に示した構成と同じとしており、図3のA−A'線における断面図を、図7のA−A'部に合わせ描画している。図7のC−C'部に示すように、接続用導電膜JCNは、ゲート電極GTの一部を露出させるコンタクトホールCH1を被って形成されている。コンタクトホールCH1は、ゲート絶縁膜GI、ドレイン電極DT、保護膜PASが順次積層される箇所に形成されているため、前記ドレイン電極DLはコンタクトホールCHの側壁面に露出されて形成されている。このため、コンタクトホールCH1を被って形成される前記接続用導電膜JCNは前記ゲート電極GTとドレイン電極DLを電気的に接続するように構成される。
【0056】
(製造方法)
図8(a)ないし(c)、図9(a)、(b)は、本発明の実施例2の画像表示装置の製造方法を示す説明図で、図7に対応する箇所における行程を示した図である。以下、行程順に説明をする。
【0057】
行程1.(図8(a))
基板SUB1の表面に、たとえばITO(Indium Tin Oxide)からなる透光性導電膜とたとえばモリブデン(Mo)からなる金属膜を順次成膜する。透光性導電膜はたとえば80nmの厚さで、金属膜はたとえば150nmの厚さで形成する。いわゆるハーフトーン露光を用いたフォトリソグラフィ技術による選択エッチングによって、ゲート信号線GL、ゲート電極GT、コモン信号線CL、および対向電極CTを形成する。
【0058】
行程2.(図8(b))
基板SUB1の表面に、前記ゲート信号線GL、ゲート電極GT、コモン信号線CL、および対向電極CTをも被って、たとえばCVD法により、窒化シリコンからなるゲート絶縁膜GI、アモルファスシリコンからなる半導体層AS、高濃度のアモルファスシリコンからなるコンタクト層CNLを連続して順次成膜する。ゲート絶縁膜GIはたとえば300nmの厚さで、半導体層ASはたとえば200nmの厚さで、コンタクト層CNLはたとえば25nmの厚さで形成する。
【0059】
次に、半導体層ASとコンタクト層CNLとの積層体をドライエッチングによって島状に形成する。島状に残存された半導体層ASとコンタクト層CNLの積層体は、前記ゲート電極GTに重畳して形成される。
【0060】
行程3.(図8(c))
モリブデン(Mo)、アルミニュウム(Al)、モリブデン(Mo)を順次成膜し、これらの積層体からなる金属膜をフォトリソグラフィ技術による選択エッチングを施し、ドレイン信号線DL、ドレイン電極DT、ソース電極STを形成する。この場合、ゲート信号線GLの一部を露出させる必要のある箇所(後述のコンタクトホールCH1を形成する箇所)において、前記ドレイン信号線DLに孔HLを形成しておく。
【0061】
行程4.(図9(a))
前記半導体層AS、ドレイン信号線DL、ドレイン電極DT、ソース電極STをマスクとしてゲート絶縁膜GIをエッチングする。マスクとしては、ドレイン信号線DL、ドレイン電極DT、ソース電極STをパターンニング形成する際のレジストを除去することなく、そのまま用いても良い。図6のD−D'線における断面図、E−E'線における断面図を、図10のD−D'部、E−E'部にそれぞれ示している。このことから明らかとなるように、ゲート絶縁膜GIは、半導体層AS、ドレイン信号線DL、ドレイン電極DT、ソース電極STのそれぞれの下層にのみ存在することになり、実質的に画素領域となる部分には前記ゲート絶縁膜GIは存在しないことになる。
【0062】
行程5.(図9(b))
基板SUB1の表面に、たとえばCVD法により窒化シリコンからなる保護膜PASをたとえば150nmの厚さで形成する。次に、ソース電極STの一部を露出させるコンタクトホールCH2、ゲート信号線GLの一部を露出させた箇所にコンタクトホールCH1を形成する。
【0063】
その後は、図7に示すように、保護膜PASの上面に、前記コンタクトホールCT2を通して前記ソース電極STと電気的に接続される画素電極PXを形成する。この画素電極PXはたとえばITOからなる透光性導電膜によって形成される。この場合、前記コンタクトホールCH1の部分に、前記コンタクトホールCH1を充分に被うようにして前記透光性導電膜を形成する。この透光性導電膜は前記コンタクトホールCH1において露出されたゲート信号線GLとドレイン信号線DLとを互いに電気的に接続させる接続用導電膜JCNとして機能するようになっている。
【0064】
このような製造方法によれば、行程4(図9(a))に示したように、半導体層AS、ドレイン信号線DL、ドレイン電極DT、ソース電極STをマスクとしてゲート絶縁膜GIを除去するため、ホト工程を削減でき、実施例1に示したよりも画像表示装置の低コスト化が可能になる。また、ゲート信号線GLとドレイン信号線DLとの接続はITO等の他の導電層を介して行っているが、コンタクトホールの開口数は増加していないため、回路面積が増大することはなく、画像表示装置の狭額縁化が可能となる。
【実施例3】
【0065】
図11は、本発明の画像表示装置を液晶表示装置に適用させた場合の前記液晶表示装置の全体を示す斜視図である。
【0066】
液晶表示装置は、観察者側から観て、上フレームUF、液晶表示パネルPNL、バックライトBL、下フレームDFから構成されている。液晶表示パネルPNLには、その画像表示部ARにおける各画素を独立に駆動させるための半導体装置SECが接続されている。上フレームUFと下フレームDFは、液晶表示パネルPNLとバックライトBLを挟持するようにして互いに係止されるようになっている。上フレームUFは、液晶表示パネルPNLの画像表示部ARを露出させる窓WDが形成されている。
【0067】
図12は、前記液晶表示パネルPLNLの断面を示す図である。基板SUB1の液晶LC側の面には、ゲート信号線からの走査信号によってオンされる薄膜トランジスタTFTと、このオンされた薄膜トランジスタTFTを通してドレイン信号線DLからの映像信号が供給される画素電極PXと、この画素電極PXとの間で電界を発生させる対向電極CTと、この対向電極CTに映像信号に対して基準となる基準信号を供給するコモン信号線CLが形成されている。また、液晶LCと接触する表面には配向膜ORI1が形成され、液晶LCの分子の初期配向方向をこの配向膜ORI1によって決定させるようになっている。また、基板SUB1と液晶LCを介して対向配置される基板SUB2には、その液晶側の面において、ブラックマトリックスBM、カラーフィルタCF、平坦化膜OC、配向膜ORI2が形成されている。さらに、基板SUB1の液晶LCと反対側の面には偏光板POL1が配置され、基板SUB2の液晶LCと反対側の面には偏光板POL2が配置されている。液晶LCの分子の挙動をこれら偏光板POL1、POL2によって可視化させるためである。
【実施例4】
【0068】
上述した実施例は、それぞれ、液晶表示装置を例に挙げて示したものである。しかし、本発明は、液晶表示装置に限らず、たとえば、有機EL表示装置にも適用できる。
【0069】
図13は、有機EL表示装置の表示領域における等価回路を示した図である。図13において、図中x方向に延在するゲート信号線GLが図中y方向に並設されて形成されている。これらゲート信号線GLは、その一端側においてゲートドライバGDRに接続され、走査信号が順次供給されるようになっている。また、図中y方向に延在する電力供給線PWLが図中x方向に並設されて形成されている。そして、図中y方向に延在するドレイン信号線DLが図中x方向に並設されて形成されている。これらドレイン線DLは、その一端側においてドレインドライバDDRに接続され、映像信号が供給されるようになっている。
【0070】
図中点線枠で囲まれる領域を画素の領域とし、表示領域はマトリックス状に配置される複数の画素の集合体で構成されるようになっている。画素の領域には、スイッチング素子110a、保持容量111、電流制御素子110b、有機EL素子112が形成されている。ゲート信号線GLからの走査信号の供給によってスイッチング素子110aがオンし、保持容量111に電荷が蓄積され、その電荷が電流制御素子110bに流れる電流を制御する。そして、この電流は電力供給線PWL、有機EL素子112、電流制御素子110bを通して流れ、この電流の値に対応した輝度で有機EL素子112が発光するようになっている。
【0071】
図14は、基板上に形成された前記画素の構成の一実施例を示す平面図である。図14に示したスイッチング素子110a、電流制御素子110bは、それぞれ、薄膜トランジスタによって形成され、その構成は、液晶表示装置の画素(図3参照)に形成された薄膜トランジスタTFTpと同様となっている。また、図15は、画素の構成の他の実施例を示す平面図であり、図14の場合と比較した場合、スイッチング素子110aのソース電極と電流制御素子110bのゲート電極との接続おいて、図7に示したように、接続用導電膜JCNを用いている点にある。
【0072】
また、図示していないが、ゲートドライバGDR内に形成される薄膜トランジスタにおいても、上述した各実施例で示した薄膜トランジスタTFTcと同様の構成となっている。
【0073】
図14、図15において、有機EL素子112は、図中省略して示しているが、電流制御素子110bに接続される電極(陽極)の表面に、有機EL層、電極(陰極)が積層されて構成されている。この場合、前記各電極のうち少なくとも一方は透明導電膜で形成されている。有機EL層からの発光を前記透明導電膜を通して照射させるためである。
【0074】
また、図16は、図11と対応して描いた図で、有機EL表示装置の全体を示す斜視図である。図16において、図11の場合と比較して異なる構成はバックライトを具備していない点にある。有機EL表示装置の各画素は自発光素子を備えることからバックライトを有さない構造となっている。
【0075】
そして、図17は、図12と対応して描いた図で、有機EL表示パネルの断面を示す図である。基板SUB1に形成される有機EL素子は、画素電極PXと対向電極CTとの間に有機EL層ELLを挟持して構成されている。有機EL層は画素電極PXと対向電極CTとの間を流れる電流のよって発光するようになっている。有機EL素子が形成された表面は、スペーサSPを介した封止基板SLBによって密閉され、この密閉空間には乾燥剤DSCが備えられている。有機EL素子の周囲を乾燥させ特性の劣化を防止させるためである。
【実施例5】
【0076】
上述したそれぞれの実施例では、基板としてたとえばガラスを用いたものである。しかし、これに限らず、石英ガラスあるいは樹脂を用いるようにしてもよい。石英ガラスを基板とすることによって、プロセス温度を高くし 、たとえばゲート絶縁膜を緻密化でき、これにより薄膜トランジスタの特性の信頼性を向上させることができる。また、樹脂を基板とすることによって、軽量で耐衝撃性に優れた液晶表示装置を得ることができる。
【実施例6】
【0077】
上述したそれぞれの実施例では、半導体層として、アモルファスシリコンを用いたものである。しかし、ポリシリコンまたは粒径が20nmから100nm程度の微結晶シリコンであってもよい。このようにすることによって、薄膜トランジスタの性能が向上し、回路の高速動作が可能になる。またこの場合、薄膜トランジスタの特性変動を抑制するため、ゲート絶縁膜は、酸化シリコン膜または、酸化シリコン膜と窒化シリコン膜との積層膜とすることが望ましい。
【実施例7】
【0078】
上述したそれぞれの実施例では、ゲート電極およびソース・ドレイン電極のバリア膜の材料はモリブデン(Mo)としたものである。しかし、Ti、TiW、TiN、W、Cr、Ta、Nb等の金属、またはそれらの合金としてもよい。
【0079】
以上、本発明を実施例を用いて説明してきたが、これまでの各実施例で説明した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、それぞれの実施例で説明した構成は、互いに矛盾しない限り、組み合わせて用いてもよい。
【符号の説明】
【0080】
GL……ゲート信号線、DL……ドレイン信号線、GDR……ゲートドライバ、DDR……ドレインドライバ、TFT、TFTp、TFTc……薄膜トランジスタ、PX……画素電極、CT……対向電極、C……保持容量、CL……コモン信号線、SUB1、SUB2……基板、GT……画素電極、GI……ゲート絶縁膜、OP……開口、AS……半導体層、DT……ドレイン電極、ST……ソース電極、CNL……コンタクト層、PAS……保護膜、CH1、CH2……コンタクトホール、JCN……接続用導電膜、UF……上フレーム、PNL……液晶表示パネル、BL……バックライト、DF……下フレーム、SEC……半導体装置、AR……画像表示部、WD……窓、ORI1、ORI2……配向膜、BM……ブラックマトリックス、CF……カラーフィルタ、OC……平坦化膜、POL1、POL2……偏光板、110a……スイッチング素子、111……補助容量、110b……電流制御素子、112……有機EL素子、PWL……電流供給線、ELL……有機EL層、DSC……乾燥剤。
【特許請求の範囲】
【請求項1】
基板上の表示部の各画素に、第1薄膜トランジスタ、保持容量、一対の電極からなる第1電極と第2電極とを備える画像表示装置であって、
前記第1薄膜トランジスタは、基板側からゲート電極、ゲート絶縁膜、島状の半導体層、ソース・ドレイン電極が順次積層されて形成され、
前記ゲート電極は、それに接続されるゲート信号線とともに第1透光性導電膜および金属膜の順次積層体によって形成され、
前記ゲート絶縁膜は、実質的な画素領域において除去されて形成され、
前記第1電極は前記第1透光性導電膜によって形成され、
前記第2電極は、前記第1薄膜トランジスタをも被って形成される保護膜の上面に前記第1電極に重畳されて形成された第2透光性導電膜によって形成され、
前記容量素子は、前記第1電極と第2電極の間に介在する前記保護膜を誘電体膜として構成されていることを特徴とする画像表示装置。
【請求項2】
前記保護膜の膜厚は前記ゲート絶縁膜の膜厚よりも小さいことを特徴とする請求項1に記載の画像表示装置。
【請求項3】
前記第1電極は、前記第1透光性導電膜および前記金属膜の順次積層体からなるコモン信号線の前記第1透光性導電膜が前記コモン信号線の形成領域から延在されて形成されていることを特徴とする請求項1に記載の画像表示装置。
【請求項4】
前記第2電極は前記第1薄膜トランジスタのソース電極に電気的に接続されていることを特徴とする請求項1に記載の画像表示装置。
【請求項5】
前記第1電極は面状の電極から構成され、前記第2電極は、一方向に延在され前記一方向に交差する方向に並設される複数の線状の電極から構成されていることを特徴とする請求項1に記載の画像表示装置。
【請求項6】
前記半導体層はアモルファスシリコンからなることを特徴とする請求項1に記載の画像表示装置。
【請求項7】
前記請求項3に記載の画像表示装置において、第1電極およびコモン信号線はハーフトーン露光によるフォトリソグラフィ技術による選択エッチングによって形成することを特徴とする画像表示装置の製造方法。
【請求項8】
前記請求項1に記載の画像表示装置において、前記ドレイン電極、前記ドレイン電極に接続されたドレイン信号線、および前記ソース電極をマスクとして前記ゲート絶縁膜をエッチングする行程を備える画像表示装置の製造方法。
【請求項9】
基板上の前記表示部の周辺に、前記第1薄膜トランジスタと並行して形成される薄膜トランジスタであって、そのゲート電極とソース・ドレイン電極のうち一方の電極が電気的に接続された第2薄膜トランジスタを備え、
前記一方の電極は、前記ゲート絶縁膜に形成されたコンタクトホールを通して前記ゲート電極と直接に電気的に接続されていることを特徴とする請求項1に記載の画像表示装置。
【請求項10】
基板上の前記表示部の周辺に、前記第1薄膜トランジスタと並行して形成される薄膜トランジスタであって、そのゲート電極とソース・ドレイン電極のうち一方の電極が電気的に接続された第2薄膜トランジスタを備え、
前記一方の電極は、前記ゲート絶縁膜に形成されたコンタクトホールを通して前記ゲート電極と前記第2透光性導電膜を介して電気的に接続されていることを特徴とする請求項1に記載の画像表示装置。
【請求項11】
請求項10に記載の画像表示装置において、前記一方の電極に孔を形成する行程と、少なくとも前記電極をマスクとして前記ゲート絶縁膜をエッチングする行程と、前記保護膜を形成する行程と、前記保護膜に前記一方の電極の孔を露出させるコンタクトホールを形成する行程と、前記コンタクトホールを被って前記第2透光性導電膜を形成する行程とを備えることを特徴とする画像表示装置の製造方法。
【請求項1】
基板上の表示部の各画素に、第1薄膜トランジスタ、保持容量、一対の電極からなる第1電極と第2電極とを備える画像表示装置であって、
前記第1薄膜トランジスタは、基板側からゲート電極、ゲート絶縁膜、島状の半導体層、ソース・ドレイン電極が順次積層されて形成され、
前記ゲート電極は、それに接続されるゲート信号線とともに第1透光性導電膜および金属膜の順次積層体によって形成され、
前記ゲート絶縁膜は、実質的な画素領域において除去されて形成され、
前記第1電極は前記第1透光性導電膜によって形成され、
前記第2電極は、前記第1薄膜トランジスタをも被って形成される保護膜の上面に前記第1電極に重畳されて形成された第2透光性導電膜によって形成され、
前記容量素子は、前記第1電極と第2電極の間に介在する前記保護膜を誘電体膜として構成されていることを特徴とする画像表示装置。
【請求項2】
前記保護膜の膜厚は前記ゲート絶縁膜の膜厚よりも小さいことを特徴とする請求項1に記載の画像表示装置。
【請求項3】
前記第1電極は、前記第1透光性導電膜および前記金属膜の順次積層体からなるコモン信号線の前記第1透光性導電膜が前記コモン信号線の形成領域から延在されて形成されていることを特徴とする請求項1に記載の画像表示装置。
【請求項4】
前記第2電極は前記第1薄膜トランジスタのソース電極に電気的に接続されていることを特徴とする請求項1に記載の画像表示装置。
【請求項5】
前記第1電極は面状の電極から構成され、前記第2電極は、一方向に延在され前記一方向に交差する方向に並設される複数の線状の電極から構成されていることを特徴とする請求項1に記載の画像表示装置。
【請求項6】
前記半導体層はアモルファスシリコンからなることを特徴とする請求項1に記載の画像表示装置。
【請求項7】
前記請求項3に記載の画像表示装置において、第1電極およびコモン信号線はハーフトーン露光によるフォトリソグラフィ技術による選択エッチングによって形成することを特徴とする画像表示装置の製造方法。
【請求項8】
前記請求項1に記載の画像表示装置において、前記ドレイン電極、前記ドレイン電極に接続されたドレイン信号線、および前記ソース電極をマスクとして前記ゲート絶縁膜をエッチングする行程を備える画像表示装置の製造方法。
【請求項9】
基板上の前記表示部の周辺に、前記第1薄膜トランジスタと並行して形成される薄膜トランジスタであって、そのゲート電極とソース・ドレイン電極のうち一方の電極が電気的に接続された第2薄膜トランジスタを備え、
前記一方の電極は、前記ゲート絶縁膜に形成されたコンタクトホールを通して前記ゲート電極と直接に電気的に接続されていることを特徴とする請求項1に記載の画像表示装置。
【請求項10】
基板上の前記表示部の周辺に、前記第1薄膜トランジスタと並行して形成される薄膜トランジスタであって、そのゲート電極とソース・ドレイン電極のうち一方の電極が電気的に接続された第2薄膜トランジスタを備え、
前記一方の電極は、前記ゲート絶縁膜に形成されたコンタクトホールを通して前記ゲート電極と前記第2透光性導電膜を介して電気的に接続されていることを特徴とする請求項1に記載の画像表示装置。
【請求項11】
請求項10に記載の画像表示装置において、前記一方の電極に孔を形成する行程と、少なくとも前記電極をマスクとして前記ゲート絶縁膜をエッチングする行程と、前記保護膜を形成する行程と、前記保護膜に前記一方の電極の孔を露出させるコンタクトホールを形成する行程と、前記コンタクトホールを被って前記第2透光性導電膜を形成する行程とを備えることを特徴とする画像表示装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2010−256556(P2010−256556A)
【公開日】平成22年11月11日(2010.11.11)
【国際特許分類】
【出願番号】特願2009−105311(P2009−105311)
【出願日】平成21年4月23日(2009.4.23)
【出願人】(502356528)株式会社 日立ディスプレイズ (2,552)
【Fターム(参考)】
【公開日】平成22年11月11日(2010.11.11)
【国際特許分類】
【出願日】平成21年4月23日(2009.4.23)
【出願人】(502356528)株式会社 日立ディスプレイズ (2,552)
【Fターム(参考)】
[ Back to top ]