半導体装置及びその作製方法
【課題】半導体装置をより少ない工程で作製する。
【解決手段】トランジスタと、画素電極とを有し、トランジスタは、第１のゲート電極と、第１のゲート電極上の第１の絶縁層と、第１の絶縁層上の半導体層と、半導体層上の第２の絶縁層と、第２の絶縁層上の第２のゲート電極とを有し、第１のゲート電極は、第１の絶縁層を介して、半導体層と重なる領域を有し、第２のゲート電極は、第２の絶縁層を介して、半導体層と重なる領域を有し、画素電極は、第２の絶縁層上に設けられ、第１の領域は、第２のゲート電極の少なくとも一部が、半導体層の少なくとも一部と重なる領域のうちの、少なくとも一部の領域であり、第２の領域は、画素電極が設けられた領域のうちの、少なくとも一部の領域であり、第１の領域における第２の絶縁層は、第２の領域における第２の絶縁層よりも薄い。
【解決手段】トランジスタと、画素電極とを有し、トランジスタは、第１のゲート電極と、第１のゲート電極上の第１の絶縁層と、第１の絶縁層上の半導体層と、半導体層上の第２の絶縁層と、第２の絶縁層上の第２のゲート電極とを有し、第１のゲート電極は、第１の絶縁層を介して、半導体層と重なる領域を有し、第２のゲート電極は、第２の絶縁層を介して、半導体層と重なる領域を有し、画素電極は、第２の絶縁層上に設けられ、第１の領域は、第２のゲート電極の少なくとも一部が、半導体層の少なくとも一部と重なる領域のうちの、少なくとも一部の領域であり、第２の領域は、画素電極が設けられた領域のうちの、少なくとも一部の領域であり、第１の領域における第２の絶縁層は、第２の領域における第２の絶縁層よりも薄い。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置、表示装置、発光装置、及びそれらの作製方法に関する。特に、トランジスタを用いた半導体装置、表示装置、発光装置、及びそれらの作製方法に関する。または、半導体装置、表示装置、発光装置を用いた電子機器に関する。
【背景技術】
【０００２】
半導体層を挟んで上下にゲート電極を有する構成のトランジスタでは、オン電流を増やすことが、または、しきい値を制御してオフ電流を低減することができることが知られている。このような構成のトランジスタは、ダブルゲート型のトランジスタ、または、デュアルゲート型のトランジスタと呼ばれている。以下、このような構成のトランジスタを、バックゲート電極を有するボトムゲート型のトランジスタとも呼ぶことがある。
【０００３】
バックゲート電極を有するボトムゲート型のトランジスタは、例えば、表示装置に用いることができる。（特許文献１の図７等参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１０９３４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の表示装置において、開口率を上げるため、または、画素電極へのノイズを減らすために、トランジスタの上には、平坦化用の絶縁層が形成され、当該平坦化用の絶縁層上に画素電極が形成されている。ここで、トランジスタのバックゲート電極は、当該平坦化用の絶縁層の下層であって、トランジスタの半導体層（チャネルが形成される半導体層）に近い位置に配置される。
【０００６】
特許文献１に記載の表示装置において、バックゲート電極は画素電極とは別の層に形成されるので、バックゲート電極を設けない構成のトランジスタを用いた表示装置よりも、その作製工程が増えるという課題がある。
【０００７】
表示装置の作製工程の増加を低減するために、バックゲート電極と画素電極を同じ層に形成すると、バックゲート電極とトランジスタの半導体層の間に平坦化用の絶縁層が存在する。平坦化用の絶縁層は一般に厚さが厚いため、当該バックゲート電極が十分に機能を果たすことができないという課題がある。
【０００８】
本発明の一態様は、バックゲート電極を有するボトムゲート型のトランジスタを用いた半導体装置を、より少ない工程で作製することを課題の一つとする。または、本発明の一態様は、より少ない工程で作製可能な、バックゲート電極を有するボトムゲート型のトランジスタを用いた半導体装置を提供することを課題の一つとする。または、本発明の一態様は、バックゲート電極によって半導体層に強い電界を加えることができる半導体装置を提供することを課題の一つとする。または、本発明の一態様は、しきい値電圧が制御される半導体装置を提供することを課題の一つとする。または、本発明の一態様は、ノーマリオフ状態になりやすい半導体装置を提供することを課題の一つとする。または、本発明の一態様は、オン電流の大きいトランジスタを用いた半導体装置を提供することを課題の一つとする。または、本発明の一態様は、光がチャネル等に入射するのを抑制可能なトランジスタを有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、劣化しにくいトランジスタを有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、ハーフトーンマスクまたはグレートーンマスクを用いて、トランジスタのチャネルの上に設ける絶縁層の厚さを異ならせる半導体装置を提供することを課題の一つとする。または、本発明の一態様は、工程数の増加を抑えながら、より良い半導体装置を提供することを課題の一つとする。または、本発明の一態様は、工程数の増加を抑えることにより、コストの増加を抑えた半導体装置を提供することを課題の一つとする。または、本発明の一態様は、オフ電流の少ないトランジスタを用いて、正確な表示を行うことができる表示装置を提供することを課題の一つとする。または、本発明の一態様は、開口率の高い表示装置を提供することを課題の一つとする。または、本発明の一態様は、画素電極へのノイズが少ない半導体装置を提供することを課題の一つとする。または、本発明の一態様は、画素電極の下に設けられる絶縁層が、バックゲート電極の下に設けられる絶縁層よりも厚い半導体装置を提供することを課題の一つとする。
【０００９】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１０】
本発明の一態様は、トランジスタと、画素電極とを有し、トランジスタは、第１のゲート電極と、第１のゲート電極上の第１の絶縁層と、第１の絶縁層上の半導体層と、半導体層上の第２の絶縁層と、第２の絶縁層上の第２のゲート電極とを有し、第１のゲート電極は、第１の絶縁層を介して、半導体層と重なる領域を有し、第２のゲート電極は、第２の絶縁層を介して、半導体層と重なる領域を有し、画素電極は、第２の絶縁層上に設けられ、第１の領域は、第２のゲート電極の少なくとも一部が、半導体層の少なくとも一部と重なる領域のうちの、少なくとも一部の領域であり、第２の領域は、画素電極が設けられた領域のうちの、少なくとも一部の領域であり、第１の領域における第２の絶縁層は、第２の領域における第２の絶縁層よりも薄いことを特徴とする半導体装置である。
【００１１】
トランジスタは、更に第１の電極と第２の電極とを有し、第１の電極と第２の電極の一方をソース電極とし、他方をドレイン電極とすることができる。画素電極は、第２の絶縁層に設けられた開口において、トランジスタと電気的に接続されていてもよい。
【００１２】
第２の絶縁層は、カラーフィルタ、またはブラックマトリクスのいずれか一方、または両方を含んでいてもよい。
【００１３】
本発明の一態様は、絶縁表面上に、第１のゲート電極を形成し、第１のゲート電極上に、第１の絶縁層を形成し、第１の絶縁層上に、第１の絶縁層を介して第１のゲート電極の少なくとも一部と少なくとも一部が重なる半導体層を形成し、半導体層上に、第１の領域と第２の領域を有し、第１の領域が第２の領域より薄い第２の絶縁層を形成し、第２の絶縁層上に、第２の絶縁層の第１の領域を介して半導体層の少なくとも一部と少なくとも一部が重なる第２のゲート電極と、第２の絶縁層の第２の領域の少なくとも一部の上に、画素電極の少なくとも一部とを形成することを特徴とする半導体装置の作製方法である。
【００１４】
本発明の一態様は、絶縁表面上に、第１のゲート電極を形成し、第１のゲート電極上に、第１の絶縁層を形成し、第１の絶縁層上に、第１の絶縁層を介して第１のゲート電極の少なくとも一部と少なくとも一部が重なる半導体層を形成し、半導体層上に、第１の領域と第２の領域を有し第１の領域が第２の領域より薄く、且つ貫通する開口を有する第２の絶縁層を形成し、第２の絶縁層上に、第２の絶縁層の第１の領域を介して半導体層の少なくとも一部と少なくとも一部が重なる第２のゲート電極と、第２の絶縁層の第２の領域の少なくとも一部の上に少なくとも一部が重なり、且つ貫通する開口において下方の配線または電極と接する画素電極とを形成することを特徴とする半導体装置の作製方法である。
【００１５】
第２の絶縁層は、ハーフトーンマスク、グレートーンマスク、位相シフトマスク、または多階調マスクを用いることによって形成してもよい。
【発明の効果】
【００１６】
本発明の一態様によって、バックゲート電極を有するボトムゲート型のトランジスタを用いた半導体装置を、より少ない工程で作製することができる。または、より少ない工程で作製可能な、バックゲート電極を有するボトムゲート型のトランジスタを用いた半導体装置を提供することができる。または、バックゲート電極によって半導体層に強い電界を加えることができる半導体装置を提供することができる。または、しきい値電圧が制御される半導体装置を提供することができる。または、ノーマリオフ状態になりやすい半導体装置を提供することができる。または、オン電流の大きいトランジスタを用いた半導体装置を提供することができる。または、ハーフトーンマスク、グレートーンマスク、位相シフトマスク、または多階調マスクなどを用いて、トランジスタのチャネルの上に設ける絶縁層の厚さを異ならせる半導体装置を提供することができる。または、工程数の増加を抑えながら、より良い半導体装置を提供することができる。または、工程数の増加を抑えることにより、コストの増加を抑えた半導体装置を提供することができる。または、オフ電流の少ないトランジスタを用いて、正確な表示を行うことができる表示装置を提供することができる。または、開口率の高い表示装置を提供することができる。または、画素電極へのノイズが少ない表示装置を提供することができる。または、画素電極の下に設けられる絶縁層が、バックゲート電極の下に設けられる絶縁層よりも厚い表示装置を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】半導体装置の構成を示す断面図。
【図２】半導体装置の構成を示す断面図。
【図３】半導体装置の構成を示す断面図。
【図４】半導体装置の構成を示す断面図。
【図５】半導体装置の構成を示す断面図。
【図６】半導体装置の構成を示す断面図。
【図７】半導体装置の構成を示す断面図。
【図８】半導体装置の構成を示す断面図。
【図９】半導体装置の構成を示す断面図。
【図１０】半導体装置の構成を示す断面図。
【図１１】半導体装置の構成を示す断面図。
【図１２】半導体装置の構成を示す断面図。
【図１３】半導体装置の構成を示す断面図。
【図１４】半導体装置の構成を示す断面図。
【図１５】半導体装置の構成を示す断面図。
【図１６】半導体装置の構成を示す断面図。
【図１７】半導体装置の構成を示す断面図。
【図１８】半導体装置の構成を示す断面図。
【図１９】半導体装置の構成を示す断面図。
【図２０】半導体装置の構成を示す断面図。
【図２１】半導体装置の構成を示す断面図。
【図２２】半導体装置の構成を示す断面図。
【図２３】半導体装置の構成を示す断面図。
【図２４】半導体装置の構成を示す断面図。
【図２５】半導体装置の構成を示す断面図。
【図２６】半導体装置の構成を示す断面図。
【図２７】半導体装置の構成を示す断面図。
【図２８】半導体装置の構成を示す断面図。
【図２９】半導体装置の構成を示す断面図。
【図３０】半導体装置の構成を示す断面図。
【図３１】半導体装置の構成を示す断面図。
【図３２】半導体装置の構成を示す断面図。
【図３３】半導体装置の構成を示す断面図。
【図３４】半導体装置の構成を示す断面図。
【図３５】半導体装置の構成を示す断面図。
【図３６】半導体装置の構成を示す断面図。
【図３７】半導体装置の構成を示す断面図。
【図３８】半導体装置の構成を示す断面図。
【図３９】半導体装置の構成を示す断面図。
【図４０】半導体装置の構成を示す断面図。
【図４１】半導体装置の構成を示す断面図。
【図４２】半導体装置の構成を示す断面図。
【図４３】半導体装置の構成を示す断面図。
【図４４】半導体装置の構成を示す断面図。
【図４５】半導体装置の構成を示す断面図。
【図４６】半導体装置の構成を示す断面図。
【図４７】半導体装置の構成を示す断面図。
【図４８】半導体装置の構成を示す断面図。
【図４９】半導体装置の構成を示す断面図。
【図５０】半導体装置の構成を示す断面図。
【図５１】半導体装置の構成を示す断面図。
【図５２】半導体装置の構成を示す断面図。
【図５３】半導体装置の構成を示す上面図。
【図５４】半導体装置の構成を示す上面図。
【図５５】半導体装置の構成を示す回路図。
【図５６】半導体装置の構成を示す回路図。
【図５７】半導体装置の構成を示す回路図。
【図５８】半導体装置の構成を示す断面図。
【図５９】半導体装置の作製方法を示す図。
【図６０】半導体装置の作製方法を示す図。
【図６１】半導体装置の作製方法を示す図。
【図６２】半導体装置の作製方法を示す図。
【図６３】半導体装置の作製方法を示す図。
【図６４】半導体装置の作製方法を示す図。
【図６５】半導体装置の構成を示す断面図。
【図６６】半導体装置の構成を示す断面図。
【図６７】電子機器を示す図。
【図６８】電子機器を示す図。
【図６９】酸化物半導体層の構造を説明する図。
【図７０】酸化物半導体層の構造を説明する図。
【図７１】酸化物半導体層の構造を説明する図。
【図７２】表示モジュールを示す図。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有する部分については同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００１９】
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことができる。
【００２０】
なお、ある一つの実施の形態において述べる図（一部でもよい）の構成は、その図の別の部分の構成、その実施の形態において述べる別の図（一部でもよい）の構成、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）の構成と組み合わせることができる。
【００２１】
なお、図において、大きさ、厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、本発明の実施形態の一態様は、必ずしもそのスケールに限定されない。または、図は、理想的な例を模式的に示したものである。よって、本発明の実施形態の一態様は、図に示す形状などに限定されない。例えば、製造技術による形状のばらつき、誤差による形状のばらつきなどを含むことが可能である。
【００２２】
なお、ＸとＹとが接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とを含むものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。
【００２３】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオードなど）が、ＸとＹとの間に１個以上接続されることが可能である。
【００２４】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
【００２５】
なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
【００２６】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、実際には、例えば配線の一部が電極としても機能する場合など、一の導電層が、配線及び電極のような複数の構成要素の機能を併せ持っている場合もある。本明細書において電気的に接続とは、このような、一の導電層が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００２７】
（実施の形態１）
本実施の形態では、本発明の半導体装置など（表示装置、発光装置など）の一態様について図面を参照して説明する。
【００２８】
本発明の一態様の半導体装置の断面図を図１（Ａ）に示す。半導体装置は、絶縁表面（又は絶縁基板）２００の上に、トランジスタ１００と、電極１１０とを有する。トランジスタ１００は、電極１０１と、電極１０１上の絶縁層１０２と、絶縁層１０２上の半導体層１０３と、半導体層１０３上の絶縁層１０５と、絶縁層１０５上の電極１０６とを有する。電極１０１は、絶縁層１０２を介して、半導体層１０３と重なる領域を有する。電極１０６は、絶縁層１０５を介して、半導体層１０３と重なる領域を有する。電極１１０は、絶縁層１０５上に設けられる。領域１２１は、電極１０６の少なくとも一部が、半導体層１０３の少なくとも一部と重なる領域のうちの、少なくとも一部の領域である。領域１２２は、電極１１０が設けられた領域のうちの、少なくとも一部の領域である。領域１２１における絶縁層１０５は、領域１２２における絶縁層１０５よりも薄い。絶縁層１０５は領域１２１と領域１２１よりも厚い領域１２２を有し、領域１２１は電極１０６と半導体層１０３とが重なる領域の少なくとも一部の領域であり、領域１２２は電極１１０の少なくとも一部と重畳するともいえる。
【００２９】
ここで、電極１０１は、トランジスタ１００の第１のゲート電極として、電極１０６はトランジスタ１００の第２のゲート電極（バックゲート電極）として機能させることができる。また、電極１１０は、画素電極として機能させることができる。絶縁層１０５の薄い領域（領域１２１）を介して電極１０６は半導体層１０３と重なるため、電極１０６はバックゲート電極として十分機能する。電極１１０と電極１０６は、同じ導電膜をエッチングすることによって形成されたものであってもよい。この場合、電極１１０と電極１０６は同じ材料を有し、概ね同じ膜厚を有する。また、電極１１０と電極１０６は、異なる導電膜をエッチングすることによって形成されたものであってもよい。同じ導電膜をエッチングする場合には、プロセス工程数を低減することが出来る。
【００３０】
なお、トランジスタは、第１のゲート電極と第２のゲート電極（バックゲート電極）とを、両方有することが望ましい。ただし、本発明の実施形態の一態様は、これに限定されず、第１のゲート電極または第２のゲート電極（バックゲート電極）のいずれか一方のみを有し、他方を有さないことも可能である。例えば、図６６（Ｃ）に示すように、電極１０６を有さない構成であってもよい。そのような場合でも、トランジスタとして機能させることが出来る。
【００３１】
図１（Ａ）において、トランジスタ１００は、更に電極１０４ａと電極１０４ｂとを有する。電極１０４ａと電極１０４ｂの一方をソース電極とし、他方をドレイン電極とすることができる。図１（Ａ）では、電極１０４ａと電極１０４ｂが半導体層１０３の上方に（例えば、電極１０４ａと電極１０４ｂが、半導体層１０３の上面および側面と接するように）設けられている。半導体層１０３の下面と、電極１０４ａ及び電極１０４ｂとは、接していない。
【００３２】
なお、トランジスタは、ソース電極とドレイン電極とを、両方有することが望ましい。ただし、本発明の実施形態の一態様は、これに限定されず、トランジスタが、ソース電極またはドレイン電極のいずれか一方のみを有し、他方を有さないことも可能であり、両方を有さないことも可能である。そのような場合でも、当該トランジスタが、半導体層１０３を用いて別の素子（例えば、別のトランジスタ）に接続されるようにすれば、半導体層１０３にチャネルが形成されるトランジスタを正常に機能させることが出来る。
【００３３】
なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことが出来るものである。ここで、ソースとドレインとは、トランジスタの構造又は動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソースとして機能する部分、及びドレインとして機能する部分を、ソース又はドレインと呼ばない場合がある。その場合、一例として、ソースとドレインとの一方を、第１端子、第１電極、又は第１領域と表記し、ソースとドレインとの他方を、第２端子、第２電極、又は第２領域と表記する場合がある。
【００３４】
電極１１０は、絶縁層１０５に設けられた開口を介して、トランジスタ１００と電気的に接続することができる。
【００３５】
なお、「Ｘの上にＹが」、あるいは、「Ｘ上にＹが」、と明示的に記載する場合は、Ｘの上にＹが直接接していることに限定されない。直接接してはいない場合、つまり、ＸとＹと間に別の対象物が介在する場合も含むものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００３６】
従って例えば、「層Ｘの上に（もしくは層Ｘ上に）、層Ｙが」、と明示的に記載されている場合は、層Ｘの上に直接接して層Ｙがある場合と、層Ｘの上に直接接して別の層（例えば層Ｚなど）があって、その上に直接接して層Ｙがある場合とを含むものとする。なお、別の層（例えば層Ｚなど）は、単層でもよいし、複層（積層）でもよい。
【００３７】
さらに、「Ｘの上方にＹが」、と明示的に記載されている場合についても同様であり、Ｘの上にＹが直接接していることに限定されず、ＸとＹとの間に別の対象物が介在する場合も含むものとする。従って例えば、「層Ｘの上方に、層Ｙが」、という場合は、層Ｘの上に直接接して層Ｙがある場合と、層Ｘの上に直接接して別の層（例えば層Ｚなど）があって、その上に直接接して層Ｙがある場合とを含むものとする。なお、別の層（例えば層Ｚなど）は、単層でもよいし、複層（積層）でもよい。
【００３８】
なお、Ｘの下にＹが、あるいは、Ｘの下方にＹが、の場合についても、同様である。
【００３９】
なお、図９（Ａ）に示すように、半導体層１０３のうち、電極１０４ａ及び電極１０４ｂと重ならない領域の厚さが薄くなっていてもよい。例えば、電極１０４ａと電極１０４ｂを作製するためのエッチング加工をする際に、電極１０４ａ及び電極１０４ｂとなる層の下層に存在する半導体層１０３の表面の一部がエッチングされても良い。こうして、半導体層１０３のうちチャネルとなる領域の少なくとも一部が薄くなったトランジスタ（または、チャネルの上部と、電極１０４ａ及び電極１０４ｂとの間などにチャネル保護膜がないトランジスタ）を、チャネルエッチング型のトランジスタと呼ぶ場合がある。
【００４０】
本発明の半導体装置の一態様は、図１（Ａ）に限定されない。以下に、本発明の半導体装置のその他の構成の例を示す。なお、図１（Ａ）と同じ部分は同じ符号を用いて示し、説明は省略する。
【００４１】
例えば、図１（Ｂ）に示すように、半導体層１０３と、電極１０４ａと電極１０４ｂとの間に、絶縁層１０７が設けられた構成とすることもできる。絶縁層１０７は、電極１０４ａと電極１０４ｂを作製するためのエッチング加工をする際に、半導体層１０３（特に、半導体層１０３のチャネルとなる領域）がエッチングされるのを防止するための保護膜（チャネル保護膜）としての機能を有する。チャネル保護膜が設けられたトランジスタをチャネル保護型のトランジスタと呼ぶ場合がある。この場合、半導体層１０３を薄くすることが出来るため、トランジスタ１００のＳ値を良くする（小さくする）ことが出来る。
【００４２】
なお、チャネル保護型のトランジスタとする場合、図６５（Ｄ）に示すように、領域１２１において、絶縁層１０５を除去することが可能である。その場合、電極１０６と、絶縁層１０７とは、一部で直接接する構造となる。このようにすることにより、電極１０６はバックゲート電極として、より強い電界を半導体層１０３に印加することが可能となる。
【００４３】
または、例えば、図２（Ａ）に示すように、電極１０４ａと電極１０４ｂは、半導体層１０３の下方に（例えば、電極１０４ａと電極１０４ｂの上面及び端面の一部が半導体層１０３の下面と接するように）形成してもよい。このようにすることにより、半導体層１０３は、電極１０４ａと電極１０４ｂをエッチングするときのダメージを受けないようにすることが出来る。または、半導体層１０３を薄くすることができ、Ｓ値を良くする（Ｓ値を小さくする）ことが出来る。
【００４４】
または、例えば、図３（Ａ）に示すように、半導体層１０３の端部１３１ａ及び端部１３１ｂと、電極１０４ａ及び電極１０４ｂの端部１３２ａ及び端部１３２ｂとが、概略揃った形状とすることもできる。このような半導体層１０３と電極１０４ａ及び電極１０４ｂは、半導体膜と当該半導体膜上の導電膜との積層膜を、同一のマスクを用いてエッチングすることによって形成することができる。当該マスクとして、露光に用いる光の透過率が互いに異なる領域を３つ以上有するフォトマスク（以下、ハーフトーンマスク、グレートーンマスク、位相シフトマスク、または多階調マスクという）を用いることができる。ハーフトーンマスクを用いることによって、半導体層１０３が露出した領域と、半導体層１０３が除去された領域とを、１枚のマスクを用いたエッチング工程によって形成することができる。こうして、トランジスタ１００の作製工程を更に減らし、半導体装置の更なる低コスト化を実現することができる。なお、ハーフトーンマスクを用いて半導体層１０３と電極１０４ａ及び電極１０４ｂとを形成した場合、電極１０４ａ及び電極１０４ｂの下には、必ず半導体層１０３が存在する構成となる。なお、端部１３２ａ及び／又は端部１３２ｂは、階段状になっている場合もある。
【００４５】
または、図３（Ｂ）に示す様に、図３（Ａ）に示した構成においてチャネル保護膜として機能する絶縁層１０７を設けることもできる。このように、図３（Ｂ）以外の場合においても、チャネル保護膜を設けていない様々なトランジスタにおいて、チャネル保護膜を追加して設けることが出来る。
【００４６】
または、例えば、図９（Ａ）に示す様に、半導体層１０３と電極１０４ａ及び電極１０４ｂとの間に、導電層１０８ａ及び導電層１０８ｂを有する構成とすることもできる。導電層１０８ａ及び導電層１０８ｂは、例えば、導電性を付与する不純物元素が添加された半導体層を用いて形成することができる。または、例えば、導電層１０８ａ及び導電層１０８ｂは、導電性の金属酸化物を用いて形成することもできる。または、例えば、導電層１０８ａ及び導電層１０８ｂは、導電性を付与する不純物元素が添加された、導電性の金属酸化物を用いて形成することもできる。なお、図１（Ａ）などの場合において、半導体層１０３の一部の領域に、導電性を付与する不純物元素が添加されていてもよい。導電性を付与する不純物元素の一例として、リン、ヒ素、ボロン、水素、スズなどがある。
【００４７】
ここで、図９（Ａ）において、半導体層１０３のうち、電極１０４ａ及び電極１０４ｂ、並びに、導電層１０８ａ及び導電層１０８ｂと重ならない領域では、厚さが薄くなっている。これは、電極１０４ａと電極１０４ｂ、並びに、導電層１０８ａ及び導電層１０８ｂを作製するためのエッチング加工をする際に、電極１０４ａと電極１０４ｂとなる層、並びに、導電層１０８ａ及び導電層１０８ｂとなる層の下層に存在する半導体層１０３の表面の一部がエッチングされるためである（チャネルエッチング型のトランジスタ）。なお、半導体層１０３と導電層１０８ａ及び導電層１０８ｂとの間にチャネル保護膜を設けることによって、半導体層１０３がエッチングされるのを防止してもよい（チャネル保護型のトランジスタ）。
【００４８】
なお、上記では、電極１１０及び電極１０６が、同じ層を用いて形成された構成を示したがこれに限定されず、電極１１０と電極１０６は別の層を用いて形成されていてもよい。
【００４９】
または、電極１０４ａ及び電極１０４ｂと、半導体層１０３との間、または、電極１０４ａ及び電極１０４ｂと、導電層１０８ａ及び導電層１０８ｂとの間において、絶縁層を設けることが可能である。そして、その絶縁層に開口を設けて、電極１０４ａ及び電極１０４ｂと、半導体層１０３とを接続、または、電極１０４ａ及び電極１０４ｂと、導電層１０８ａ及び導電層１０８ｂとを接続するようにしてもよい。
【００５０】
なお、絶縁表面２００を有する基板としては、様々な基板を用いることが出来る。基板の種類は、特定のものに限定されることはない。基板の一例としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。
【００５１】
なお、トランジスタ１００を基板上に形成し、その後、当該基板とは別の基板にトランジスタ１００を転置することによって、当該別の基板上にトランジスタ１００を配置してもよい。
【００５２】
上述のとおり、図１（Ａ）、図１（Ｂ）、図２（Ａ）、図３（Ａ）、図３（Ｂ）、図９（Ａ）などに示したトランジスタ１００では、バックゲート電極によって、しきい値電圧を効果的に制御することが可能となる。そのため、ノーマリオフ状態になりやすくすることが出来る。または、バックゲート電極によって、オン電流を効果的に大きくすることが出来る。または、バックゲート電極によって、オフ電流を効果的に小さくすることが出来る。または、バックゲート電極によって、オンオフ比を大きくすることが出来る。そのため、上記構成を表示装置に採用することによって、表示装置は正確な表示を行うことができる。または、上記構成を表示装置や発光装置に採用し、絶縁層１０５を平坦化膜としても機能させることによって、開口率を高くすることが出来る。
【００５３】
本実施の形態は、本発明の一態様である構成例のうちの基本的な例の一つである。そのため、その一部または全部に対して、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する他の実施の形態と自由に組み合わせて実施することができる。
【００５４】
（実施の形態２）
本実施の形態では、本発明の半導体装置など（表示装置、発光装置など）の一態様について図面を参照して説明する。
【００５５】
実施の形態１において、図１（Ａ）、図１（Ｂ）、図２（Ａ）、図３（Ａ）、図３（Ｂ）、図９（Ａ）などを用いて示した構成において、領域１２２又はその一部における絶縁層１０５を複数の層の積層とすることができる。領域１２２又はその一部における絶縁層１０５は、ｍ（ｍは２以上の自然数）個の層の積層を有する。領域１２１又はその一部における絶縁層１０５は、ｍと同じ、または、ｍより少ない個数の層の積層または単層を有していてもよい。または、絶縁層１０５は、有機絶縁層を含んでいてもよい。絶縁層１０５は、有機絶縁層と無機絶縁層の積層を含んでいてもよい。
【００５６】
例えば、上記した図１（Ａ）、図１（Ｂ）、図２（Ａ）、図３（Ａ）、図３（Ｂ）、図９（Ａ）などに示した構成において、領域１２２における絶縁層１０５は層１０５ａと層１０５ｂの積層を有し、領域１２１における絶縁層１０５は層１０５ａの単層を有してもよい。層１０５ｂは、層１０５ａよりも上に形成されている。このような構成を、図１（Ｃ）、図１（Ｄ）、図２（Ｂ）、図３（Ｃ）、図３（Ｄ）、図９（Ｂ）に示す。このような構成にすることにより、エッチングされやすさの差異（選択比）を利用して、必要な部分のみエッチングすることによって、層１０５ａと層１０５ｂの積層を形成することが出来る。その結果、絶縁層１０５の各領域における膜厚を制御しやすくすることが出来る。または、膜質によって、異なる機能（例えば、平坦化機能、不純物をブロックする機能、遮光する機能など）を、各領域に適切に持たせることが出来る。または、一部の層を、感光性材料を用いて形成することによって、プロセス工程数を少なくすることが出来る。
【００５７】
ここで、層１０５ａを無機絶縁層とし、層１０５ｂを有機絶縁層としてもよい。その場合、有機材料を用いるため、層１０５ａよりも層１０５ｂの方を厚くすることが可能である。層１０５ａを無機絶縁層（より望ましくは、窒化珪素膜）とすることによって、例えば層１０５ｂ中の不純物がトランジスタ１００に進入するのを防止することができる。または、層１０５ｂを有機絶縁層とすることによって、当該有機絶縁層を平坦化層として機能させることができるため、トランジスタ１００等による凹凸を緩和することができる。こうして、電極１１０が形成される表面を平坦にすることができる。そのため、例えば、電極１１０を画素電極として用いる場合に、表示不良を低減することができる。または、層１０５ｂの膜厚を厚くすることが出来るために、画素電極へのノイズを減らすことが出来る。または、膜質が異なることによってエッチングの選択比が異なるため、必要な部分のみを選択的にエッチングして、所定の形状の層１０５ａ及び層１０５ｂの積層を形成することが出来る。
【００５８】
または、層１０５ａ、及び／又は、層１０５ｂ（またはそれらの一部）を（より望ましくは層１０５ｂを）、カラーフィルタ、及び／又は、ブラックマトリクスにしてもよい。カラーフィルタ、及び／又は、ブラックマトリクスにすることによって、トランジスタ１００が設けられた基板（絶縁表面２００を有する基板）と別の基板（例えば、表示装置における対向基板等）との貼り合わせマージンを大きくすることが出来る。または、トランジスタ１００の近傍の層１０５ａ、及び／又は、層１０５ｂ（またはそれらの一部）に、ブラックマトリクスを用いることにより、トランジスタ１００に光が入りにくくすることが出来る。光が入りにくいことによって、トランジスタ１００のオフ電流や、トランジスタ１００の劣化を低減することが可能となる。例えば、図６５（Ａ）に示すように、層１０５ｂの一部において、ブラックマトリクス６５２を設けることができる。なお、ブラックマトリクスとして、色の異なるカラーフィルタを複数重ねる構成を用いることも出来る。
【００５９】
なお、カラーフィルタ、及び／又は、ブラックマトリクスは、有機材料を用いて形成することが望ましいため、層１０５ｂにおいて形成されることが望ましい。ただし、これに限定されず、ブラックマトリクスとして、遮光性を有する導電膜を用いることも出来る。
【００６０】
または、層１０５ａの膜厚を層１０５ｂの膜厚よりも薄くしてもよい。層１０５ａの膜厚を薄くすることによって、電極１０６による電界をチャネルに十分に供給することが出来る。または、層１０５ｂの膜厚を厚くすることによって、トランジスタ１００等による凹凸を十分に緩和することができる。
【００６１】
または、例えば、上記した図１（Ａ）、図１（Ｂ）、図２（Ａ）、図３（Ａ）、図３（Ｂ）、図９（Ａ）などに示した構成において、領域１２２における絶縁層１０５は層１０５ｂと層１０５ｃの積層を有し、領域１２１における絶縁層１０５は層１０５ｃの単層を有してもよい。層１０５ｃは、層１０５ｂよりも上に形成されている。このような構成を、図２６（Ａ）、図２６（Ｂ）、図２７（Ａ）、図２８（Ａ）、図２８（Ｂ）、図３４（Ａ）に示す。このような構成にすることにより、エッチングされやすさの差異（選択比）を利用して、必要な部分のみエッチングすることによって、層１０５ｂと層１０５ｃの積層を形成することが出来る。その結果、絶縁層１０５の各領域における膜厚を制御しやすくすることが出来る。または、膜質によって、異なる機能（例えば、平坦化機能、不純物をブロックする機能、遮光する機能など）を、各領域に適切に持たせることが出来る。または、一部の層は、感光性材料を用いて形成することが出来るため、プロセス工程数を少なくすることが出来る。
【００６２】
ここで、層１０５ｂを有機絶縁層とし、層１０５ｃを無機絶縁層としてもよい。その場合、有機材料を用いるため、層１０５ｃよりも層１０５ｂの方を厚くすることが可能である。層１０５ｃを無機絶縁層（より望ましくは、窒化珪素膜）とすることによって、層１０５ｂ中の不純物が電極１０６や電極１０６上に設けられる層（例えば、液晶層、配向膜、有機ＥＬ層など）に進入するのを防止することができる。または、層１０５ｂを有機絶縁層とすることによって、当該有機絶縁層を平坦化層として用い、トランジスタ１００等による凹凸を緩和することができる。こうして、電極１１０が形成される表面を平坦にすることができる。そのため、例えば、電極１１０を画素電極として用いる場合に、表示不良を低減することができる。または、層１０５ｂの膜厚を厚くすることが出来るために、画素電極へのノイズを減らすことが出来る。または、膜質が異なることによってエッチングの選択比が異なるため、必要な部分のみを選択的にエッチングして、所定の形状の層１０５ｂ及び層１０５ｃの積層を形成することが出来る。
【００６３】
または、層１０５ｂ、及び／又は、層１０５ｃ（またはそれらの一部）を（より望ましくは層１０５ｂを）、カラーフィルタ、及び／又は、ブラックマトリクスとしてもよい。カラーフィルタ、及び／又は、ブラックマトリクスとすることによって、トランジスタ１００が設けられた基板（絶縁表面２００を有する基板）と別の基板（例えば、表示装置における対向基板等）との貼り合わせマージンを大きくすることが出来る。または、トランジスタ１００の近傍の層１０５ｂ、及び／又は、層１０５ｃ（またはそれらの一部）に、ブラックマトリクスを用いることにより、トランジスタ１００に光が入りにくくすることが出来る。光が入りにくいことによって、トランジスタ１００のオフ電流を低減、及び／又は、トランジスタ１００の劣化を低減することが可能となる。例えば、図６５（Ｂ）に示すように、層１０５ｂの一部において、ブラックマトリクス６５２を設けることができる。なお、ブラックマトリクスとして、色の異なるカラーフィルタを複数重ねる構成を用いることも出来る。
【００６４】
なお、カラーフィルタ、及び／又は、ブラックマトリクスは、有機材料を用いて形成することが望ましいため、層１０５ｂにおいて形成されることが望ましい。ただし、これに限定されず、ブラックマトリクスとして、遮光性を有する導電膜を用いることも出来る。
【００６５】
または、層１０５ｃの膜厚を層１０５ｂの膜厚よりも薄くしてもよい。層１０５ｃの膜厚を薄くすることによって、電極１０６による電界をチャネルに十分に供給することが出来る。または、層１０５ｂの膜厚を厚くすることによって、トランジスタ１００等による凹凸を十分に緩和することができる。
【００６６】
または、例えば、上記した図１（Ａ）、図１（Ｂ）、図２（Ａ）、図３（Ａ）、図３（Ｂ）、図９（Ａ）などに示した構成において、領域１２２における絶縁層１０５は層１０５ａと層１０５ｂと層１０５ｃの積層とを有し、領域１２１における絶縁層１０５は層１０５ａと層１０５ｃの積層を有してもよい。このような構成を、図２６（Ｃ）、図２６（Ｄ）、図２７（Ｂ）、図２８（Ｃ）、図２８（Ｄ）、図３４（Ｂ）に示す。このような構成にすることにより、エッチングされやすさの差異（選択比）を利用して、必要な部分のみエッチングすることによって、層１０５ａと層１０５ｂと層１０５ｃの積層を形成することが出来る。その結果、絶縁層１０５の各領域における膜厚を制御しやすくすることが出来る。または、膜質によって、異なる機能（例えば、平坦化機能、不純物をブロックする機能、遮光する機能など）を、各領域に適切に持たせることが出来る。または、一部の層は、感光性材料を用いて形成することが出来るため、プロセス工程数を少なくすることが出来る。
【００６７】
ここで、層１０５ａを無機絶縁層とし、層１０５ｂを有機絶縁層とし、層１０５ｃを無機絶縁層としてもよい。その場合、有機材料を用いるため、層１０５ａおよび層１０５ｃよりも層１０５ｂの方を厚くすることが可能である。層１０５ａを無機絶縁層（より望ましくは、窒化珪素膜）とすることによって、例えば、層１０５ｂ中の不純物がトランジスタ１００に進入するのを防止することができる。または、層１０５ｃを無機絶縁層（より望ましくは、窒化珪素膜）とすることによって、層１０５ｂ中の不純物が電極１０６や電極１０６上に設けられる層に進入するのを防止することができる。層１０５ｂを有機絶縁層とすることによって、当該有機絶縁層を平坦化層として用い、トランジスタ１００等による凹凸を緩和することができる。こうして、電極１１０が形成される表面を平坦にすることができる。そのため、例えば、電極１１０を画素電極として用いる場合に、表示不良を低減することができる。または、層１０５ｂの膜厚を厚くすることが出来るために、画素電極へのノイズを減らすことが出来る。または、層１０５ａと層１０５ｂ、または、層１０５ｂと層１０５ｃの膜質を異ならせることができる。そして、膜質が異なることによるエッチングの選択比が異なることを利用して、必要な部分のみを選択的にエッチングして、所定の形状の層１０５ａと層１０５ｂと層１０５ｃの積層を形成することが出来る。
【００６８】
または、層１０５ａ、層１０５ｂ、及び／又は、層１０５ｃ（またはそれらの一部）を（より望ましくは層１０５ｂを）、カラーフィルタ、及び／又は、ブラックマトリクスとしてもよい。カラーフィルタ、及び／又は、ブラックマトリクスとすることによって、トランジスタ１００が設けられた基板（絶縁表面２００を有する基板）と別の基板（例えば、表示装置における対向基板等）との貼り合わせマージンを大きくすることが出来る。または、トランジスタ１００の近傍の層１０５ａ、層１０５ｂ、及び／又は、層１０５ｃ（またはそれらの一部）に、ブラックマトリクスを用いることにより、トランジスタ１００に光が入りにくくすることが出来る。光が入りにくいことによって、トランジスタ１００のオフ電流を低減、及び／又は、トランジスタ１００の劣化を低減することが可能となる。例えば、図６５（Ｃ）に示すように、層１０５ｂの一部において、ブラックマトリクス６５２を設けることができる。なお、ブラックマトリクスとして、色の異なるカラーフィルタを複数重ねる構成を用いることも出来る。
【００６９】
なお、カラーフィルタ、及び／又は、ブラックマトリクスは、有機材料を用いて形成することが望ましいため、層１０５ｂにおいて形成されることが望ましい。ただし、これに限定されず、ブラックマトリクスとして、遮光性を有する導電膜を用いることも出来る。
【００７０】
なお、層１０５ａ、層１０５ｂ、層１０５ｃは、それぞれ一個の層であっても、複数個の層の積層であっても良い。
【００７１】
本実施の形態は、実施の形態１の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１などの他の実施の形態と自由に組み合わせることや、置き換えて実施することができる。
【００７２】
（実施の形態３）
本実施の形態では、本発明の半導体装置など（表示装置、発光装置など）の一態様について図面を参照して説明する。
【００７３】
実施の形態１において、図１（Ａ）、図１（Ｂ）、図２（Ａ）、図３（Ａ）、図３（Ｂ）、図９（Ａ）などを用いて示した構成では、トランジスタ１００のチャネル近傍において絶縁層１０５を薄くする構成を示した。しかしながら、絶縁層１０５を薄くする領域（領域１２１）の範囲は、これに限定されない。領域１２１の範囲はチャネル近傍の一部であってもよい。例えば、図１（Ａ）に示した構成は、図６６（Ａ）に示す構成に変更することができる。図６６（Ａ）では、領域１２１の範囲はチャネル近傍の一部（図１（Ａ）における領域１２１より狭い範囲）である。図１（Ａ）以外の図の構成も同様に変更することができる。または、領域１２１の範囲は、トランジスタ１００の全体近傍であってもよいし、もっと広い範囲であってもよい。例えば、トランジスタ１００の近傍（例えば、電極１０６が、電極１０４ａ及び／又は電極１０４ｂと重なる領域）において、絶縁層１０５を薄くする構成であってもよい。
【００７４】
また、実施の形態２において、図１（Ｃ）、図１（Ｄ）、図２（Ｂ）、図３（Ｃ）、図３（Ｄ）、図９（Ｂ）、図２６（Ａ）、図２６（Ｂ）、図２７（Ａ）、図２８（Ａ）、図２８（Ｂ）、図３４（Ａ）、図２６（Ｃ）、図２６（Ｄ）、図２７（Ｂ）、図２８（Ｃ）、図２８（Ｄ）、図３４（Ｂ）、図６５（Ａ）、図６５（Ｂ）、図６５（Ｃ）などに示した構成では、トランジスタ１００のチャネル近傍の層１０５ｂを除去して、絶縁層１０５を薄くする構成を示した。しかしながら、層１０５ｂを除去する領域は、これに限定されない。層１０５ｂを除去する領域はチャネル近傍の一部であってもよい。例えば、図１（Ｃ）に示した構成は、図６６（Ｂ）に示す構成に変更することができる。図６６（Ｂ）では、領域１２１の範囲はチャネル近傍の一部（図１（Ｃ）における領域１２１より狭い範囲）である。図１（Ｃ）以外の図の構成も同様に変更することができる。または、領域１２１の範囲は、トランジスタ１００の全体近傍であってもよいし、もっと広い範囲であってもよい。例えば、図１（Ｃ）、図１（Ｄ）、図２（Ｂ）、図３（Ｃ）、図３（Ｄ）、図９（Ｂ）、図２６（Ｃ）、図２６（Ｄ）、図２７（Ｂ）、図２８（Ｃ）、図２８（Ｄ）、図３４（Ｂ）に示した構成において、トランジスタ１００の近傍の層１０５ｂを除去して、絶縁層１０５を薄くしてもよい。例えば、電極１０６が、電極１０４ａ及び／又は電極１０４ｂと重なる領域において、層１０５ｂを除去してもよい。この構成を、図１（Ｅ）、図２（Ｄ）、図２（Ｃ）、図３（Ｅ）、図２（Ｅ）、図９（Ｃ）、図２６（Ｅ）、図２７（Ｄ）、図２７（Ｃ）、図２８（Ｅ）、図２７（Ｅ）、図３４（Ｃ）に示す。
【００７５】
なお、図２６（Ｅ）、図２７（Ｄ）、図２７（Ｃ）、図２８（Ｅ）、図２７（Ｅ）、図３４（Ｃ）に示した構成において、層１０５ｂを除去した領域の一部または全部において、更に層１０５ａまたは層１０５ｃの一方を除去してもよい。
【００７６】
トランジスタ１００の近傍（例えば、電極１０６が、電極１０４ａ及び／又は電極１０４ｂと重なる領域）において、絶縁層１０５を薄くする構成では、電極１０６が、電極１０４ａ及び／又は電極１０４ｂと重なることにより形成される寄生容量の容量値を大きくすることができる。そのため、当該寄生容量を保持容量として積極的に用いることもできる。例えば、当該保持容量を画素の保持容量として用いることができる。このようにトランジスタ１００の近傍において、絶縁層１０５を薄くしたとしても、電極１０６に一定の電位が与えられている場合は、当該電位は電極１０４ａ及び／又は電極１０４ｂの電位に影響を与えない。ただし、本発明の実施形態の一態様は、これに限定されない。
【００７７】
一方、電極１０６に変動する電位（パルス電位等）を与える場合（例えば、電極１０１に入力される信号と同様の信号が電極１０６に入力される場合等）には、電極１０６に与えられる電位の変化が、電極１０４ａ及び／又は電極１０４ｂの電位に与える影響を低減するために、電極１０６と電極１０４ａ及び／又は電極１０４ｂとの間において、絶縁層１０５の厚さを厚くすることが望ましい。例えば、電極１０６と電極１０４ａ及び／又は電極１０４ｂとの間に層１０５ｂが存在することが望ましい。こうして、電極１０６に与えられる電位の変化が、電極１０４ａ及び／又は電極１０４ｂの電位に与える影響を低減し、例えば、電極１０４ｂと接続された電極１１０に入力される信号にノイズが入るのを防止することができる。そのため、電極１１０を画素電極とした場合に、表示装置の表示品質を良くすることができる。ただし、本発明の実施形態の一態様は、これに限定されない。
【００７８】
なお、領域１２１の全体に電極１０６が形成されていても良いし、領域１２１の少なくとも一部に電極１０６が形成されていても良い。電極１０６が小さい場合は、電極１０４ａ及び／又は電極１０４ｂと、電極１０６との重なりが小さくなるため、電極１０６に与えられる電位の変化が、電極１０４ａ及び／又は電極１０４ｂの電位に与える影響を低減することが出来る。
【００７９】
または、トランジスタ１００を用いて駆動回路（例えば、画素に信号を入力する走査線駆動回路や信号線駆動回路）を形成する場合、駆動回路上の全体を領域１２１としてもよい。例えば、駆動回路上の層１０５ｂ全体を除去してもよい。これは、駆動回路上には画像表示を行うための表示素子を設ける必要がないため、層１０５ｂによる平坦化を行わなくてもよいためである。または、駆動回路上の層１０５ｂ全体を除去することによって、電極や配線によって形成される容量素子（寄生容量）を大きくすることができる。こうして、ブートストラップ動作を行うための容量素子（寄生容量）や、ダイナミック回路用の容量素子（寄生容量）を大きくすることができる。または、駆動回路上の層１０５ｂ全体を除去する場合、層１０５ｂの一部を残すためのマージンが必要ないため、駆動回路全体のレイアウト面積を小さくできる。この場合に、駆動回路に含まれるトランジスタ１００のうちの複数のトランジスタ１００の電極１０６は互いに電気的に接続されていてもよい。または、駆動回路に含まれるトランジスタ１００のうちの複数のトランジスタ１００において、電極１０６は互いに分離されていてもよいし、分離されていなくてもよい。
【００８０】
本実施の形態は、実施の形態１乃至実施の形態２の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１乃至実施の形態２などの他の実施の形態と自由に組み合わせることや、置き換えて実施することができる。
【００８１】
（実施の形態４）
本実施の形態では、本発明の半導体装置など（表示装置、発光装置など）の一態様について図面を参照して説明する。
【００８２】
実施の形態１乃至実施の形態３において示した半導体装置などの構成例において、電極１１０と電極１０４ｂの接続部分の構成例について示す。
【００８３】
絶縁層１０５が層１０５ａと層１０５ｂの積層を有する場合の電極１１０と電極１０４ｂの接続部分の構成例について、図４及び図５を用いて説明する。
【００８４】
図４（Ａ）は、図１（Ｃ）に示した構成と、当該構成における電極１１０と電極１０４ｂの接続部分を拡大した図である。図４（Ａ）の拡大図において、層１０５ａの開口の端部と層１０５ｂの開口の端部は概略揃った形状となっている。このような開口は、例えば、層１０５ａとなる膜Ａと、層１０５ｂとなる膜Ｂの積層膜を形成した後、同じフォトマスクを用いて、膜Ａと膜Ｂをエッチング加工することによって形成することができる。
【００８５】
電極１１０と電極１０４ｂの接続部分の形状は、図４（Ａ）の拡大図で示した構成に限定されない。例えば、図４（Ｂ）に示す構成としてもよい。図４（Ｂ）では、層１０５ａの開口の端部と層１０５ｂの開口の端部は揃っておらず、層１０５ｂの開口の径は、層１０５ａの開口の径よりも大きい（開口の径の差を図中Δｘ１で示す）。このような形状の開口は、例えば、図４（Ａ）の拡大図に示した構成を作製した後、層１０５ｂをアッシングすることによって形成することができる。層１０５ｂをアッシングする場合には、層１０５ｂは有機絶縁層によって形成する。なお、アッシングとは、放電等により生成した活性酸素分子もしくはオゾン分子もしくは酸素原子等を有機物である層に化学的に作用させて灰化させることにより層の一部を除去することである。または、層１０５ａとなる膜Ａと、層１０５ｂとなる膜Ｂの積層膜を形成した後、フォトマスクによって膜Ａと膜Ｂをエッチング加工した後、別のフォトマスクによって、エッチング加工された膜Ｂを更にエッチング加工することによって形成することもできる。または、層１０５ａとなる膜Ａと、層１０５ｂとなる膜Ｂの積層膜を形成した後、フォトマスクによって膜Ｂをエッチング加工した後、別のフォトマスクによって膜Ａをエッチング加工することによって形成することもできる。膜Ａと膜Ｂを別のフォトマスクによってエッチング加工する場合には、例えば、図５（Ｂ）に示すように、図４（Ｂ）に示す構成より、層１０５ｂの開口の径を、層１０５ａの開口の径よりも更に大きくすることもできる（開口の径の差を図中Δｘ３で示す）。または、膜Ａと膜Ｂを別のフォトマスクによってエッチング加工する場合には、例えば、図５（Ａ）に示すように、層１０５ａの開口の径を、層１０５ｂの開口の径よりも大きくすることもできる（開口の径の差を図中Δｘ２で示す）。
【００８６】
図４及び図５では、絶縁層１０５が層１０５ａと層１０５ｂの積層でなる場合の電極１１０と電極１０４ｂの接続部分の構成例について示した。しかし、絶縁層１０５の積層構造はこれに限定されないため、当該積層構造に応じて、電極１１０と電極１０４ｂの接続部分は様々な構成とすることができる。
【００８７】
例えば、絶縁層１０５が層１０５ｂと層１０５ｃの積層でなる場合の電極１１０と電極１０４ｂの接続部分の構成例について図２９に示す。図２９（Ａ）は、図２６（Ａ）に示した構成と、当該構成における電極１１０と電極１０４ｂの接続部分を拡大した図である。図２９（Ａ）では、層１０５ｂの開口の端部と層１０５ｃの開口の端部は揃っておらず、層１０５ｂの開口の径は、層１０５ｃの開口の径よりも大きい。図２９（Ｂ）では、層１０５ｂの開口の端部と層１０５ｃの開口の端部は揃っておらず、層１０５ｃの開口の径は、層１０５ｂの開口の径よりも大きい。
【００８８】
図２９（Ａ）や図２９（Ｂ）に示した形状の開口は、例えば、層１０５ｂとなる膜Ｂを形成し、フォトマスクによって膜Ｂをエッチング加工した後、層１０５ｃとなる膜Ｃを形成し、別のフォトマスクによって膜Ｃをエッチング加工することによって形成することができる。図２９（Ｂ）に示した形状の開口は、例えば、層１０５ｂとなる膜Ｂと層１０５ｃとなる膜Ｃの積層膜を形成した後、フォトマスクによって膜Ｂと膜Ｃをエッチング加工した後、別のフォトマスクによって、エッチング加工された膜Ｃを更にエッチング加工することによって形成することができる。
【００８９】
なお、図２９では示さなかったが、層１０５ｂの開口の端部と層１０５ｃの開口の端部は概略揃った形状であってもよい。
【００９０】
また例えば、絶縁層１０５が層１０５ａと層１０５ｂと層１０５ｃの積層でなる場合の電極１１０と電極１０４ｂの接続部分の構成例について図３０に示す。図３０（Ａ）は、図２６（Ｃ）に示した構成と、当該構成における電極１１０と電極１０４ｂの接続部分を拡大した図である。図３０（Ａ）では、層１０５ａの開口の端部と層１０５ｂの開口の端部は概略揃っている。層１０５ａの開口の端部及び層１０５ｂの開口の端部と、層１０５ｃの開口の端部とは揃っておらず、層１０５ａ及び層１０５ｂの開口の径は、層１０５ｃの開口の径よりも大きい。図３０（Ｂ）では、層１０５ａの開口の端部と層１０５ｃの開口の端部は概略揃っている。層１０５ａの開口の端部及び層１０５ｃの開口の端部と、層１０５ｂの開口の端部とは揃っておらず、層１０５ｂの開口の径は、層１０５ａ及び層１０５ｃの開口の径よりも大きい。
【００９１】
図３０（Ａ）に示した形状の開口は、例えば、層１０５ａとなる膜Ａと層１０５ｂとなる膜Ｂの積層膜を形成し、フォトマスクによって膜Ｂと膜Ａをエッチング加工した後、層１０５ｃとなる膜Ｃを形成し、別のフォトマスクによって膜Ｃをエッチング加工することによって形成することができる。
【００９２】
図３０（Ｂ）に示した形状の開口は、例えば、層１０５ａとなる膜Ａと層１０５ｂとなる膜Ｂの積層膜を形成し、フォトマスクによって膜Ｂをエッチング加工した後、層１０５ｃとなる膜Ｃを形成し、別のフォトマスクによって膜Ｃと膜Ａをエッチング加工することによって形成することができる。
【００９３】
なお、図３０では示さなかったが、層１０５ａの開口の端部と層１０５ｂの開口の端部と層１０５ｃの開口の端部は揃った形状であってもよい。
【００９４】
または、層１０５ａの開口の端部と層１０５ｂの開口の端部と層１０５ｃの開口の端部とが、全て、揃っていない形状であってもよい。その場合、層１０５ａの端部を層１０５ｂが覆うような構成としてもよい。層１０５ｂの端部は、層１０５ｃが覆ってもよいし、覆わなくてもよい。
【００９５】
なお、図４、図５に示した構成において、層１０５ａの開口の端部のテーパー角（図中、θ２で示す）と、層１０５ｂの開口の端部のテーパー角（図中、θ１で示す）とは、概略同じであっても良いし、互いに異なっていてもよい。図２９に示した構成において、層１０５ｂの開口の端部のテーパー角（図中、θ１で示す）、層１０５ｃの開口の端部のテーパー角（図中、θ３で示す）とは、概略同じであっても良いし、互いに異なっていてもよい。図３０に示した構成において、層１０５ａの開口の端部のテーパー角（図中、θ２で示す）と、層１０５ｂの開口の端部のテーパー角（図中、θ１で示す）、層１０５ｃの開口の端部のテーパー角（図中、θ３で示す）とは、３つの角度全てが概略同じであっても良いし、２つの角度が概略同じであっても良いし、３つの角度が互いに異なっていてもよい。
【００９６】
一例としては、層１０５ｂの膜厚が厚い場合に、出来るだけ、層１０５ｂの端部をなめらかにするため、θ１は小さいことが望ましい。例えば、θ２は、θ１よりも大きい方が望ましい。また例えば、θ３は、θ１よりも大きい方が望ましい。ただし、本発明の実施形態の一態様は、これに限定されない。
【００９７】
ここで、層の端部のテーパー角とは、断面方向から観察した際に、当該層の端部の側面（端部の下端における接線）と当該層の底面とがなす角度をいうものとする。各層の厚さや材質、各層に開口を形成する際のエッチング条件等を制御することによって、各層のテーパー角を制御することができる。
【００９８】
なお、図４、図５、図２９、図３０では、図１（Ｃ）、図２６（Ａ）、図２６（Ｃ）に示した構成における、電極１１０と電極１０４ｂの接続部分の構成例について示した。しかしながら、実施の形態１乃至実施の形態３で示したその他の構成の半導体装置においても、電極１１０と電極１０４ｂの接続部分において、同様の構成を適用することができる。
【００９９】
また、図４、図５、図２９、図３０に示した電極１１０と電極１０４ｂの接続部分の構成例は、絶縁層１０５に設けられた開口において、絶縁層１０５の下に設けられた任意の電極と絶縁層１０５の上に設けられた任意の電極とを電気的に接続する接続部分の構成に適用することができる。例えば、電極１１０と同じ層に形成される電極と、電極１０４ｂと同じ層に形成される電極との接続部分の構成にも適用することができる。例えば、電極１１０や電極１１０と同じ層に形成される電極と、電極１０１や電極１０１と同じ層に形成される電極との接続部分の構成にも適用することができる。例えば、電極１０６や電極１０６と同じ層に形成される電極と、電極１０１や電極１０１と同じ層に形成される電極との接続部分の構成にも適用することができる。例えば、電極１０６や電極１０６と同じ層に形成される電極と、電極１０４ｂや電極１０４ｂと同じ層に形成される電極との接続部分の構成にも適用することができる。
【０１００】
本実施の形態は、実施の形態１乃至実施の形態３の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１乃至実施の形態３などの他の実施の形態と自由に組み合わせて実施することができる。
【０１０１】
（実施の形態５）
本実施の形態では、トランジスタ１００の電極１０６と他の電極または配線との電気的な接続の例について説明する。なお、説明に用いる図面において、先の実施の形態で説明に用いた図と同じ部分は同じ符号を用いて示し、説明は省略する。
【０１０２】
例えば、電極１０６は、電極１０１と電気的に接続することができる。このように接続することによって、電極１０６に電極１０１と同じ電位を供給することが出来る。したがって、トランジスタ１００のオン電流を増やすことが出来る。電極１０６を電極１０１と電気的に接続した例を、図６（Ａ）〜図６（Ｅ）、図７（Ａ）〜図７（Ｅ）、図８（Ａ）〜図８（Ｅ）、図９（Ｄ）、図９（Ｅ）、図３１（Ａ）〜図３１（Ｅ）、図３２（Ａ）〜図３２（Ｅ）、図３３（Ａ）〜図３３（Ｅ）、図３４（Ｄ）、図３４（Ｅ）に示す。なお、実施の形態１乃至実施の形態４で述べた様々な図に対しても、これらの図と同様に、電極１０６と電極１０１とを電気的に接続させることができ、同様に図を記述することが出来る。
【０１０３】
なお、トランジスタ１００を各画素に配置し、複数の画素でなる画素マトリクスを形成する場合に、１画素毎に開口を形成して電極１０６を電極１０１と電気的に接続してもよい。その結果、コンタクト抵抗や配線抵抗を低くすることが出来る。または、複数の画素毎に開口を形成して電極１０６を電極１０１と電気的に接続してもよい。その結果、レイアウト面積を小さくすることが出来る。または、電極１０６と電極１０１の電気的接続は、画素マトリクス領域の中で行ってよいし、画素マトリクス領域の外側で行ってもよい。画素マトリクス領域の外側で行うことにより、画素マトリクス領域の中でのレイアウト面積を小さくすることが出来る。その結果、開口率を向上させることが出来る。なお、画素マトリクス領域の外側に、駆動回路が設けられている場合は、電極１０６と電極１０１の電気的接続は、駆動回路と、画素マトリクス領域との間の領域で行うことが好適である。
【０１０４】
または、例えば、電極１０６は、電極１０４ａまたは電極１０４ｂと電気的に接続することができる。このように接続することによって、電極１０６に電極１０４ａまたは電極１０４ｂと同じ電位を供給することが出来る。電極１０６を電極１０４ｂと接続した例を、図１３（Ａ）〜図１３（Ｅ）、図１４（Ａ）〜図１４（Ｅ）、図１５（Ａ）〜図１５（Ｅ）、図３８（Ａ）〜図３８（Ｅ）、図３９（Ａ）〜図３９（Ｅ）、図４０（Ａ）〜図４０（Ｅ）に示す。なお、実施の形態１乃至実施の形態４で述べた様々な図に対しても、これらの図と同様に、電極１０６と電極１０４ａまたは電極１０４ｂとを電気的に接続させることができ、同様に図を記述することが出来る。
【０１０５】
なお、トランジスタ１００を各画素に配置し、複数の画素でなる画素マトリクスを形成する場合に、１画素毎に開口を形成して電極１０６を電極１０４ｂと電気的に接続してもよいし、複数の画素毎に開口を形成して電極１０６を電極１０４ｂと電気的に接続してもよい。また、電極１０６と電極１０４ｂの電気的接続は、画素マトリクス領域の中で行ってよいし、画素マトリクス領域の外側で行ってもよい。これらにより、上述した場合と同様、コンタクト抵抗や配線抵抗を低く、及び／又は、レイアウト面積を小さくすることが出来る。
【０１０６】
また例えば、電極１０６は、電極１０４ｂ及び電極１１０と電気的に接続することができる。このように接続させることによって、電極１０６に電極１０４ｂ及び電極１１０と同じ電位を供給することが出来る。電極１０６を電極１０４ｂ及び電極１１０と接続した例を、図１６（Ａ）〜図１６（Ｅ）、図１７（Ａ）〜図１７（Ｅ）、図１８（Ａ）〜図１８（Ｅ）、図４１（Ａ）〜図４１（Ｅ）、図４２（Ａ）〜図４２（Ｅ）、図４３（Ａ）〜図４３（Ｅ）に示す。なお、これらの図に示した構成は、電極１１０と電極１０６が同じ導電膜から一体形成される例であり、電極１１０と電極１０６をまとめて電極１１０と表記している。なお、電極１１０と電極１０６が同じ導電膜から形成される例を示したがこれに限定されない。電極１１０と電極１０６は異なる導電膜をエッチング加工することによって形成してもよい。また、電極１１０と電極１０６が接することによって電気的に接続されていてもよい。なお、実施の形態１乃至実施の形態４で述べた様々な図に対しても、これらの図と同様に、電極１０６と電極１０４ｂ及び電極１１０とを電気的に接続させることができ、同様に図を記述することが出来る。
【０１０７】
また例えば、電極１０６は、電極１０１と同じ層を用いて形成された電極１０１ａと電気的に接続することができる。ここで、電極１０１と電極１０１ａとは、同じ導電膜を、同じマスク（レチクル）を用いてエッチングすることにより形成することができる。つまり、同時にパターニングされている。したがって、電極１０１と電極１０１ａとは、材質、厚さなどは、概ね等しい。電極１０６を電極１０１ａと接続した例を、図１０（Ａ）〜図１０（Ｅ）、図１１（Ａ）〜図１１（Ｅ）、図１２（Ａ）〜図１２（Ｅ）、図３５（Ａ）〜図３５（Ｅ）、図３６（Ａ）〜図３６（Ｅ）、図３７（Ａ）〜図３７（Ｅ）に示す。なお、実施の形態１乃至実施の形態４で述べた様々な図に対しても、これらの図と同様に、電極１０６と電極１０１と同じ層を用いて形成された電極とを電気的に接続させることができ、同様に図を記述することが出来る。
【０１０８】
なお、トランジスタ１００を各画素に配置し、複数の画素でなる画素マトリクスを形成する場合に、１画素毎に開口を形成して電極１０６を電極１０１ａと電気的に接続してもよいし、複数の画素毎に開口を形成して電極１０６を電極１０１ａと電気的に接続してもよい。また、電極１０６と電極１０１ａの電気的接続は、画素マトリクス領域の中で行ってよいし、画素マトリクス領域の外側で行ってもよい。例えば、電極１０１ａは、画素マトリクスに配置された容量線とすることができる。容量線は、その他の配線、電極、導電層などと絶縁層を介して重なることによって、保持容量等の容量を形成する。または、電極１０１ａは、別の画素に配置されたゲート信号線、あるいは、同じ画素の中の別のゲート信号線とすることができる。
【０１０９】
また例えば、電極１０６は、電極１０４ａや電極１０４ｂと同じ層を用いて形成された電極１０４ｃと電気的に接続することができる。ここで、電極１０４ａと電極１０４ｂと電極１０４ｃとは、同じ導電膜を、同じマスク（レチクル）を用いてエッチングすることにより形成することができる。つまり、同時にパターニングされている。したがって、電極１０４ａと電極１０４ｂと電極１０４ｃとは、材質、厚さなどは、概ね等しい。電極１０６を電極１０４ｃと接続した例を、図２３（Ａ）〜図２３（Ｅ）、図２４（Ａ）〜図２４（Ｅ）、図２５（Ａ）〜図２５（Ｅ）、図４９（Ａ）〜図４９（Ｅ）、図５０（Ａ）〜図５０（Ｅ）、図５１（Ａ）〜図５１（Ｅ）に示す。なお、図２５（Ａ）〜図２５（Ｅ）、図５１（Ａ）〜図５１（Ｅ）において、電極１０４ｃの下には、半導体層１０３と同じ層に形成された半導体層１０３ａが存在する。なお、実施の形態１乃至実施の形態４で述べた様々な図に対しても、これらの図と同様に、電極１０６と、電極１０４ａや電極１０４ｂと同じ層を用いて形成された電極とを電気的に接続させることができ、同様に図を記述することが出来る。
【０１１０】
なお、トランジスタ１００を各画素に配置し、複数の画素でなる画素マトリクスを形成する場合に、１画素毎に開口を形成して電極１０６を電極１０４ｃと電気的に接続してもよいし、複数の画素毎に開口を形成して電極１０６を電極１０４ｃと電気的に接続してもよい。また、電極１０６と電極１０４ｃの電気的接続は、画素マトリクス領域の中で行ってよいし、画素マトリクス領域の外側で行ってもよい。例えば、電極１０４ｃは、画素マトリクスに配置された容量線とすることができる。容量線は、その他の配線、電極、導電層などと絶縁層を介して重なることによって、保持容量等の容量を形成する。または、電極１０４ｃは、別の画素に配置された信号線、電源線、あるいは、同じ画素の中の別の信号線、電源線とすることができる。
【０１１１】
ここで、電極１０１ａや電極１０４ｃを容量線とする場合に、以下の構成を適用することができる。
【０１１２】
画素マトリクスの各画素行（または各画素列）に容量線を設け、各画素行（または各画素列）のトランジスタ１００の電極１０６が、当該画素行（または当該画素列）に設けられた容量線に電気的に接続された構成としても良い。または、画素マトリクスの各画素行（または各画素列）に容量線を設け、各画素行（または各画素列）のトランジスタ１００の電極１０６が、当該画素行（または当該画素列）の隣の画素行（または画素列）に設けられた容量線に電気的に接続された構成としても良い。
【０１１３】
なお、画素マトリクスの１画素が複数のサブ画素を有する場合には、各サブ画素行（または各サブ画素列）に容量線を設け、各サブ画素行（または各サブ画素列）のトランジスタ１００の電極１０６が、当該サブ画素行（または当該サブ画素列）に設けられた容量線に電気的に接続された構成としても良い。または、画素マトリクスの１画素が複数のサブ画素を有する場合には、各画素行（または各画素列）に容量線を設け、各サブ画素行（または各サブ画素列）のトランジスタ１００の電極１０６が、当該画素行（または当該画素列）に設けられた容量線に電気的に接続された構成としても良い。または、画素マトリクスの１画素が複数のサブ画素を有する場合には、各サブ画素行（または各サブ画素列）に容量線を設け、各サブ画素行（または各サブ画素列）のトランジスタ１００の電極１０６が、当該サブ画素行（または当該サブ画素列）の隣のサブ画素行（またはサブ画素列）に設けられた容量線に電気的に接続された構成としても良い。
【０１１４】
複数の容量線は互いに共有することもできる。例えば、隣り合う画素（またはサブ画素）において、容量線を共有することができる。その結果、容量線の数を減らすことが出来る。
【０１１５】
なお、トランジスタ１００の電極１０６が容量線と電気的に接続される場合に、容量線に一定の電位（好ましくは、電極１０１に与えられる電位のうち最も低い電位と等しい電位、または、それよりも更に低い電位）を与えることが出来る。これによって、トランジスタ１００のしきい値電圧を制御し、ノーマリオフとすることもできる。更に、電極１０１、電極１０４ａなどとの容量カップリングに起因するノイズが、電極１１０に入らないようにすることができる。
【０１１６】
なお、トランジスタ１００の電極１０６が容量線と電気的に接続される場合に、容量線にパルス信号を供給することができる。例えば、コモン反転駆動を行う場合、対向電極と容量線の電位が、同じ振幅値で変化する場合がある。そのような場合においても、電極１０６に、トランジスタ１００がオフ状態となるような低い電位を供給することによって、トランジスタ１００のしきい値電圧を制御し、ノーマリオフとすることもできる。
【０１１７】
なお、トランジスタ１００の電極１０６が容量線と電気的に接続される場合に、当該容量線を一方の電極として形成される容量素子の一対の電極間には、半導体層１０３が挟まれないことが好ましい。ただし、本発明の実施形態の一態様は、これに限定されない。
【０１１８】
なお、電極１０１ａや電極１０４ｃは容量線に限定されず、別の配線とすることができる。例えば、電源線、初期化用配線などとすることができる。例えば、ＥＬ素子（有機発光素子）を用いた表示装置における画素回路に設けられる配線であってもよい。または、駆動回路（例えば、表示装置における走査線駆動回路や信号線駆動回路等）に設けられる配線であってもよい。
【０１１９】
本実施の形態は、実施の形態１乃至実施の形態４の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１乃至実施の形態４などの他の実施の形態と自由に組み合わせて実施することができる。
【０１２０】
（実施の形態６）
本実施の形態では、トランジスタ１００の電極１０１（または電極１０１と同じ層に形成された電極）と、トランジスタ１００の電極１０４ａまたは電極１０４ｂ（または電極１０４ａや電極１０４ｂと同じ層に形成された電極）との電気的な接続の一例について説明する。説明には、図１９、図４４、図４５を用いる。なお、説明に用いる図面において、先の実施の形態で説明に用いた図と同じ部分は同じ符号を用いて示し、説明は省略する。
【０１２１】
図１９では、絶縁層１０５として、層１０５ａ及び層１０５ｂを設ける場合において、トランジスタ１００の電極１０１と同じ層に形成された電極１０１ａと、電極１０４ａや電極１０４ｂと同じ層に形成された電極１０４ｃの電気的な接続の例を示す。
【０１２２】
図１９（Ａ）に示す構成では、電極１０４ｃと電極１０１ａは、層１０５ａと層１０５ｂに設けられた開口１９１と、絶縁層１０２と層１０５ａと層１０５ｂに設けられた開口１９２とにおいて、電極１１０ｂによって電気的に接続されている。
【０１２３】
図１９（Ｂ）に示す構成では、電極１０４ｃと電極１０１ａは、層１０５ａに設けられた開口１９３と、絶縁層１０２と層１０５ａに設けられた開口１９４とにおいて、電極１１０ｂによって電気的に接続されている。つまり、電極１０４ｃと電極１０１ａの接続部分１０９において、層１０５ｂは除去されている。
【０１２４】
なお、電極１０４ｃと電極１０１ａの接続部分の全体において、層１０５ｂを除去する構成に限定されない。例えば、図１９（Ｃ）や図１９（Ｄ）に示す構成のように、電極１０４ｃと電極１０１ａの接続部分１０９の一部において、層１０５ｂが残っていてもよい。
【０１２５】
図１９（Ｃ）に示す構成では、電極１０４ｃと電極１０１ａは、層１０５ａに設けられた開口１９５と、絶縁層１０２と層１０５ａと層１０５ｂに設けられた開口１９６とにおいて、電極１１０ｂによって電気的に接続されている。
【０１２６】
図１９（Ｄ）に示す構成では、電極１０４ｃと電極１０１ａは、層１０５ａと層１０５ｂに設けられた開口１９７と、絶縁層１０２と層１０５ａに設けられた開口１９８とにおいて、電極１１０ｂによって電気的に接続されている。
【０１２７】
次に、図４４では、絶縁層１０５として、層１０５ｂ及び層１０５ｃを設ける場合において、トランジスタ１００の電極１０１と同じ層に形成された電極１０１ａと、電極１０４ａや電極１０４ｂと同じ層に形成された電極１０４ｃの電気的な接続の例を示す。
【０１２８】
図４４（Ａ）に示す構成では、電極１０４ｃと電極１０１ａは、層１０５ｂと層１０５ｃに設けられた開口４４１と、絶縁層１０２と層１０５ｂと層１０５ｃに設けられた開口４４２とにおいて、電極１１０ｂによって電気的に接続されている。
【０１２９】
図４４（Ｂ）に示す構成では、電極１０４ｃと電極１０１ａは、層１０５ｃに設けられた開口４４３と、絶縁層１０２と層１０５ｃに設けられた開口４４４とにおいて、電極１１０ｂによって電気的に接続されている。つまり、電極１０４ｃと電極１０１ａの接続部分１０９において、層１０５ｂは除去されている。
【０１３０】
なお、電極１０４ｃと電極１０１ａの接続部分の全体において、層１０５ｂを除去する構成に限定されない。例えば、図４４（Ｃ）や図４４（Ｄ）に示す構成のように、電極１０４ｃと電極１０１ａの接続部分１０９の一部において、層１０５ｂが残っていてもよい。
【０１３１】
図４４（Ｃ）に示す構成では、電極１０４ｃと電極１０１ａは、層１０５ｃに設けられた開口４４５と、絶縁層１０２と層１０５ｂと層１０５ｃに設けられた開口４４６とにおいて、電極１１０ｂによって電気的に接続されている。
【０１３２】
図４４（Ｄ）に示す構成では、電極１０４ｃと電極１０１ａは、層１０５ｂと層１０５ｃに設けられた開口４４７と、絶縁層１０２と層１０５ｃに設けられた開口４４８とにおいて、電極１１０ｂによって電気的に接続されている。
【０１３３】
次に、図４５では、絶縁層１０５として、層１０５ａ、層１０５ｂ及び層１０５ｃを設ける場合において、トランジスタ１００の電極１０１と同じ層に形成された電極１０１ａと、電極１０４ａや電極１０４ｂと同じ層に形成された電極１０４ｃの電気的な接続の例を示す。
【０１３４】
図４５（Ａ）に示す構成では、電極１０４ｃと電極１０１ａは、層１０５ａと層１０５ｂと層１０５ｃに設けられた開口４５１と、絶縁層１０２と層１０５ａと層１０５ｂと層１０５ｃに設けられた開口４５２とにおいて、電極１１０ｂによって電気的に接続されている。
【０１３５】
図４５（Ｂ）に示す構成では、電極１０４ｃと電極１０１ａは、層１０５ａと層１０５ｃに設けられた開口４５３と、絶縁層１０２と層１０５ａと層１０５ｃに設けられた開口４５４とにおいて、電極１１０ｂによって電気的に接続されている。つまり、電極１０４ｃと電極１０１ａの接続部分１０９において、層１０５ｂは除去されている。
【０１３６】
なお、電極１０４ｃと電極１０１ａの接続部分の全体において、層１０５ｂを除去する構成に限定されない。例えば、図４５（Ｃ）や図４５（Ｄ）に示す構成のように、電極１０４ｃと電極１０１ａの接続部分１０９の一部において、層１０５ｂが残っていてもよい。
【０１３７】
図４５（Ｃ）に示す構成では、電極１０４ｃと電極１０１ａは、層１０５ａと層１０５ｃに設けられた開口４５５と、絶縁層１０２と層１０５ａと層１０５ｂと層１０５ｃに設けられた開口４５６とにおいて、電極１１０ｂによって電気的に接続されている。
【０１３８】
図４５（Ｄ）に示す構成では、電極１０４ｃと電極１０１ａは、層１０５ａと層１０５ｂと層１０５ｃに設けられた開口４５７と、絶縁層１０２と層１０５ａと層１０５ｃに設けられた開口４５８とにおいて、電極１１０ｂによって電気的に接続されている。
【０１３９】
本実施の形態において示した、電極１０４ｃと電極１０１ａとの接続構成は、例えばトランジスタ１００をダイオード接続する場合における、電極１０４ｂと電極１０１の接続構成に適用することができる。ダイオード接続したトランジスタは、例えば、保護回路や、駆動回路等に用いることができる。または、電極１０４ｃと電極１０１ａとの接続構成は、ゲート電極と、ソース電極またはドレイン電極とを接続する場合においても、適用することが出来る。例えば、１つの画素の中に、複数のトランジスタを設けて構成されるような画素回路や、駆動回路において、ゲート電極と、ソース電極またはドレイン電極とを接続する場合に用いられる。例えば、画素にＥＬ素子（有機発光素子）を有する画素回路では、複数のトランジスタが設けられており、ゲート電極とソース電極またはドレイン電極とを接続する場合がある。または、ゲート線を駆動するための回路においても、複数のトランジスタが設けられている。
【０１４０】
また、図１９中の開口１９１〜開口１９８、図４４中の開口４４１〜開口４４８、図４５中の開口４５１〜開口４５８の形状は、実施の形態４において図４、図５、図２９、及び図３０を用いて示した開口の構成と同様の構成を適用することができる。
【０１４１】
なお、電極１０４ｃと電極１０１ａとの接続構成として、電極１１０ｂを用いずに接続させることも可能である。例えば、絶縁層１０２にコンタクトホールを設けて、電極１０４ｃと電極１０１ａとを直接接続させることも可能である。
【０１４２】
本実施の形態は、実施の形態１乃至実施の形態５の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１乃至実施の形態５などの他の実施の形態と自由に組み合わせて実施することができる。
【０１４３】
（実施の形態７）
本実施の形態では、トランジスタ１００が有する寄生容量を大きくする構成、または、トランジスタ１００と電気的に接続される容量素子の容量値を大きくする構成について、その一例を説明する。説明には、図２０、図２１、図４６、図４７を用いる。なお、説明に用いる図面において、先の実施の形態で説明に用いた図と同じ部分は同じ符号を用いて示し、説明は省略する。
【０１４４】
なお、図２０（Ａ）〜図２０（Ｄ）及び図２１（Ａ）〜図２１（Ｄ）は、絶縁層１０５として層１０５ａと層１０５ｂの積層を用いた場合の例であり、図４６（Ａ）、図４６（Ｃ）、図４７（Ｂ）、図４７（Ｃ）は、絶縁層１０５として層１０５ｂと層１０５ｃの積層を用いた場合の例であり、図４６（Ｂ）、図４６（Ｄ）、図４７（Ａ）、図４７（Ｄ）は、絶縁層１０５として層１０５ａと層１０５ｂと層１０５ｃの積層を用いた場合の例である。
【０１４５】
図２０、図２１、図４６、図４７では、電極１０４ｂ上の層１０５ｂは全て、または大部分が除去されており、電極１０４ｂと電極１０６の間の寄生容量の容量値（または容量素子の容量値）が大きい。図中、例えば、破線で囲んだ部分２８１において寄生容量が生じる、及び／又は、容量素子が形成される。電極１０４ｂ、電極１０６の形状や、電極１０４ｂ上の層１０５ｂを除去する範囲等を適宜定めることによって、この容量の値を調整することができる。
【０１４６】
なお、図２０、図２１、図４６、図４７では、電極１０４ｂと電極１０１の間でも寄生容量が生じる、及び／又は、容量素子が形成される可能性がある。電極１０４ｂ、電極１０１の形状を適宜定めることによって、この容量の値を調整することができる。
【０１４７】
こうして、トランジスタ１００のゲートとソース間の容量を大きくすることができる。または、容量値の大きな容量素子を形成することが出来る。例えば、トランジスタ１００をブートストラップ動作を行う回路に用いる場合には、ゲートとソース間の容量を大きくすることが好ましい。または、ダイナミック回路において、信号を容量素子に保存する場合は、その容量素子は大きいことが望ましい。そのため、図２０、図２１、図４６、図４７等で示した構成のトランジスタ１００を用いるのが好ましい。
【０１４８】
本実施の形態は、実施の形態１乃至実施の形態６の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１乃至実施の形態６などの他の実施の形態と自由に組み合わせて実施することができる。
【０１４９】
（実施の形態８）
本実施の形態では、半導体装置など（表示装置、発光装置など）が有する容量素子の構成について、その一例を説明する。説明には、図２２、図４８を用いる。なお、説明に用いる図面において、先の実施の形態で説明に用いた図と同じ部分は同じ符号を用いて示し、説明は省略する。
【０１５０】
なお、図２２（Ａ）〜図２２（Ｅ）では、絶縁層１０５として層１０５ａと層１０５ｂの積層を用いた場合の例であり、図４８（Ａ）、図４８（Ｃ）は、絶縁層１０５として層１０５ｂと層１０５ｃの積層を用いた場合の例であり、図４８（Ｂ）、図４８（Ｄ）、図４８（Ｅ）は、絶縁層１０５として層１０５ａと層１０５ｂと層１０５ｃの積層を用いた場合の例である。
【０１５１】
電極１０１と同じ層に形成された電極１０１ａを一方の電極とし、電極１０４ａや電極１０４ｂと同じ層に形成された電極１０４ｃを他方の電極として、容量素子を形成することができる。この一例を、図２２（Ａ）、図２２（Ｂ）に示す。図中、例えば、破線で囲まれた部分２８２に容量素子は形成される。なお、電極１０６ａは、電極１０６と同じ層に形成された電極である。なお、図２２（Ａ）、図２２（Ｂ）において、電極１０６ａが電極１０４ｃと電気的に接続されている例を示したが、本発明の実施形態の一態様は、これに限定されない。電極１０６ａは、電極１０４ｃと電気的に接続されていなくてもよいし、電極１０１ａと電気的に接続されていてもよいし、電極１０１ａ及び電極１０４ｃの両方と電気的に接続されていてもよいし、部分２８２上に設けない構成であってもよい。
【０１５２】
電極１０１と同じ層に形成された電極１０１ａを一方の電極とし、電極１０６ａを他方の電極として、容量素子を形成することができる。この一例を、図２２（Ｃ）、図２２（Ｄ）、図２２（Ｅ）、図４８（Ａ）、図４８（Ｂ）、図４８（Ｃ）、図４８（Ｄ）、図４８（Ｅ）に示す。図中、例えば、破線で囲まれた部分２８３に容量素子は形成される。
【０１５３】
なお、図２２（Ｃ）において、層１０５ｂの一部を除去した構成が図２２（Ｄ）である。図２２（Ｄ）に示す構成において、領域１２１ｃの層１０５ｂは除去されている。更に、図２２（Ｄ）において、電極１０１ａが設けられた幅（紙面左右の方向）よりも広い幅で層１０５ｂを除去した構成が図２２（Ｅ）である。また、図４８（Ｃ）及び図４８（Ｄ）では、図４８（Ａ）、図４８（Ｂ）において、層１０５ｂの一部を除去した構成を示している。図４８（Ｃ）及び図４８（Ｄ）に示す構成において、領域１２１ｃの層１０５ｂは除去されている。更に、図４８（Ｄ）において、電極１０１ａが設けられた幅（紙面左右の方向）よりも広い幅で層１０５ｂを除去した構成が図４８（Ｅ）である。
【０１５４】
なお、図２２、図４８において、電極１０６ａは電極１０６や電極１１０や電極１１０と同じ層に形成される電極であってもよい。電極１０１ａは電極１０１であってもよい。電極１０４ｃは電極１０４であってもよい。
【０１５５】
図２２や図４８で示した容量素子は、トランジスタ１００のゲートとソースの間に設けられる容量素子として用いることができる。または、例えば、画素に設けられる保持容量として用いることができる。または、駆動回路において、信号を保持するための容量素子として用いることが出来る。
【０１５６】
本実施の形態は、実施の形態１乃至実施の形態７の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１乃至実施の形態７などの他の実施の形態と自由に組み合わせて実施することができる。
【０１５７】
（実施の形態９）
本実施の形態では、実施の形態１乃至実施の形態８において示した構成における、絶縁層、電極、半導体層等の材料の一例について説明する。
【０１５８】
トランジスタ１００の半導体層１０３の材料について以下に説明する。なお、半導体層１０３と同じ層に形成する半導体層も同様の材料を用いることができる。
【０１５９】
トランジスタ１００の半導体層１０３は、酸化物半導体でなる層（酸化物半導体層）を含んでいてもよい。酸化物半導体としては、例えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｈｆ−Ｉｎ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｇａ−Ｏ系酸化物半導体、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＩｎとＧａとＳｎとＺｎ以外の元素、例えばＳｉＯ２を含ませてもよい。
【０１６０】
例えば、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、錫（Ｓｎ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。また例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体は、ＩＧＺＯと呼ぶことができる。
【０１６１】
また、酸化物半導体層は、酸化物半導体膜を用いて形成することができる。Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体膜をスパッタリング法によって形成する場合、ターゲットの組成比は、原子数比でＩｎ：Ｓｎ：Ｚｎが、１：２：２、２：１：３、１：１：１、または２０：４５：３５などを用いる。
【０１６２】
また、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体膜をスパッタリング法によって形成する場合、ターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１．５：１〜１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４〜１５：２）とする。例えば、ターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【０１６３】
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体膜をスパッタリング法によって形成する場合、ターゲットの組成比は、原子数比で、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２とすることができる。
【０１６４】
また、ターゲットの純度を、９９．９９％以上とすることで、酸化物半導体膜に混入するアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等を低減することができる。また、当該ターゲットを用いることで、酸化物半導体膜において、リチウム、ナトリウム、カリウム等のアルカリ金属の濃度を低減することができる。
【０１６５】
なお、酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含まれていても問題がなく、ナトリウム（Ｎａ）のようなアルカリ金属が多量に含まれる廉価なソーダ石灰ガラスも使えると指摘されている（神谷、野村、細野、「アモルファス酸化物半導体の物性とデバイス開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、ｐｐ．６２１−６３３．）。しかし、このような指摘は適切でない。アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちＮａは、酸化物半導体層に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してＮａ＋となる。また、Ｎａは、酸化物半導体層内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特性の劣化が起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるトランジスタの特性の劣化と、特性のばらつきは、酸化物半導体層中の水素濃度が十分に低い場合において顕著に現れる。従って、酸化物半導体層中の水素濃度が１×１０１８／ｃｍ３以下、より好ましくは１×１０１７／ｃｍ３以下である場合には、上記不純物の濃度を低減することが望ましい。具体的に、二次イオン質量分析法によるＮａ濃度の測定値は、５×１０１６／ｃｍ３以下、好ましくは１×１０１６／ｃｍ３以下、更に好ましくは１×１０１５／ｃｍ３以下とするとよい。同様に、Ｌｉ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下とするとよい。同様に、Ｋ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下とするとよい。
【０１６６】
なお酸化物半導体層は非晶質であっても良いが、結晶性を有していても良い。酸化物半導体層は、単結晶でも、非単結晶でもよい。非単結晶の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。酸化物半導体層としては、ｃ軸配向し、そのａｂ面に垂直な方向から見て、三角形、六角形、正三角形、または正六角形の原子配列を有し、かつｃ軸方向に垂直な方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む結晶（ＣＡＡＣ：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌともいう。）を含む酸化物を用いることができる。
【０１６７】
ＣＡＡＣについて図６９乃至図７１を用いて詳細に説明する。なお、特に断りがない限り、図６９乃至図７１は上方向をｃ軸方向とし、ｃ軸方向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の上半分、下半分をいう。また、図６９において、丸で囲まれたＯ原子は４配位のＯ原子を示し、二重丸で囲まれたＯ原子は３配位のＯ原子を示す。
【０１６８】
図６９（Ａ）に、１個の６配位のＩｎ原子と、Ｉｎ原子に近接の６個の４配位の酸素原子（以下４配位のＯ原子）と、を有する構造を示す。Ｉｎ原子が１個に対して、近接の酸素原子のみ示した構造を、ここではサブユニットと呼ぶ。図６９（Ａ）の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図６９（Ａ）の上半分および下半分にはそれぞれ３個ずつ４配位のＯ原子がある。図６９（Ａ）に示すサブユニットは電荷が０である。
【０１６９】
図６９（Ｂ）に、１個の５配位のＧａ原子と、Ｇａ原子に近接の３個の３配位の酸素原子（以下３配位のＯ原子）と、Ｇａ原子に近接の２個の４配位のＯ原子と、を有する構造を示す。３配位のＯ原子は、いずれもａｂ面に存在する。図６９（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４配位のＯ原子がある。また、Ｉｎ原子も５配位をとるため、図６９（Ｂ）に示す構造をとりうる。図６９（Ｂ）に示すサブユニットは電荷が０である。
【０１７０】
図６９（Ｃ）に、１個の４配位のＺｎ原子と、Ｚｎ原子に近接の４個の４配位のＯ原子と、による構造を示す。図６９（Ｃ）の上半分には１個の４配位のＯ原子があり、下半分には３個の４配位のＯ原子がある。または、図６９（Ｃ）の上半分に３個の４配位のＯ原子があり、下半分に１個の４配位のＯ原子があってもよい。図６９（Ｃ）に示すサブユニットは電荷が０である。
【０１７１】
図６９（Ｄ）に、１個の６配位のＳｎ原子と、Ｓｎ原子に近接の６個の４配位のＯ原子と、を有する構造を示す。図６９（Ｄ）の上半分には３個の４配位のＯ原子があり、下半分には３個の４配位のＯ原子がある。図６９（Ｄ）に示すサブユニットは電荷が＋１となる。
【０１７２】
図６９（Ｅ）に、２個のＺｎ原子を含むサブユニットを示す。図６９（Ｅ）の上半分には１個の４配位のＯ原子があり、下半分には１個の４配位のＯ原子がある。図６９（Ｅ）に示すサブユニットは電荷が−１となる。
【０１７３】
ここでは、サブユニットのいくつかの集合体を１グループと呼び、グループのいくつかの集合体を１ユニットと呼ぶ。
【０１７４】
ここで、これらのサブユニット同士結合する規則について説明する。図６９（Ａ）に示す６配位のＩｎ原子の上半分の３個のＯ原子は下方向にそれぞれ３個の近接Ｉｎ原子を有し、下半分の３個のＯ原子は上方向にそれぞれ３個の近接Ｉｎ原子を有する。図６９（Ｂ）に示す５配位のＧａ原子の上半分の１個のＯ原子は下方向に１個の近接Ｇａ原子を有し、下半分の１個のＯ原子は上方向に１個の近接Ｇａ原子を有する。図６９（Ｃ）に示す４配位のＺｎ原子の上半分の１個のＯ原子は下方向に１個の近接Ｚｎ原子を有し、下半分の３個のＯ原子は上方向にそれぞれ３個の近接Ｚｎ原子を有する。この様に、金属原子の上方向の４配位のＯ原子の数と、そのＯ原子の下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の４配位のＯ原子の数と、そのＯ原子の上方向にある近接金属原子の数は等しい。Ｏ原子は４配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は４になる。従って、金属原子の上方向にある４配位のＯ原子の数と、別の金属原子の下方向にある４配位のＯ原子の数との和が４個のとき、金属原子を有する二種のサブユニット同士は結合することができる。例えば、６配位の金属原子（ＩｎまたはＳｎ）が下半分の４配位のＯ原子を介して結合する場合、４配位のＯ原子が３個であるため、５配位の金属原子（ＧａまたはＩｎ）または４配位の金属原子（Ｚｎ）のいずれかと結合することになる。
【０１７５】
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯ原子を介して結合する。また、このほかにも、層構造の合計の電荷が０となるようにサブユニット同士が結合して１グループを構成する。
【０１７６】
図７０（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する１グループのモデル図を示す。図７０（Ｂ）に、３つのグループで構成されるユニットを示す。なお、図７０（Ｃ）は、図７０（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
【０１７７】
図７０（Ａ）においては、簡単のため、３配位のＯ原子は省略し、４配位のＯ原子は個数のみ示し、例えば、Ｓｎ原子の上半分および下半分にはそれぞれ３個ずつ４配位のＯ原子があることを丸枠の３として示している。同様に、図７０（Ａ）において、Ｉｎ原子の上半分および下半分にはそれぞれ１個ずつ４配位のＯ原子があり、丸枠の１として示している。また、同様に、図７０（Ａ）において、下半分には１個の４配位のＯ原子があり、上半分には３個の４配位のＯ原子があるＺｎ原子と、上半分には１個の４配位のＯ原子があり、下半分には３個の４配位のＯ原子があるＺｎ原子とを示している。
【０１７８】
図７０（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成するグループは、上から順に４配位のＯ原子が３個ずつ上半分および下半分にあるＳｎ原子が、４配位のＯ原子が１個ずつ上半分および下半分にあるＩｎ原子と結合し、そのＩｎ原子が、上半分に３個の４配位のＯ原子があるＺｎ原子と結合し、そのＺｎ原子の下半分の１個の４配位のＯ原子を介して４配位のＯ原子が３個ずつ上半分および下半分にあるＩｎ原子と結合し、そのＩｎ原子が、上半分に１個の４配位のＯ原子があるＺｎ原子２個からなるサブユニットと結合し、このサブユニットの下半分の１個の４配位のＯ原子を介して４配位のＯ原子が３個ずつ上半分および下半分にあるＳｎ原子と結合している構成である。グループのいくつかを結合して１ユニットを構成する。
【０１７９】
ここで、３配位のＯ原子および４配位のＯ原子の場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）原子、Ｚｎ（４配位）原子、Ｓｎ（５配位または６配位）原子の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎ原子を含むサブユニットは電荷が＋１となる。そのため、Ｓｎ原子を含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図６９（Ｅ）に示すように、２個のＺｎ原子を含むサブユニットが挙げられる。例えば、Ｓｎ原子を含むサブユニットが１個に対し、２個のＺｎ原子を含むサブユニットが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。
【０１８０】
また、Ｉｎ原子は５配位および６配位のいずれもとることができるものとする。具体的には、図７０（Ｂ）に示したユニットとすることで、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）とする組成式で表すことができる。
【０１８１】
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｚｎ−Ｏ系酸化物、Ｚｎ−Ｍｇ−Ｏ系酸化物、Ｓｎ−Ｍｇ−Ｏ系酸化物、Ｉｎ−Ｍｇ−Ｏ系酸化物や、Ｉｎ−Ｇａ−Ｏ系酸化物、一元系金属の酸化物であるＩｎ−Ｏ系酸化物、Ｓｎ−Ｏ系酸化物、Ｚｎ−Ｏ系酸化物などを用いた場合も同様である。
【０１８２】
例えば、図７１（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する１グループのモデル図を示す。
【０１８３】
図７１（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成するグループは、上から順に４配位のＯ原子が３個ずつ上半分および下半分にあるＩｎ原子が、４配位のＯ原子が１個上半分にあるＺｎ原子と結合し、そのＺｎ原子の下半分の３個の４配位のＯ原子を介して、４配位のＯ原子が１個ずつ上半分および下半分にあるＧａ原子と結合し、そのＧａ原子の下半分の１個の４配位のＯ原子を介して、４配位のＯ原子が３個ずつ上半分および下半分にあるＩｎ原子と結合している構成である。グループのいくつかを結合して１ユニットを構成する。
【０１８４】
図７１（Ｂ）に３つのグループで構成されるユニットを示す。なお、図７１（Ｃ）は、図７１（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
【０１８５】
ここで、Ｉｎ（６配位または５配位）原子、Ｚｎ（４配位）原子、Ｇａ（５配位）原子の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ原子、Ｚｎ原子およびＧａ原子からなるサブユニットは、電荷が０となる。そのため、これらの組み合わせであれば層構造の合計の電荷は常に０となる。
【０１８６】
ここで、Ｉｎ（６配位または５配位）原子、Ｚｎ（４配位）原子、Ｇａ（５配位）原子の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ原子、Ｚｎ原子およびＧａ原子のいずれかを含むサブユニットは、電荷が０となる。そのため、これらのサブユニットの組み合わせであればグループの合計の電荷は常に０となる。
【０１８７】
ＣＡＡＣを含む酸化物半導体膜（以下、ＣＡＡＣ膜ともいう）は、スパッタリング法によって作製することができる。ターゲット材料は上述のとおりの材料を用いることができる。スパッタリング法を用いてＣＡＡＣ膜を成膜する場合には、雰囲気中の酸素ガス比が高い方が好ましい。例えば、アルゴン及び酸素の混合ガス雰囲気中でスパッタリング法を行う場合には、酸素ガス比を３０％以上とすることが好ましく、４０％以上とすることがより好ましい。雰囲気中からの酸素の補充によって、ＣＡＡＣの結晶化が促進されるからである。
【０１８８】
また、スパッタリング法を用いてＣＡＡＣ膜を成膜する場合には、ＣＡＡＣ膜が成膜される基板を１５０℃以上に加熱しておくことが好ましく、１７０℃以上に加熱しておくことがより好ましい。基板温度の上昇に伴って、ＣＡＡＣの結晶化が促進されるからである。
【０１８９】
また、ＣＡＡＣ膜に対して、窒素雰囲気中又は真空中において熱処理を行った後には、酸素雰囲気中又は酸素と他のガスとの混合雰囲気中において熱処理を行うことが好ましい。先の熱処理で生じる酸素欠損を後の熱処理における雰囲気中からの酸素供給によって復元することができるからである。
【０１９０】
また、ＣＡＡＣ膜が成膜される膜表面（被成膜面）は平坦であることが好ましい。ＣＡＡＣ膜は、当該被成膜面に概略垂直となるｃ軸を有するため、当該被成膜面に存在する凹凸は、ＣＡＡＣ膜における結晶粒界の発生を誘発することになるからである。よって、ＣＡＡＣ膜が成膜される前に当該被成膜表面に対して化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）などの平坦化処理を行うことが好ましい。また、当該被成膜面の平均ラフネスは、０．５ｎｍ以下であることが好ましく、０．３ｎｍ以下であることがより好ましい。
【０１９１】
なお、スパッタリング等で成膜された酸化物半導体膜中には、不純物としての水分又は水素（水酸基を含む）が含まれていることがある。本発明の一態様では、酸化物半導体膜（または、酸化物半導体膜によって形成された酸化物半導体層）中の水分又は水素などの不純物を低減（脱水化または脱水素化）するために、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、酸化物半導体膜（酸化物半導体層）に加熱処理を施す。
【０１９２】
酸化物半導体膜（酸化物半導体層）に加熱処理を施すことで、酸化物半導体膜（酸化物半導体層）中の水分又は水素を脱離させることができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以下で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化又は脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
【０１９３】
こうして酸化物半導体膜（酸化物半導体層）中の水分又は水素を脱離させた後、酸素を添加する。こうして、酸化物半導体膜（酸化物半導体層）中等における酸素欠陥を低減し、酸化物半導体膜（酸化物半導体層）をｉ型化又はｉ型に限りなく近くすることができる。
【０１９４】
酸素の添加は、例えば、酸化物半導体膜（酸化物半導体層）に接して化学量論的組成比より酸素が多い領域を有する絶縁膜を形成し、その後加熱することによって行うことができる。こうして、絶縁膜中の過剰な酸素を酸化物半導体膜（酸化物半導体層）に供給することができる。こうして、酸化物半導体膜（酸化物半導体層）を酸素を過剰に含む状態とすることができる。過剰に含まれる酸素は、例えば、酸化物半導体膜（酸化物半導体層）を構成する結晶の格子間に存在する。
【０１９５】
なお、化学量論的組成比より酸素が多い領域を有する絶縁膜は、酸化物半導体膜（酸化物半導体層）に接する絶縁膜のうち、上層に位置する絶縁膜又は下層に位置する絶縁膜のうち、どちらか一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成比より酸素が多い領域を有する絶縁膜を、酸化物半導体膜（酸化物半導体層）に接する絶縁膜の、上層及び下層に位置する絶縁膜に用い、酸化物半導体膜（酸化物半導体層）を挟む構成とすることで、上記効果をより高めることができる。
【０１９６】
ここで、化学量論的組成比より酸素が多い領域を有する絶縁膜は、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。なお、当該絶縁膜は、水分や、水素などの不純物を極力含まないことが望ましい。絶縁膜に水素が含まれると、その水素が酸化物半導体膜（酸化物半導体層）へ侵入し、又は水素が酸化物半導体膜（酸化物半導体層）中の酸素を引き抜き、酸化物半導体膜が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。また、絶縁膜には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、又は窒化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バリア性の高い絶縁膜よりも、酸化物半導体膜（酸化物半導体層）に近い側に形成する。そして、窒素の含有比率が低い絶縁膜を間に挟んで、酸化物半導体膜（酸化物半導体層）と重なるように、バリア性の高い絶縁膜を形成する。バリア性の高い絶縁膜を用いることで、酸化物半導体膜（酸化物半導体層）内や他の絶縁膜の界面とその近傍に、水分又は水素などの不純物が入り込むのを防ぐことができる。また、酸化物半導体膜（酸化物半導体層）に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体膜（酸化物半導体層）に接するのを防ぐことができる。
【０１９７】
また、酸化物半導体膜（酸化物半導体層）中の水分又は水素を脱離させた後の酸素添加は、酸素雰囲気下で酸化物半導体膜（酸化物半導体層）に加熱処理を施すことによっておこなってもよい。加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１９８】
或いは、酸化物半導体膜（酸化物半導体層）中の水分又は水素を脱離させた後の酸素添加は、イオン注入法又はイオンドーピング法などを用い行ってもよい。例えば、２．４５ＧＨｚのマイクロ波でプラズマ化した酸素を酸化物半導体膜（酸化物半導体層）に添加すれば良い。
【０１９９】
このように形成した酸化物半導体層をトランジスタ１００の半導体層１０３として用いることができる。こうして、オフ電流を著しく低減したトランジスタ１００が得られる。
【０２００】
トランジスタ１００の半導体層１０３は、微結晶シリコンを含んでいてもよい。微結晶シリコンとは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体である。微結晶シリコンは、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは２０ｎｍ以上５０ｎｍ以下、さらに好ましくは２５ｎｍ以上３３ｎｍ以下の柱状結晶または針状結晶が基板表面に対して法線方向に成長している。このため、柱状結晶または針状結晶の界面には、粒界が形成される場合もある。
【０２０１】
代表例としての微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含んでいる。さらに、ヘリウム、アルゴン、クリプトン、またはネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶シリコンが得られる。このような微結晶シリコンに関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。
【０２０２】
トランジスタ１００の半導体層１０３は、非晶質（アモルファス）シリコンを含んでいてもよい。トランジスタ１００の半導体層１０３は、多結晶シリコンを含んでいてもよい。または、トランジスタ１００の半導体層１０３は、有機半導体、カーボンナノチューブなどを含んでいてもよい。
【０２０３】
電極１１０の材料について以下に説明する。なお、電極１１０と同じ層に形成される電極も同様の材料を用いることができる。
【０２０４】
電極１１０は、透光性の導電材料を用いて形成することができる。透光性の導電材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛、インジウム亜鉛酸化物等を用いることができる。なお、電極１１０は、透光性を有する領域と、反射性を有する領域の両方を含んでいてもよい。これにより、半透過型の表示装置を構成することが出来る。また、電極１１０は反射性を有する導電材料を用いて形成されていてもよい。これにより、反射型の表示装置を構成することが出来る。または、画素が形成された基板とは逆側に光を放出する構成（トップエミッション）の発光装置を構成することが出来る。
【０２０５】
特に、電極１１０として反射性を有する導電材料を用いる場合には、トランジスタ１００と重なるようにトランジスタ１００の上部に電極１１０を設けることにより、開口率を向上させることが出来る。
【０２０６】
電極１０６の材料について以下に説明する。なお、電極１０６と同じ層に形成される電極も同様の材料を用いることができる。
【０２０７】
電極１０６は、透光性の導電材料を用いて形成することができる。透光性の導電材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛、インジウム亜鉛酸化物等を用いることができる。
【０２０８】
絶縁層１０５の材料について以下に説明する。
【０２０９】
絶縁層１０５は、有機絶縁層を含んでいてもよい。絶縁層１０５は無機絶縁層を含んでいてもよい。絶縁層１０５は無機絶縁層と有機絶縁層の積層を含んでいてもよい。例えば、層１０５ａ及び層１０５ｃは無機絶縁層とすることができる。層１０５ｂは有機絶縁層とすることができる。
【０２１０】
絶縁層１０５または層１０５ｂをカラーフィルタとする場合には、絶縁層１０５または層１０５ｂとして、緑色の有機絶縁層、青色の有機絶縁層、赤色の有機絶縁層などを用いることができる。絶縁層１０５または層１０５ｂをブラックマトリクスとする場合には、絶縁層１０５または層１０５ｂとして、黒色の有機絶縁層を用いることができる。
【０２１１】
有機絶縁層としては、アクリル樹脂、ポリイミド、ポリアミド等を用いることができる。ポリイミドを用いることにより、絶縁層１０５または層１０５ｂ上に形成される発光素子の劣化を低減することが可能となる。また、有機絶縁層として感光性の材料を用いても良い。感光性の材料を用いた膜では、レジストマスクを形成することなく、当該膜のエッチング加工を行うこともできる。また、有機絶縁層は、インクジェット法等の液滴吐出法を用いて形成したものであってもよい。また、インクジェット法等の液滴吐出法を用いて形成した層をエッチング加工したものであってもよい。例えば、インクジェット法等の液滴吐出法を用いて形成した層をレジストマスクを用いてエッチング加工したものであってもよい。
【０２１２】
無機絶縁層としては、酸化珪素膜や、窒化珪素膜、酸窒化珪素膜等を用いることができる。
【０２１３】
本実施の形態は、実施の形態１乃至実施の形態８の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１乃至実施の形態８などの他の実施の形態と自由に組み合わせて実施することができる。
【０２１４】
（実施の形態１０）
本実施の形態では、半導体装置の作製方法の一態様を示す。
【０２１５】
図１（Ａ）の構成の半導体装置の作製方法の一例を図５９に示す。
【０２１６】
絶縁表面２００上に、電極１０１を形成し、電極１０１上に、絶縁層１０２を形成し、絶縁層１０２上に、絶縁層１０２を介して電極１０１の少なくとも一部と少なくとも一部が重なる半導体層１０３を形成する（図５９（Ａ））。
【０２１７】
半導体層１０３上に、電極１０４ａ及び電極１０４ｂを形成する。電極１０４ａ及び電極１０４ｂ上に、絶縁膜５９１を形成する。絶縁膜５９１はポジ型の感光性材料によって形成されているものとする（図５９（Ｂ））。
【０２１８】
次いで、ハーフトーンマスク５９２を用いることによって、絶縁膜５９１を露光する。ここで、ハーフトーンマスク５９２は、領域５９２ａ、領域５９２ｂ、領域５９２ｃを有し、互いに露光に用いる光の透過率が異なる。ここで、（領域５９２ｃの透過率）＞（領域５９２ｂの透過率）＞（領域５９２ａの透過率）とする（図５９（Ｃ））。
【０２１９】
このようなハーフトーンマスク５９２を用いて、絶縁膜５９１を露光することによって、領域１２１と領域１２２を有し、領域１２１が領域１２２より薄く、且つ、貫通する開口１２３を有する絶縁層１０５を形成することができる（図５９（Ｄ））。
【０２２０】
その後、絶縁層１０５上に、領域１２１を介して半導体層１０３の少なくとも一部と少なくとも一部が重なる電極１０６と、領域１２２の少なくとも一部の上に、電極１１０の少なくとも一部を形成する（図５９（Ｅ））。
【０２２１】
こうして、半導体装置を形成することができる。
【０２２２】
なお、上記では、絶縁膜５９１としてポジ型の感光性材料を用いる例を示したがこれに限定されない。ネガ型の感光性材料を用いてもよい。また、絶縁膜５９１として感光性の材料を用いず、絶縁膜５９１の上にレジストを形成し、当該レジストをハーフトーンマスクを用いて露光することによってレジストマスクを形成し、当該レジストマスクを用いて絶縁膜５９１をエッチング加工することにより、絶縁層１０５を形成してもよい。
【０２２３】
図１（Ｃ）の構成の半導体装置の作製方法の一例を図６０に示す。
【０２２４】
絶縁表面２００上に、電極１０１を形成し、絶縁層１０２、半導体層１０３、電極１０４ａ及び電極１０４ｂを形成する。ここまでの作製工程は図５９と同様である。電極１０４ａ及び電極１０４ｂ上に、絶縁膜６０１ａを形成し、絶縁膜６０１ａ上に絶縁膜６０１ｂを形成する（図６０（Ａ））。
【０２２５】
次いで、絶縁膜６０１ｂ上にレジスト６０２を形成する。レジスト６０２はポジ型とする。ハーフトーンマスク６０３を用いることによって、レジスト６０２を露光する。ここで、ハーフトーンマスク６０３は、領域６０３ａ、領域６０３ｂ、領域６０３ｃを有し、互いに露光に用いる光の透過率が異なる。ここで、（領域６０３ｃの透過率）＞（領域６０３ｂの透過率）＞（領域６０３ａの透過率）とする（図６０（Ｂ））。
【０２２６】
このようなハーフトーンマスク６０３を用いて、レジスト６０２を露光することによって、互いに厚さが異なる３つの領域を有するレジストマスク６０４を形成する（図６０（Ｃ））。
【０２２７】
レジストマスク６０４を用いて、絶縁膜６０１ａ及び絶縁膜６０１ｂをエッチング加工することによって、領域１２１と領域１２２を有し、領域１２１が領域１２２より薄く、且つ、貫通する開口１２３を有する絶縁層（層１０５ａと層１０５ｂの積層）を形成することができる（図６０（Ｄ））。
【０２２８】
その後、層１０５ｂ上に、領域１２１を介して半導体層１０３の少なくとも一部と少なくとも一部が重なる電極１０６と、領域１２２の少なくとも一部の上に、電極１１０の少なくとも一部を形成する（図６０（Ｅ））。
【０２２９】
こうして、半導体装置を形成することができる。
【０２３０】
なお、図６０に示した作製工程では、レジスト６０２としてポジ型を用いる例を示したがこれに限定されない。ネガ型の感光性材料を用いてもよい。また、レジスト６０２を用いず、絶縁膜６０１ｂを感光性材料を用いて形成し、絶縁膜６０１ｂをハーフトーンマスクを用いて露光することによって、絶縁層（層１０５ａと層１０５ｂの積層）を形成してもよい。
【０２３１】
また、図６０に示す作製工程では、ハーフトーンマスクを用いる例を示したがこれに限定されない。例えば、図６１に示すような作製工程とすることができる。
【０２３２】
図６１（Ａ）までは図６０の作製工程と同様である。
【０２３３】
図６１に示す作製工程では、絶縁膜６０１ｂをエッチング加工し、領域１２１と開口１２４を形成する。こうして、層１０５ｂを形成する（図６１（Ｂ））。
【０２３４】
その後、開口１２４において露出した絶縁膜６０１ａをエッチング加工し、貫通する開口１２３を形成する。この際、層１０５ｂの一部が更にエッチングされてもよい。こうして、領域１２１と領域１２２を有し、領域１２１が領域１２２より薄く、且つ、貫通する開口１２３を有する絶縁層（層１０５ａと層１０５ｂの積層）を形成することができる（図６１（Ｃ））。
【０２３５】
その後、層１０５ｂ上に、領域１２１を介して半導体層１０３の少なくとも一部と少なくとも一部が重なる電極１０６と、領域１２２の少なくとも一部の上に、電極１１０の少なくとも一部を形成する（図６１（Ｄ））。
【０２３６】
こうして、半導体装置を形成することができる。
【０２３７】
なお、図６１に示した作製工程では、絶縁膜６０１ａ及び絶縁膜６０１ｂを積層形成した後、これらの膜のエッチング工程を行う構成を示したがこれに限定されない。例えば、図６２に示すような作製工程とすることができる。
【０２３８】
絶縁膜６０１ａの形成（図６２（Ａ））までは、図６１に示した作製工程と同様である。
【０２３９】
絶縁膜６０１ａを形成した後、絶縁膜６０１ａをエッチング加工して、開口１２５を有する層１０５ａを形成する（図６２（Ｂ））。
【０２４０】
その後に層１０５ａを覆うように、絶縁膜６０１ｂを形成する（図６２（Ｃ））。
【０２４１】
次いで、絶縁膜６０１ｂをエッチング加工する。この際、層１０５ａの一部が更にエッチングされてもよい。こうして、領域１２１と領域１２２を有し、領域１２１が領域１２２より薄く、且つ、貫通する開口１２３を有する絶縁層（層１０５ａと層１０５ｂの積層）を形成することができる（図６２（Ｄ））。
【０２４２】
その後、層１０５ｂ上に、領域１２１を介して半導体層１０３の少なくとも一部と少なくとも一部が重なる電極１０６と、領域１２２の少なくとも一部の上に、電極１１０の少なくとも一部を形成する（図６２（Ｅ））。
【０２４３】
こうして、半導体装置を形成することができる。
【０２４４】
なお、図６０、図６１、図６２に示した作製工程では、絶縁層１０５を２個の膜（絶縁膜６０１ａ及び絶縁膜６０１ｂ）から形成する作製工程であって、一方の膜のみ選択的に除去することにより、領域１２１と領域１２２を形成する例を示した。しかしながらこれに限定されず、絶縁層１０５をｍ（ｍは自然数）個の膜から形成する作製工程であって、ｍ個の膜のうち、ｎ個の膜（ｎはｍよりも小さい自然数）のみ選択的に除去することにより、領域１２１と領域１２２を形成してもよい。
【０２４５】
例えば、絶縁層１０５を３個の膜から形成する作製工程を図６３に示す。図６３に示す工程は、図２６（Ｃ）に示す構成の半導体装置の作製工程に対応する。
【０２４６】
図６３（Ａ）に示す工程までは、図６０に示した作製工程と同様である。
【０２４７】
絶縁膜６０１ｂを形成した後、絶縁膜６０１ｂをエッチング加工して、開口１２６及び開口１２７を有する層１０５ｂを形成する（図６３（Ｂ））。
【０２４８】
その後に層１０５ｂを覆うように、絶縁膜６０１ｃを形成する（図６３（Ｃ））。
【０２４９】
次いで、絶縁膜６０１ａ及び絶縁膜６０１ｃをエッチング加工することによって、貫通する開口１２３を形成する。こうして、領域１２１と領域１２２を有し、領域１２１が領域１２２より薄く、且つ、貫通する開口１２３を有する絶縁層（層１０５ａと層１０５ｂと層１０５ｃの積層）を形成することができる（図６３（Ｄ））。
【０２５０】
その後、層１０５ｃ上に、領域１２１を介して半導体層１０３の少なくとも一部と少なくとも一部が重なる電極１０６と、領域１２２の少なくとも一部の上に、電極１１０の少なくとも一部を形成する（図６３（Ｅ））。
【０２５１】
こうして、半導体装置を形成することができる。
【０２５２】
なお、絶縁層１０５を３個の膜から形成する作製工程であって、図６３に示した工程とは異なる工程の例を図６４に示す。図６４に示す工程は、図２６（Ｃ）に示す構成において、層１０５ａの端部を層１０５ｂが覆っている場合の半導体装置の作製工程に対応する。
【０２５３】
まず、絶縁膜をエッチング加工することによって、開口１２８ａを有する層１０５ａを形成したあと、絶縁膜６０１ｂを形成する（図６４（Ａ））。
【０２５４】
絶縁膜６０１ｂをエッチング加工して、開口１２７及び開口１２８を有する層１０５ｂを形成する（図６４（Ｂ））。ここで、開口１２８は開口１２８ａにおいて形成され、開口１２８ａよりも径が小さい。
【０２５５】
その後に層１０５ｂを覆うように、絶縁膜６０１ｃを形成する（図６４（Ｃ））。
【０２５６】
次いで、絶縁膜６０１ｃをエッチング加工することによって、貫通する開口１２３を形成する。こうして、領域１２１と領域１２２を有し、領域１２１が領域１２２より薄く、且つ、貫通する開口１２３を有する絶縁層（層１０５ａと層１０５ｂと層１０５ｃの積層）を形成することができる（図６４（Ｄ））。
【０２５７】
その後、層１０５ｃ上に、領域１２１を介して半導体層１０３の少なくとも一部と少なくとも一部が重なる電極１０６と、領域１２２の少なくとも一部の上に、電極１１０の少なくとも一部を形成する（図６４（Ｅ））。
【０２５８】
こうして、半導体装置を形成することができる。
【０２５９】
なお、図５９乃至図６４では、図１（Ａ）、図１（Ｃ）、図２６（Ｃ）の一部を変形した図に示した構成の半導体装置の作製方法を示したが、上記実施の形態において示したその他の構成の半導体装置についても同様に作製することができる。
【０２６０】
本実施の形態は、実施の形態１乃至実施の形態９の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１乃至実施の形態９などの他の実施の形態と自由に組み合わせて実施することができる。
【０２６１】
（実施の形態１１）
本実施の形態では、実施の形態１乃至実施の形態１０で示した半導体装置を、表示装置に応用した例について説明する。
【０２６２】
実施の形態１乃至実施の形態１０で示した半導体装置は、液晶表示装置などの画素に用いることができる。
【０２６３】
液晶表示装置の画素の断面図の一例を図５２に示す。図５２（Ａ）、図５２（Ｂ）は、図１（Ｃ）に示した構成の半導体装置を液晶表示装置に用いた場合の画素の断面図である。図５２において、図１と同じ部分は同じ符号を用いて示し、説明は省略する。
【０２６４】
図５２において、トランジスタ１００は画素に設けられるトランジスタとすることができる。電極１１０は画素電極とすることができる。層１０５ｂは、カラーフィルタ及び／又はブラックマトリクスとすることができる。
【０２６５】
図５２（Ａ）において、領域１２２上に、突起物５１０が設けられる。突起物５１０は、スペーサとして機能させることが出来る。したがって、突起物５１０によって、トランジスタ１００が形成された基板（以下、画素基板と呼ぶ）と液晶層を封止するための基板（以下、対向基板と呼ぶ）との間隔を制御することができる。なお、突起物５１０によってブラックマトリクスを形成してもよい。または、突起物５１０は、液晶分子の配向を制御するリブとして機能させることが出来る。突起物５１０によって、液晶分子が倒れる方向を制御することが出来る。
【０２６６】
なお、図５２において、液晶層、画素電極と対をなす電極（以下、対向電極と呼ぶ）、対向基板は図示していない。なお、対向電極は、画素基板に設けてもよいし、対向基板に設けてもよい。また、配向膜も図示していないが、配向膜を設けてもよいし、設けなくてもよい。
【０２６７】
図５２（Ａ）に示した構成において、図５２（Ｂ）のように、絶縁層１０５が薄いまたは無い領域（例えば、層１０５ｂが除去された領域）を埋めるように、層５１０ａ及び層５１０ｂを更に設けてもよい。こうして、画素基板上の液晶層に面する部分の凹凸を緩和することができる。層５１０ａ及び層５１０ｂは突起物５１０と異なる材料を用いて形成してもよいし、同じ材料を用いて形成してもよい。層５１０ａ、層５１０ｂ、及び突起物５１０のいずれか又は全てによってブラックマトリクスを形成してもよい。なお、図５２（Ｂ）において、層５１０ａ及び層５１０ｂの一方を設けない構成であってもよい。例えば、層５１０ａのみを設ける構成であってもよい。
【０２６８】
なお、図５２において、突起物５１０、層５１０ａ、層５１０ｂは絶縁層をフォトリソグラフィ工程によって加工して形成することができる。または、感光性材料を用いて形成することが出来る。なお、インクジェット等の液滴吐出法によって形成したものであってもよい。図５２では、画素基板上に突起物５１０を設ける例を示したがこれに限定されず、対向基板上に突起物を設けてもよい。
【０２６９】
図５２では、突起物５１０は、電極１１０と重なるように設けられる構成を示したがこれに限定されない。突起物５１０は、電極１１０と重ならないように設けることも可能である。また、突起物５１０は、電極１１０の一部と重なり、且つ一部と重ならないように設けることも可能である。また、突起物５１０は、各画素に設けてもよいし、複数の画素毎に設けてもよい。突起物５１０は、画素の配線と一部が重なるように設けてもよいし、ブラックマトリクスと一部が重なるように設けてもよい。
【０２７０】
図５２では、図１（Ｃ）に示した半導体装置を液晶表示装置に適用した構成を示したがこれに限定されない。実施の形態１乃至実施の形態１０において示した半導体装置を液晶表示装置に適用することができる。例えば、実施の形態１乃至実施の形態１０において示した半導体装置を液晶表示装置に適用し、図５２と同様に、突起物５１０、層５１０ａ、層５１０ｂのいずれかを設けることができる。
【０２７１】
本実施の形態は、実施の形態１乃至実施の形態１０の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１乃至実施の形態１０などの他の実施の形態と自由に組み合わせて実施することができる。
【０２７２】
（実施の形態１２）
本実施の形態では、実施の形態１乃至実施の形態１０で示した半導体装置を、表示装置に応用した例について説明する。
【０２７３】
実施の形態１乃至実施の形態１０で示した半導体装置は、一例としては、液晶表示装置などの画素に用いることができる。
【０２７４】
図５５（Ａ）〜図５５（Ｆ）に液晶表示装置の画素部の１画素分の回路図の一例を示す。画素は、トランジスタと、容量素子と、液晶素子とを有する。さらに、ゲート信号線５５１、ソース信号線５５２、容量線５５３なども有する。ソース信号線５５２は、映像信号線ということもできる。なお、図５５（Ａ）〜図５５（Ｆ）に示した構成の画素では、１画素の中にサブ画素を有している。当該トランジスタとして、実施の形態１乃至実施の形態１０で示したトランジスタ１００を用いることができる。図５５（Ｇ）は、図５５（Ａ）〜図５５（Ｆ）中で用いたトランジスタ記号である。図５５（Ｇ）において、トランジスタ記号と、実施の形態１乃至実施の形態１０で示したトランジスタ１００の構成との対応を示す。
【０２７５】
図５５（Ａ）〜図５５（Ｆ）中に示す液晶素子のみ示したものが図５５（Ｈ）である。図５５（Ｈ）に示すとおり、液晶素子は、電極１１０（画素電極に対応）と、電極５５０（対向電極に対応）とを有する。また、電極１１０と電極５５０の間に液晶層を有する。
【０２７６】
また、図５５（Ａ）〜図５５（Ｆ）中に示す容量素子としては、実施の形態７や実施の形態８で示した寄生容量や容量素子を用いることができる。
【０２７７】
実施の形態１乃至実施の形態１０に示した半導体装置は、ＥＬ素子（有機発光素子）を用いた表示装置（以下、ＥＬ表示装置という）または発光装置の画素に用いることもできる。
【０２７８】
図５６（Ａ）〜図５６（Ｃ）にＥＬ表示装置の画素の回路図の一例を示す。図５６（Ａ）〜図５６（Ｃ）に示す画素は、ＥＬ素子５６０と、トランジスタ５６２と、トランジスタ５６３と、容量素子５６４とを有する。さらに、ゲート信号線５５１、ソース信号線５５２、容量線５５３、電流供給線５６１なども有する。ソース信号線５５２は、映像信号線ともいう。トランジスタ５６２は、トランジスタ５６３のゲートに映像信号を供給するか否かを制御する機能を有する。トランジスタ５６３は、ＥＬ素子５６０へ供給する電流を制御する機能を有する。当該トランジスタとして、実施の形態１乃至実施の形態１０で示したトランジスタ１００を用いることができる。トランジスタ記号と、実施の形態１乃至実施の形態１０で示したトランジスタ１００の構成との対応は、図５５（Ｇ）に示したとおりである。
【０２７９】
また、実施の形態１乃至実施の形態１０に示した半導体装置は、液晶表示装置やＥＬ表示装置などの駆動回路に用いることができる。駆動回路としては、例えば、画素に信号を出力する走査線駆動回路や信号線駆動回路に用いることができる。図５７（Ａ）及び図５７（Ｂ）に、駆動回路の一部の一例を示す。駆動回路が有するトランジスタ（トランジスタ７０１、トランジスタ７０２、トランジスタ７０３、トランジスタ７０４、トランジスタ７０５、トランジスタ７０６、トランジスタ７０７、トランジスタ７０８、トランジスタ７０９、トランジスタ７１０、トランジスタ７１１、トランジスタ７１２、トランジスタ７１３、トランジスタ７１５、トランジスタ８０１、トランジスタ８０２、トランジスタ８０３、トランジスタ８０４、トランジスタ８０５、トランジスタ８０６、トランジスタ８０７、トランジスタ８０８、トランジスタ８０９、トランジスタ８１０、トランジスタ８１１、トランジスタ８１２、トランジスタ８１３、トランジスタ８１４、トランジスタ８１５、トランジスタ８１６、トランジスタ８１７）の一部、または全部に対して、実施の形態１乃至実施の形態１０で示したトランジスタ１００を用いることができる。
【０２８０】
また、図５７（Ａ）中の容量素子７１４としては、実施の形態７や実施の形態８で示した寄生容量や容量素子を用いることができる。
【０２８１】
本実施の形態は、実施の形態１乃至実施の形態１１の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１乃至実施の形態１１などの他の実施の形態と自由に組み合わせて実施することができる。
【０２８２】
（実施の形態１３）
本実施の形態では、実施の形態１乃至実施の形態１０で示した半導体装置を、液晶表示装置などの表示装置に応用した例について説明する。
【０２８３】
液晶表示装置の画素の構成の一態様を図５３、図５８（Ａ）及び図５８（Ｂ）に示す。また、図５３の上面図におけるＡ１乃至Ａ２の断面図が、図５８（Ａ）または図５８（Ｂ）である。
【０２８４】
図５３、図５８（Ａ）及び図５８（Ｂ）において、画素５３０は、トランジスタ１００と、容量素子５３１と、液晶素子（または表示素子）とを有する。なお、画素５３０はサブ画素であってもよい。図５３、図５８では、液晶素子（または表示素子）の画素電極に相当する電極１１０のみ図示しており、対向電極（共通電極）は、図示していない。
【０２８５】
トランジスタ１００の構成は、実施の形態１乃至実施の形態１０で示した様々な構成を採用することが出来る。したがって、トランジスタ１００の構成は、実施の形態１乃至実施の形態１０で示した構成と同様であるため、同じ部分は同じ符号で示し、説明は省略する。なお、図５８（Ａ）は、図１（Ａ）に示した構成のトランジスタ１００を適用した例であり、図５８（Ｂ）は、図１（Ｃ）に示した構成のトランジスタ１００を適用した例である。
【０２８６】
容量素子５３１は、実施の形態７や実施の形態８で示した寄生容量や容量素子を用いることができる。なお、図５８（Ａ）では、絶縁層１０５を薄くした領域１２１ｃにおいて、容量素子５３１を形成する例である。図５８（Ｂ）では、層１０５ｂを除去した領域１２１ｃにおいて、容量素子５３１を形成する例である。図５８（Ｂ）に示した容量素子５３１の構成は、図２２（Ｄ）で示した容量素子の構成に対応する。
【０２８７】
トランジスタ１００の電極１０６は、開口５０１ａにおいて、電極１０１ａと電気的に接続される。トランジスタ１００の電極１０１は、トランジスタのゲート電極となると共に、ゲート配線としても機能する。電極１０１と並行に、電極１０１ａが設けられている。電極１０１ａは、トランジスタ１００の電極１０６に電位を与える配線として機能すると共に、隣接する行の画素（またはサブ画素）の容量線としても機能する。トランジスタ１００の電極１０４ａはソース電極またはドレイン電極の一方となると共に、ソース配線としても機能する。ソース配線は、ゲート配線と交差するように設けられている。トランジスタ１００の電極１０４ｂは、ソース電極またはドレイン電極の他方となり、開口５０１ｂにおいて、電極１１０と電気的に接続される。容量素子５３１の一対の電極のうち一方は電極１１０であり、他方は電極１０１ａである。
【０２８８】
なお、電極１０１ａは、例えば、電極１０１と同じ層に同じ材料によって形成することができる。なお、電極１０１ａと電極１０１とを異なる材料によって形成してもよい。
【０２８９】
液晶表示装置の画素の構成の別の一態様を図５４、図５８（Ｃ）及び図５８（Ｄ）に示す。また、図５４の上面図におけるＡ１乃至Ａ２の断面図が、図５８（Ｃ）または図５８（Ｄ）である。
【０２９０】
図５４、図５８（Ｃ）及び図５８（Ｄ）において、画素５３０は、トランジスタ１００と、容量素子５３２と、液晶素子（または表示素子）とを有する。なお、画素５３０はサブ画素であってもよい。
【０２９１】
トランジスタ１００の構成は、実施の形態１乃至実施の形態１０で示した構成と同様であるため、同じ部分は同じ符号で示し、説明は省略する。なお、図５８（Ｃ）は、図１（Ａ）に示した構成のトランジスタ１００を適用した例であり、図５８（Ｄ）は、図１（Ｃ）に示した構成のトランジスタ１００を適用した例である。このように、トランジスタ１００として、実施の形態１乃至実施の形態１０で示した様々な構成を採用することが出来る。
【０２９２】
容量素子５３２は、実施の形態７や実施の形態８で示した寄生容量や容量素子を用いることができる。なお、図５８（Ｃ）では、絶縁層１０５を薄くした領域１２１ｃにおいて、容量素子５３２を形成する例である。図５８（Ｄ）では、層１０５ｂを除去した領域１２１ｃにおいて、容量素子５３２を形成する例である。図５８（Ｄ）に示した容量素子５３１の構成は、図２２（Ｅ）で示した容量素子の構成に対応する。
【０２９３】
トランジスタ１００の電極１０６は、開口５０２ａにおいて、電極１０１と電気的に接続される。トランジスタ１００の電極１０１は、トランジスタのゲート電極となると共に、ゲート配線としても機能する。電極１０１と並行に、電極１０１ｂが設けられている。電極１０１ｂは容量線として機能する。トランジスタ１００の電極１０４ａはソース電極またはドレイン電極の一方となると共に、ソース配線としても機能する。ソース配線は、ゲート配線と交差するように設けられている。トランジスタ１００の電極１０４ｂは、ソース電極またはドレイン電極の他方となり、開口５０２ｂにおいて、電極１１０と電気的に接続される。容量素子５３２の一対の電極のうち一方は電極１１０であり、他方は電極１０１ｂである。
【０２９４】
なお、電極１０１ｂは、例えば、電極１０１と同じ層に同じ材料によって形成することができる。なお、電極１０１ｂと電極１０１とを異なる材料によって形成してもよい。
【０２９５】
なお、図５４では、電極１１０として、複数の開口を有する構成を示したがこれに限定されない。また、図５３に示した構成において、電極１１０を複数の開口を有する構成としてもよい。電極１１０は任意の形状とすることができる。
【０２９６】
図５３、図５４、図５８において、電極１１０としては、透光性を有する電極とすることができる。または、反射性を有する領域と透光性を有する領域との両方を含む電極とすることができる。電極１１０として、反射性を有する領域と透光性を有する領域との両方を含む電極を用いる場合、液晶表示装置を半透過型とすることができる。
【０２９７】
電極１１０として、反射性を有する領域と透光性を有する領域との両方を含む電極を用いる場合、当該反射性を有する領域に含まれる反射電極が形成された層と同じ層に、同じ材料を用いて電極１０６を形成することができる。こうして、トランジスタ１００の半導体層１０３を遮光することもできる。また、反射性を有する領域と透光性を有する領域との両方を含む電極は、透光性の膜と反射性の膜との積層をハーフトーンマスクを用いてエッチング加工することによって形成することもできる。
【０２９８】
なお、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、エレクトロウェッティング素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイパネル（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
【０２９９】
本実施の形態は、実施の形態１乃至実施の形態１２の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１乃至実施の形態１２などの他の実施の形態と自由に組み合わせて実施することができる。
【０３００】
（実施の形態１４）
本実施の形態では、表示装置を表示モジュールに応用した例について説明する。
【０３０１】
図７２は、表示モジュールを示す図である。図７２に示した表示モジュールは、筐体９０１、表示装置９０２、バックライトユニット９０３、筐体９０４を有し、表示装置９０２は、ドライバＩＣ９０５と電気的に接続されている。また、バックライトユニット９０３には、端子９０６により電源電圧や信号が供給されている。
【０３０２】
なお、図７２に示した表示モジュールに限定されず、タッチパネルを有する表示モジュールであってもよい。また、表示モジュールは、フレキシブルプリントサーキット（ＦＰＣ）を有していてもよい。図７２において、ドライバＩＣ９０５は、フレキシブルプリントサーキット（ＦＰＣ）によって表示装置９０２と電気的に接続されていてもよい。また、表示モジュールは、偏光板や位相差板等の光学フィルムを有していてもよい。
【０３０３】
本実施の形態は、実施の形態１乃至実施の形態１３の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１乃至実施の形態１３などの他の実施の形態と自由に組み合わせて実施することができる。
【０３０４】
（実施の形態１５）
本実施の形態においては、電子機器の例について説明する。
【０３０５】
図６７（Ａ）乃至図６７（Ｈ）、図６８（Ａ）乃至図６８（Ｄ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。
【０３０６】
図６７（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図６７（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図６７（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、イヤホン５０１３、等を有することができる。図６７（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図６７（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図６７（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図６７（Ｇ）はテレビ受像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図６７（Ｈ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。図６８（Ａ）はディスプレイであり、上述したものの他に、支持台５０１８、等を有することができる。図６８（Ｂ）はカメラであり、上述したものの他に、外部接続ポート５０１９、シャッターボタン５０１５、受像部５０１６、等を有することができる。図６８（Ｃ）はコンピュータであり、上述したものの他に、ポインティングデバイス５０２０、外部接続ポート５０１９、リーダ／ライタ５０２１、等を有することができる。図６８（Ｄ）は携帯電話機であり、上述したものの他に、送信部、受信部、携帯電話・移動端末向けの１セグメント部分受信サービス用チューナ、等を有することができる。
【０３０７】
図６７（Ａ）乃至図６７（Ｈ）、図６８（Ａ）乃至図６８（Ｄ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図６７（Ａ）乃至図６７（Ｈ）、図６８（Ａ）乃至図６８（Ｄ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
【０３０８】
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。
【０３０９】
次に、半導体装置の応用例を説明する。
【０３１０】
図６８（Ｅ）に、半導体装置を、建造物と一体にして設けた例について示す。図６８（Ｅ）は、筐体５０２２、表示部５０２３、操作部であるリモコン装置５０２４、スピーカ５０２５等を含む。半導体装置は、壁かけ型として建物と一体となっており、設置するスペースを広く必要とすることなく設置可能である。
【０３１１】
図６８（Ｆ）に、建造物内に半導体装置を、建造物と一体にして設けた別の例について示す。表示パネル５０２６は、ユニットバス５０２７と一体に取り付けられており、入浴者は表示パネル５０２６の視聴が可能になる。
【０３１２】
なお、本実施の形態において、建造物として壁、ユニットバスを例としたが、本実施の形態はこれに限定されず、様々な建造物に半導体装置を設置することができる。
【０３１３】
次に、半導体装置を、移動体と一体にして設けた例について示す。
【０３１４】
図６８（Ｇ）は、半導体装置を、自動車に設けた例について示した図である。表示パネル５０２８は、自動車の車体５０２９に取り付けられており、車体の動作又は車体内外から入力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を有していてもよい。
【０３１５】
図６８（Ｈ）は、半導体装置を、旅客用飛行機と一体にして設けた例について示した図である。図６８（Ｈ）は、旅客用飛行機の座席上部の天井５０３０に表示パネル５０３１を設けたときの、使用時の形状について示した図である。表示パネル５０３１は、天井５０３０とヒンジ部５０３２を介して一体に取り付けられており、ヒンジ部５０３２の伸縮により乗客は表示パネル５０３１の視聴が可能になる。表示パネル５０３１は乗客が操作することで情報を表示する機能を有する。
【０３１６】
なお、本実施の形態において、移動体としては自動車車体、飛行機機体について例示したがこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノレール、鉄道等を含む）、船舶等、様々なものに設置することができる。
【０３１７】
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章において、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能であるものとする。そのため、例えば、能動素子（トランジスタ、ダイオードなど）、配線、受動素子（容量素子、抵抗素子など）、導電層、絶縁層、半導体層、有機材料、無機材料、部品、装置、動作方法、製造方法などが単数又は複数記載された図面または文章において、その一部分を取り出して、発明の一態様を構成することが可能であるものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一態様を構成することは可能である。別の例としては、Ｎ個（Ｎは整数）の層を有して構成される断面図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の層を抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、Ｎ個（Ｎは整数）の要素を有して構成されるフローチャートから、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の要素を抜き出して、発明の一態様を構成することは可能である。
【０３１８】
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
【０３１９】
なお、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。したがって、ある内容について、図に記載されていれば、文章を用いて述べていなくても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
【符号の説明】
【０３２０】
１００ トランジスタ
１０１ 電極
１０２ 絶縁層
１０３ 半導体層
１０４ 電極
１０５ 絶縁層
１０６ 電極
１０７ 絶縁層
１１０ 電極
１２１ 領域
１２２ 領域
１２３ 開口
１２４ 開口
１２５ 開口
１２６ 開口
１２７ 開口
１２８ 開口
１９１ 開口
１９２ 開口
１９３ 開口
１９４ 開口
１９５ 開口
１９６ 開口
１９７ 開口
１９８ 開口
２００ 絶縁表面
２８１ 部分
２８２ 部分
２８３ 部分
４４１ 開口
４４２ 開口
４４３ 開口
４４４ 開口
４４５ 開口
４４６ 開口
４４７ 開口
４４８ 開口
４５１ 開口
４５２ 開口
４５３ 開口
４５４ 開口
４５５ 開口
４５６ 開口
４５７ 開口
４５８ 開口
５１０ 突起物
５３０ 画素
５３１ 容量素子
５３２ 容量素子
５５０ 電極
５５１ ゲート信号線
５５２ ソース信号線
５５３ 容量線
５６０ ＥＬ素子
５６１ 電流供給線
５６２ トランジスタ
５６３ トランジスタ
５６４ 容量素子
５９１ 絶縁膜
５９２ ハーフトーンマスク
６０２ レジスト
６０３ ハーフトーンマスク
６０４ レジストマスク
６５２ ブラックマトリクス
７０１ トランジスタ
７０２ トランジスタ
７０３ トランジスタ
７０４ トランジスタ
７０５ トランジスタ
７０６ トランジスタ
７０７ トランジスタ
７０８ トランジスタ
７０９ トランジスタ
７１０ トランジスタ
７１１ トランジスタ
７１２ トランジスタ
７１３ トランジスタ
７１４ 容量素子
７１５ トランジスタ
８０１ トランジスタ
８０２ トランジスタ
８０３ トランジスタ
８０４ トランジスタ
８０５ トランジスタ
８０６ トランジスタ
８０７ トランジスタ
８０８ トランジスタ
８０９ トランジスタ
８１０ トランジスタ
８１１ トランジスタ
８１２ トランジスタ
８１３ トランジスタ
８１４ トランジスタ
８１５ トランジスタ
８１６ トランジスタ
８１７ トランジスタ
９０１ 筐体
９０２ 表示装置
９０３ バックライトユニット
９０４ 筐体
９０５ ドライバＩＣ
９０６ 端子
１０１ａ 電極
１０１ｂ 電極
１０３ａ 半導体層
１０４ａ 電極
１０４ｂ 電極
１０４ｃ 電極
１０５ａ 層
１０５ｂ 層
１０５ｃ 層
１０６ａ 電極
１０８ａ 導電層
１０８ｂ 導電層
１０９ 接続部分
１１０ｂ 電極
１２１ｃ 領域
１２８ａ 開口
１３１ａ 端部
１３１ｂ 端部
１３２ａ 端部
１３２ｂ 端部
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
５０１８ 支持台
５０１９ 外部接続ポート
５０１ａ 開口
５０１ｂ 開口
５０２０ ポインティングデバイス
５０２１ リーダ／ライタ
５０２２ 筐体
５０２３ 表示部
５０２４ リモコン装置
５０２５ スピーカ
５０２６ 表示パネル
５０２７ ユニットバス
５０２８ 表示パネル
５０２９ 車体
５０２ａ 開口
５０２ｂ 開口
５０３０ 天井
５０３１ 表示パネル
５０３２ ヒンジ部
５１０ａ 層
５１０ｂ 層
５９２ａ 領域
５９２ｂ 領域
５９２ｃ 領域
６０１ａ 絶縁膜
６０１ｂ 絶縁膜
６０１ｃ 絶縁膜
６０３ａ 領域
６０３ｂ 領域
６０３ｃ 領域
【技術分野】
【０００１】
本発明は半導体装置、表示装置、発光装置、及びそれらの作製方法に関する。特に、トランジスタを用いた半導体装置、表示装置、発光装置、及びそれらの作製方法に関する。または、半導体装置、表示装置、発光装置を用いた電子機器に関する。
【背景技術】
【０００２】
半導体層を挟んで上下にゲート電極を有する構成のトランジスタでは、オン電流を増やすことが、または、しきい値を制御してオフ電流を低減することができることが知られている。このような構成のトランジスタは、ダブルゲート型のトランジスタ、または、デュアルゲート型のトランジスタと呼ばれている。以下、このような構成のトランジスタを、バックゲート電極を有するボトムゲート型のトランジスタとも呼ぶことがある。
【０００３】
バックゲート電極を有するボトムゲート型のトランジスタは、例えば、表示装置に用いることができる。（特許文献１の図７等参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１０９３４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の表示装置において、開口率を上げるため、または、画素電極へのノイズを減らすために、トランジスタの上には、平坦化用の絶縁層が形成され、当該平坦化用の絶縁層上に画素電極が形成されている。ここで、トランジスタのバックゲート電極は、当該平坦化用の絶縁層の下層であって、トランジスタの半導体層（チャネルが形成される半導体層）に近い位置に配置される。
【０００６】
特許文献１に記載の表示装置において、バックゲート電極は画素電極とは別の層に形成されるので、バックゲート電極を設けない構成のトランジスタを用いた表示装置よりも、その作製工程が増えるという課題がある。
【０００７】
表示装置の作製工程の増加を低減するために、バックゲート電極と画素電極を同じ層に形成すると、バックゲート電極とトランジスタの半導体層の間に平坦化用の絶縁層が存在する。平坦化用の絶縁層は一般に厚さが厚いため、当該バックゲート電極が十分に機能を果たすことができないという課題がある。
【０００８】
本発明の一態様は、バックゲート電極を有するボトムゲート型のトランジスタを用いた半導体装置を、より少ない工程で作製することを課題の一つとする。または、本発明の一態様は、より少ない工程で作製可能な、バックゲート電極を有するボトムゲート型のトランジスタを用いた半導体装置を提供することを課題の一つとする。または、本発明の一態様は、バックゲート電極によって半導体層に強い電界を加えることができる半導体装置を提供することを課題の一つとする。または、本発明の一態様は、しきい値電圧が制御される半導体装置を提供することを課題の一つとする。または、本発明の一態様は、ノーマリオフ状態になりやすい半導体装置を提供することを課題の一つとする。または、本発明の一態様は、オン電流の大きいトランジスタを用いた半導体装置を提供することを課題の一つとする。または、本発明の一態様は、光がチャネル等に入射するのを抑制可能なトランジスタを有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、劣化しにくいトランジスタを有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、ハーフトーンマスクまたはグレートーンマスクを用いて、トランジスタのチャネルの上に設ける絶縁層の厚さを異ならせる半導体装置を提供することを課題の一つとする。または、本発明の一態様は、工程数の増加を抑えながら、より良い半導体装置を提供することを課題の一つとする。または、本発明の一態様は、工程数の増加を抑えることにより、コストの増加を抑えた半導体装置を提供することを課題の一つとする。または、本発明の一態様は、オフ電流の少ないトランジスタを用いて、正確な表示を行うことができる表示装置を提供することを課題の一つとする。または、本発明の一態様は、開口率の高い表示装置を提供することを課題の一つとする。または、本発明の一態様は、画素電極へのノイズが少ない半導体装置を提供することを課題の一つとする。または、本発明の一態様は、画素電極の下に設けられる絶縁層が、バックゲート電極の下に設けられる絶縁層よりも厚い半導体装置を提供することを課題の一つとする。
【０００９】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１０】
本発明の一態様は、トランジスタと、画素電極とを有し、トランジスタは、第１のゲート電極と、第１のゲート電極上の第１の絶縁層と、第１の絶縁層上の半導体層と、半導体層上の第２の絶縁層と、第２の絶縁層上の第２のゲート電極とを有し、第１のゲート電極は、第１の絶縁層を介して、半導体層と重なる領域を有し、第２のゲート電極は、第２の絶縁層を介して、半導体層と重なる領域を有し、画素電極は、第２の絶縁層上に設けられ、第１の領域は、第２のゲート電極の少なくとも一部が、半導体層の少なくとも一部と重なる領域のうちの、少なくとも一部の領域であり、第２の領域は、画素電極が設けられた領域のうちの、少なくとも一部の領域であり、第１の領域における第２の絶縁層は、第２の領域における第２の絶縁層よりも薄いことを特徴とする半導体装置である。
【００１１】
トランジスタは、更に第１の電極と第２の電極とを有し、第１の電極と第２の電極の一方をソース電極とし、他方をドレイン電極とすることができる。画素電極は、第２の絶縁層に設けられた開口において、トランジスタと電気的に接続されていてもよい。
【００１２】
第２の絶縁層は、カラーフィルタ、またはブラックマトリクスのいずれか一方、または両方を含んでいてもよい。
【００１３】
本発明の一態様は、絶縁表面上に、第１のゲート電極を形成し、第１のゲート電極上に、第１の絶縁層を形成し、第１の絶縁層上に、第１の絶縁層を介して第１のゲート電極の少なくとも一部と少なくとも一部が重なる半導体層を形成し、半導体層上に、第１の領域と第２の領域を有し、第１の領域が第２の領域より薄い第２の絶縁層を形成し、第２の絶縁層上に、第２の絶縁層の第１の領域を介して半導体層の少なくとも一部と少なくとも一部が重なる第２のゲート電極と、第２の絶縁層の第２の領域の少なくとも一部の上に、画素電極の少なくとも一部とを形成することを特徴とする半導体装置の作製方法である。
【００１４】
本発明の一態様は、絶縁表面上に、第１のゲート電極を形成し、第１のゲート電極上に、第１の絶縁層を形成し、第１の絶縁層上に、第１の絶縁層を介して第１のゲート電極の少なくとも一部と少なくとも一部が重なる半導体層を形成し、半導体層上に、第１の領域と第２の領域を有し第１の領域が第２の領域より薄く、且つ貫通する開口を有する第２の絶縁層を形成し、第２の絶縁層上に、第２の絶縁層の第１の領域を介して半導体層の少なくとも一部と少なくとも一部が重なる第２のゲート電極と、第２の絶縁層の第２の領域の少なくとも一部の上に少なくとも一部が重なり、且つ貫通する開口において下方の配線または電極と接する画素電極とを形成することを特徴とする半導体装置の作製方法である。
【００１５】
第２の絶縁層は、ハーフトーンマスク、グレートーンマスク、位相シフトマスク、または多階調マスクを用いることによって形成してもよい。
【発明の効果】
【００１６】
本発明の一態様によって、バックゲート電極を有するボトムゲート型のトランジスタを用いた半導体装置を、より少ない工程で作製することができる。または、より少ない工程で作製可能な、バックゲート電極を有するボトムゲート型のトランジスタを用いた半導体装置を提供することができる。または、バックゲート電極によって半導体層に強い電界を加えることができる半導体装置を提供することができる。または、しきい値電圧が制御される半導体装置を提供することができる。または、ノーマリオフ状態になりやすい半導体装置を提供することができる。または、オン電流の大きいトランジスタを用いた半導体装置を提供することができる。または、ハーフトーンマスク、グレートーンマスク、位相シフトマスク、または多階調マスクなどを用いて、トランジスタのチャネルの上に設ける絶縁層の厚さを異ならせる半導体装置を提供することができる。または、工程数の増加を抑えながら、より良い半導体装置を提供することができる。または、工程数の増加を抑えることにより、コストの増加を抑えた半導体装置を提供することができる。または、オフ電流の少ないトランジスタを用いて、正確な表示を行うことができる表示装置を提供することができる。または、開口率の高い表示装置を提供することができる。または、画素電極へのノイズが少ない表示装置を提供することができる。または、画素電極の下に設けられる絶縁層が、バックゲート電極の下に設けられる絶縁層よりも厚い表示装置を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】半導体装置の構成を示す断面図。
【図２】半導体装置の構成を示す断面図。
【図３】半導体装置の構成を示す断面図。
【図４】半導体装置の構成を示す断面図。
【図５】半導体装置の構成を示す断面図。
【図６】半導体装置の構成を示す断面図。
【図７】半導体装置の構成を示す断面図。
【図８】半導体装置の構成を示す断面図。
【図９】半導体装置の構成を示す断面図。
【図１０】半導体装置の構成を示す断面図。
【図１１】半導体装置の構成を示す断面図。
【図１２】半導体装置の構成を示す断面図。
【図１３】半導体装置の構成を示す断面図。
【図１４】半導体装置の構成を示す断面図。
【図１５】半導体装置の構成を示す断面図。
【図１６】半導体装置の構成を示す断面図。
【図１７】半導体装置の構成を示す断面図。
【図１８】半導体装置の構成を示す断面図。
【図１９】半導体装置の構成を示す断面図。
【図２０】半導体装置の構成を示す断面図。
【図２１】半導体装置の構成を示す断面図。
【図２２】半導体装置の構成を示す断面図。
【図２３】半導体装置の構成を示す断面図。
【図２４】半導体装置の構成を示す断面図。
【図２５】半導体装置の構成を示す断面図。
【図２６】半導体装置の構成を示す断面図。
【図２７】半導体装置の構成を示す断面図。
【図２８】半導体装置の構成を示す断面図。
【図２９】半導体装置の構成を示す断面図。
【図３０】半導体装置の構成を示す断面図。
【図３１】半導体装置の構成を示す断面図。
【図３２】半導体装置の構成を示す断面図。
【図３３】半導体装置の構成を示す断面図。
【図３４】半導体装置の構成を示す断面図。
【図３５】半導体装置の構成を示す断面図。
【図３６】半導体装置の構成を示す断面図。
【図３７】半導体装置の構成を示す断面図。
【図３８】半導体装置の構成を示す断面図。
【図３９】半導体装置の構成を示す断面図。
【図４０】半導体装置の構成を示す断面図。
【図４１】半導体装置の構成を示す断面図。
【図４２】半導体装置の構成を示す断面図。
【図４３】半導体装置の構成を示す断面図。
【図４４】半導体装置の構成を示す断面図。
【図４５】半導体装置の構成を示す断面図。
【図４６】半導体装置の構成を示す断面図。
【図４７】半導体装置の構成を示す断面図。
【図４８】半導体装置の構成を示す断面図。
【図４９】半導体装置の構成を示す断面図。
【図５０】半導体装置の構成を示す断面図。
【図５１】半導体装置の構成を示す断面図。
【図５２】半導体装置の構成を示す断面図。
【図５３】半導体装置の構成を示す上面図。
【図５４】半導体装置の構成を示す上面図。
【図５５】半導体装置の構成を示す回路図。
【図５６】半導体装置の構成を示す回路図。
【図５７】半導体装置の構成を示す回路図。
【図５８】半導体装置の構成を示す断面図。
【図５９】半導体装置の作製方法を示す図。
【図６０】半導体装置の作製方法を示す図。
【図６１】半導体装置の作製方法を示す図。
【図６２】半導体装置の作製方法を示す図。
【図６３】半導体装置の作製方法を示す図。
【図６４】半導体装置の作製方法を示す図。
【図６５】半導体装置の構成を示す断面図。
【図６６】半導体装置の構成を示す断面図。
【図６７】電子機器を示す図。
【図６８】電子機器を示す図。
【図６９】酸化物半導体層の構造を説明する図。
【図７０】酸化物半導体層の構造を説明する図。
【図７１】酸化物半導体層の構造を説明する図。
【図７２】表示モジュールを示す図。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有する部分については同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００１９】
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことができる。
【００２０】
なお、ある一つの実施の形態において述べる図（一部でもよい）の構成は、その図の別の部分の構成、その実施の形態において述べる別の図（一部でもよい）の構成、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）の構成と組み合わせることができる。
【００２１】
なお、図において、大きさ、厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、本発明の実施形態の一態様は、必ずしもそのスケールに限定されない。または、図は、理想的な例を模式的に示したものである。よって、本発明の実施形態の一態様は、図に示す形状などに限定されない。例えば、製造技術による形状のばらつき、誤差による形状のばらつきなどを含むことが可能である。
【００２２】
なお、ＸとＹとが接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とを含むものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。
【００２３】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオードなど）が、ＸとＹとの間に１個以上接続されることが可能である。
【００２４】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
【００２５】
なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
【００２６】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、実際には、例えば配線の一部が電極としても機能する場合など、一の導電層が、配線及び電極のような複数の構成要素の機能を併せ持っている場合もある。本明細書において電気的に接続とは、このような、一の導電層が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００２７】
（実施の形態１）
本実施の形態では、本発明の半導体装置など（表示装置、発光装置など）の一態様について図面を参照して説明する。
【００２８】
本発明の一態様の半導体装置の断面図を図１（Ａ）に示す。半導体装置は、絶縁表面（又は絶縁基板）２００の上に、トランジスタ１００と、電極１１０とを有する。トランジスタ１００は、電極１０１と、電極１０１上の絶縁層１０２と、絶縁層１０２上の半導体層１０３と、半導体層１０３上の絶縁層１０５と、絶縁層１０５上の電極１０６とを有する。電極１０１は、絶縁層１０２を介して、半導体層１０３と重なる領域を有する。電極１０６は、絶縁層１０５を介して、半導体層１０３と重なる領域を有する。電極１１０は、絶縁層１０５上に設けられる。領域１２１は、電極１０６の少なくとも一部が、半導体層１０３の少なくとも一部と重なる領域のうちの、少なくとも一部の領域である。領域１２２は、電極１１０が設けられた領域のうちの、少なくとも一部の領域である。領域１２１における絶縁層１０５は、領域１２２における絶縁層１０５よりも薄い。絶縁層１０５は領域１２１と領域１２１よりも厚い領域１２２を有し、領域１２１は電極１０６と半導体層１０３とが重なる領域の少なくとも一部の領域であり、領域１２２は電極１１０の少なくとも一部と重畳するともいえる。
【００２９】
ここで、電極１０１は、トランジスタ１００の第１のゲート電極として、電極１０６はトランジスタ１００の第２のゲート電極（バックゲート電極）として機能させることができる。また、電極１１０は、画素電極として機能させることができる。絶縁層１０５の薄い領域（領域１２１）を介して電極１０６は半導体層１０３と重なるため、電極１０６はバックゲート電極として十分機能する。電極１１０と電極１０６は、同じ導電膜をエッチングすることによって形成されたものであってもよい。この場合、電極１１０と電極１０６は同じ材料を有し、概ね同じ膜厚を有する。また、電極１１０と電極１０６は、異なる導電膜をエッチングすることによって形成されたものであってもよい。同じ導電膜をエッチングする場合には、プロセス工程数を低減することが出来る。
【００３０】
なお、トランジスタは、第１のゲート電極と第２のゲート電極（バックゲート電極）とを、両方有することが望ましい。ただし、本発明の実施形態の一態様は、これに限定されず、第１のゲート電極または第２のゲート電極（バックゲート電極）のいずれか一方のみを有し、他方を有さないことも可能である。例えば、図６６（Ｃ）に示すように、電極１０６を有さない構成であってもよい。そのような場合でも、トランジスタとして機能させることが出来る。
【００３１】
図１（Ａ）において、トランジスタ１００は、更に電極１０４ａと電極１０４ｂとを有する。電極１０４ａと電極１０４ｂの一方をソース電極とし、他方をドレイン電極とすることができる。図１（Ａ）では、電極１０４ａと電極１０４ｂが半導体層１０３の上方に（例えば、電極１０４ａと電極１０４ｂが、半導体層１０３の上面および側面と接するように）設けられている。半導体層１０３の下面と、電極１０４ａ及び電極１０４ｂとは、接していない。
【００３２】
なお、トランジスタは、ソース電極とドレイン電極とを、両方有することが望ましい。ただし、本発明の実施形態の一態様は、これに限定されず、トランジスタが、ソース電極またはドレイン電極のいずれか一方のみを有し、他方を有さないことも可能であり、両方を有さないことも可能である。そのような場合でも、当該トランジスタが、半導体層１０３を用いて別の素子（例えば、別のトランジスタ）に接続されるようにすれば、半導体層１０３にチャネルが形成されるトランジスタを正常に機能させることが出来る。
【００３３】
なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことが出来るものである。ここで、ソースとドレインとは、トランジスタの構造又は動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソースとして機能する部分、及びドレインとして機能する部分を、ソース又はドレインと呼ばない場合がある。その場合、一例として、ソースとドレインとの一方を、第１端子、第１電極、又は第１領域と表記し、ソースとドレインとの他方を、第２端子、第２電極、又は第２領域と表記する場合がある。
【００３４】
電極１１０は、絶縁層１０５に設けられた開口を介して、トランジスタ１００と電気的に接続することができる。
【００３５】
なお、「Ｘの上にＹが」、あるいは、「Ｘ上にＹが」、と明示的に記載する場合は、Ｘの上にＹが直接接していることに限定されない。直接接してはいない場合、つまり、ＸとＹと間に別の対象物が介在する場合も含むものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００３６】
従って例えば、「層Ｘの上に（もしくは層Ｘ上に）、層Ｙが」、と明示的に記載されている場合は、層Ｘの上に直接接して層Ｙがある場合と、層Ｘの上に直接接して別の層（例えば層Ｚなど）があって、その上に直接接して層Ｙがある場合とを含むものとする。なお、別の層（例えば層Ｚなど）は、単層でもよいし、複層（積層）でもよい。
【００３７】
さらに、「Ｘの上方にＹが」、と明示的に記載されている場合についても同様であり、Ｘの上にＹが直接接していることに限定されず、ＸとＹとの間に別の対象物が介在する場合も含むものとする。従って例えば、「層Ｘの上方に、層Ｙが」、という場合は、層Ｘの上に直接接して層Ｙがある場合と、層Ｘの上に直接接して別の層（例えば層Ｚなど）があって、その上に直接接して層Ｙがある場合とを含むものとする。なお、別の層（例えば層Ｚなど）は、単層でもよいし、複層（積層）でもよい。
【００３８】
なお、Ｘの下にＹが、あるいは、Ｘの下方にＹが、の場合についても、同様である。
【００３９】
なお、図９（Ａ）に示すように、半導体層１０３のうち、電極１０４ａ及び電極１０４ｂと重ならない領域の厚さが薄くなっていてもよい。例えば、電極１０４ａと電極１０４ｂを作製するためのエッチング加工をする際に、電極１０４ａ及び電極１０４ｂとなる層の下層に存在する半導体層１０３の表面の一部がエッチングされても良い。こうして、半導体層１０３のうちチャネルとなる領域の少なくとも一部が薄くなったトランジスタ（または、チャネルの上部と、電極１０４ａ及び電極１０４ｂとの間などにチャネル保護膜がないトランジスタ）を、チャネルエッチング型のトランジスタと呼ぶ場合がある。
【００４０】
本発明の半導体装置の一態様は、図１（Ａ）に限定されない。以下に、本発明の半導体装置のその他の構成の例を示す。なお、図１（Ａ）と同じ部分は同じ符号を用いて示し、説明は省略する。
【００４１】
例えば、図１（Ｂ）に示すように、半導体層１０３と、電極１０４ａと電極１０４ｂとの間に、絶縁層１０７が設けられた構成とすることもできる。絶縁層１０７は、電極１０４ａと電極１０４ｂを作製するためのエッチング加工をする際に、半導体層１０３（特に、半導体層１０３のチャネルとなる領域）がエッチングされるのを防止するための保護膜（チャネル保護膜）としての機能を有する。チャネル保護膜が設けられたトランジスタをチャネル保護型のトランジスタと呼ぶ場合がある。この場合、半導体層１０３を薄くすることが出来るため、トランジスタ１００のＳ値を良くする（小さくする）ことが出来る。
【００４２】
なお、チャネル保護型のトランジスタとする場合、図６５（Ｄ）に示すように、領域１２１において、絶縁層１０５を除去することが可能である。その場合、電極１０６と、絶縁層１０７とは、一部で直接接する構造となる。このようにすることにより、電極１０６はバックゲート電極として、より強い電界を半導体層１０３に印加することが可能となる。
【００４３】
または、例えば、図２（Ａ）に示すように、電極１０４ａと電極１０４ｂは、半導体層１０３の下方に（例えば、電極１０４ａと電極１０４ｂの上面及び端面の一部が半導体層１０３の下面と接するように）形成してもよい。このようにすることにより、半導体層１０３は、電極１０４ａと電極１０４ｂをエッチングするときのダメージを受けないようにすることが出来る。または、半導体層１０３を薄くすることができ、Ｓ値を良くする（Ｓ値を小さくする）ことが出来る。
【００４４】
または、例えば、図３（Ａ）に示すように、半導体層１０３の端部１３１ａ及び端部１３１ｂと、電極１０４ａ及び電極１０４ｂの端部１３２ａ及び端部１３２ｂとが、概略揃った形状とすることもできる。このような半導体層１０３と電極１０４ａ及び電極１０４ｂは、半導体膜と当該半導体膜上の導電膜との積層膜を、同一のマスクを用いてエッチングすることによって形成することができる。当該マスクとして、露光に用いる光の透過率が互いに異なる領域を３つ以上有するフォトマスク（以下、ハーフトーンマスク、グレートーンマスク、位相シフトマスク、または多階調マスクという）を用いることができる。ハーフトーンマスクを用いることによって、半導体層１０３が露出した領域と、半導体層１０３が除去された領域とを、１枚のマスクを用いたエッチング工程によって形成することができる。こうして、トランジスタ１００の作製工程を更に減らし、半導体装置の更なる低コスト化を実現することができる。なお、ハーフトーンマスクを用いて半導体層１０３と電極１０４ａ及び電極１０４ｂとを形成した場合、電極１０４ａ及び電極１０４ｂの下には、必ず半導体層１０３が存在する構成となる。なお、端部１３２ａ及び／又は端部１３２ｂは、階段状になっている場合もある。
【００４５】
または、図３（Ｂ）に示す様に、図３（Ａ）に示した構成においてチャネル保護膜として機能する絶縁層１０７を設けることもできる。このように、図３（Ｂ）以外の場合においても、チャネル保護膜を設けていない様々なトランジスタにおいて、チャネル保護膜を追加して設けることが出来る。
【００４６】
または、例えば、図９（Ａ）に示す様に、半導体層１０３と電極１０４ａ及び電極１０４ｂとの間に、導電層１０８ａ及び導電層１０８ｂを有する構成とすることもできる。導電層１０８ａ及び導電層１０８ｂは、例えば、導電性を付与する不純物元素が添加された半導体層を用いて形成することができる。または、例えば、導電層１０８ａ及び導電層１０８ｂは、導電性の金属酸化物を用いて形成することもできる。または、例えば、導電層１０８ａ及び導電層１０８ｂは、導電性を付与する不純物元素が添加された、導電性の金属酸化物を用いて形成することもできる。なお、図１（Ａ）などの場合において、半導体層１０３の一部の領域に、導電性を付与する不純物元素が添加されていてもよい。導電性を付与する不純物元素の一例として、リン、ヒ素、ボロン、水素、スズなどがある。
【００４７】
ここで、図９（Ａ）において、半導体層１０３のうち、電極１０４ａ及び電極１０４ｂ、並びに、導電層１０８ａ及び導電層１０８ｂと重ならない領域では、厚さが薄くなっている。これは、電極１０４ａと電極１０４ｂ、並びに、導電層１０８ａ及び導電層１０８ｂを作製するためのエッチング加工をする際に、電極１０４ａと電極１０４ｂとなる層、並びに、導電層１０８ａ及び導電層１０８ｂとなる層の下層に存在する半導体層１０３の表面の一部がエッチングされるためである（チャネルエッチング型のトランジスタ）。なお、半導体層１０３と導電層１０８ａ及び導電層１０８ｂとの間にチャネル保護膜を設けることによって、半導体層１０３がエッチングされるのを防止してもよい（チャネル保護型のトランジスタ）。
【００４８】
なお、上記では、電極１１０及び電極１０６が、同じ層を用いて形成された構成を示したがこれに限定されず、電極１１０と電極１０６は別の層を用いて形成されていてもよい。
【００４９】
または、電極１０４ａ及び電極１０４ｂと、半導体層１０３との間、または、電極１０４ａ及び電極１０４ｂと、導電層１０８ａ及び導電層１０８ｂとの間において、絶縁層を設けることが可能である。そして、その絶縁層に開口を設けて、電極１０４ａ及び電極１０４ｂと、半導体層１０３とを接続、または、電極１０４ａ及び電極１０４ｂと、導電層１０８ａ及び導電層１０８ｂとを接続するようにしてもよい。
【００５０】
なお、絶縁表面２００を有する基板としては、様々な基板を用いることが出来る。基板の種類は、特定のものに限定されることはない。基板の一例としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。
【００５１】
なお、トランジスタ１００を基板上に形成し、その後、当該基板とは別の基板にトランジスタ１００を転置することによって、当該別の基板上にトランジスタ１００を配置してもよい。
【００５２】
上述のとおり、図１（Ａ）、図１（Ｂ）、図２（Ａ）、図３（Ａ）、図３（Ｂ）、図９（Ａ）などに示したトランジスタ１００では、バックゲート電極によって、しきい値電圧を効果的に制御することが可能となる。そのため、ノーマリオフ状態になりやすくすることが出来る。または、バックゲート電極によって、オン電流を効果的に大きくすることが出来る。または、バックゲート電極によって、オフ電流を効果的に小さくすることが出来る。または、バックゲート電極によって、オンオフ比を大きくすることが出来る。そのため、上記構成を表示装置に採用することによって、表示装置は正確な表示を行うことができる。または、上記構成を表示装置や発光装置に採用し、絶縁層１０５を平坦化膜としても機能させることによって、開口率を高くすることが出来る。
【００５３】
本実施の形態は、本発明の一態様である構成例のうちの基本的な例の一つである。そのため、その一部または全部に対して、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する他の実施の形態と自由に組み合わせて実施することができる。
【００５４】
（実施の形態２）
本実施の形態では、本発明の半導体装置など（表示装置、発光装置など）の一態様について図面を参照して説明する。
【００５５】
実施の形態１において、図１（Ａ）、図１（Ｂ）、図２（Ａ）、図３（Ａ）、図３（Ｂ）、図９（Ａ）などを用いて示した構成において、領域１２２又はその一部における絶縁層１０５を複数の層の積層とすることができる。領域１２２又はその一部における絶縁層１０５は、ｍ（ｍは２以上の自然数）個の層の積層を有する。領域１２１又はその一部における絶縁層１０５は、ｍと同じ、または、ｍより少ない個数の層の積層または単層を有していてもよい。または、絶縁層１０５は、有機絶縁層を含んでいてもよい。絶縁層１０５は、有機絶縁層と無機絶縁層の積層を含んでいてもよい。
【００５６】
例えば、上記した図１（Ａ）、図１（Ｂ）、図２（Ａ）、図３（Ａ）、図３（Ｂ）、図９（Ａ）などに示した構成において、領域１２２における絶縁層１０５は層１０５ａと層１０５ｂの積層を有し、領域１２１における絶縁層１０５は層１０５ａの単層を有してもよい。層１０５ｂは、層１０５ａよりも上に形成されている。このような構成を、図１（Ｃ）、図１（Ｄ）、図２（Ｂ）、図３（Ｃ）、図３（Ｄ）、図９（Ｂ）に示す。このような構成にすることにより、エッチングされやすさの差異（選択比）を利用して、必要な部分のみエッチングすることによって、層１０５ａと層１０５ｂの積層を形成することが出来る。その結果、絶縁層１０５の各領域における膜厚を制御しやすくすることが出来る。または、膜質によって、異なる機能（例えば、平坦化機能、不純物をブロックする機能、遮光する機能など）を、各領域に適切に持たせることが出来る。または、一部の層を、感光性材料を用いて形成することによって、プロセス工程数を少なくすることが出来る。
【００５７】
ここで、層１０５ａを無機絶縁層とし、層１０５ｂを有機絶縁層としてもよい。その場合、有機材料を用いるため、層１０５ａよりも層１０５ｂの方を厚くすることが可能である。層１０５ａを無機絶縁層（より望ましくは、窒化珪素膜）とすることによって、例えば層１０５ｂ中の不純物がトランジスタ１００に進入するのを防止することができる。または、層１０５ｂを有機絶縁層とすることによって、当該有機絶縁層を平坦化層として機能させることができるため、トランジスタ１００等による凹凸を緩和することができる。こうして、電極１１０が形成される表面を平坦にすることができる。そのため、例えば、電極１１０を画素電極として用いる場合に、表示不良を低減することができる。または、層１０５ｂの膜厚を厚くすることが出来るために、画素電極へのノイズを減らすことが出来る。または、膜質が異なることによってエッチングの選択比が異なるため、必要な部分のみを選択的にエッチングして、所定の形状の層１０５ａ及び層１０５ｂの積層を形成することが出来る。
【００５８】
または、層１０５ａ、及び／又は、層１０５ｂ（またはそれらの一部）を（より望ましくは層１０５ｂを）、カラーフィルタ、及び／又は、ブラックマトリクスにしてもよい。カラーフィルタ、及び／又は、ブラックマトリクスにすることによって、トランジスタ１００が設けられた基板（絶縁表面２００を有する基板）と別の基板（例えば、表示装置における対向基板等）との貼り合わせマージンを大きくすることが出来る。または、トランジスタ１００の近傍の層１０５ａ、及び／又は、層１０５ｂ（またはそれらの一部）に、ブラックマトリクスを用いることにより、トランジスタ１００に光が入りにくくすることが出来る。光が入りにくいことによって、トランジスタ１００のオフ電流や、トランジスタ１００の劣化を低減することが可能となる。例えば、図６５（Ａ）に示すように、層１０５ｂの一部において、ブラックマトリクス６５２を設けることができる。なお、ブラックマトリクスとして、色の異なるカラーフィルタを複数重ねる構成を用いることも出来る。
【００５９】
なお、カラーフィルタ、及び／又は、ブラックマトリクスは、有機材料を用いて形成することが望ましいため、層１０５ｂにおいて形成されることが望ましい。ただし、これに限定されず、ブラックマトリクスとして、遮光性を有する導電膜を用いることも出来る。
【００６０】
または、層１０５ａの膜厚を層１０５ｂの膜厚よりも薄くしてもよい。層１０５ａの膜厚を薄くすることによって、電極１０６による電界をチャネルに十分に供給することが出来る。または、層１０５ｂの膜厚を厚くすることによって、トランジスタ１００等による凹凸を十分に緩和することができる。
【００６１】
または、例えば、上記した図１（Ａ）、図１（Ｂ）、図２（Ａ）、図３（Ａ）、図３（Ｂ）、図９（Ａ）などに示した構成において、領域１２２における絶縁層１０５は層１０５ｂと層１０５ｃの積層を有し、領域１２１における絶縁層１０５は層１０５ｃの単層を有してもよい。層１０５ｃは、層１０５ｂよりも上に形成されている。このような構成を、図２６（Ａ）、図２６（Ｂ）、図２７（Ａ）、図２８（Ａ）、図２８（Ｂ）、図３４（Ａ）に示す。このような構成にすることにより、エッチングされやすさの差異（選択比）を利用して、必要な部分のみエッチングすることによって、層１０５ｂと層１０５ｃの積層を形成することが出来る。その結果、絶縁層１０５の各領域における膜厚を制御しやすくすることが出来る。または、膜質によって、異なる機能（例えば、平坦化機能、不純物をブロックする機能、遮光する機能など）を、各領域に適切に持たせることが出来る。または、一部の層は、感光性材料を用いて形成することが出来るため、プロセス工程数を少なくすることが出来る。
【００６２】
ここで、層１０５ｂを有機絶縁層とし、層１０５ｃを無機絶縁層としてもよい。その場合、有機材料を用いるため、層１０５ｃよりも層１０５ｂの方を厚くすることが可能である。層１０５ｃを無機絶縁層（より望ましくは、窒化珪素膜）とすることによって、層１０５ｂ中の不純物が電極１０６や電極１０６上に設けられる層（例えば、液晶層、配向膜、有機ＥＬ層など）に進入するのを防止することができる。または、層１０５ｂを有機絶縁層とすることによって、当該有機絶縁層を平坦化層として用い、トランジスタ１００等による凹凸を緩和することができる。こうして、電極１１０が形成される表面を平坦にすることができる。そのため、例えば、電極１１０を画素電極として用いる場合に、表示不良を低減することができる。または、層１０５ｂの膜厚を厚くすることが出来るために、画素電極へのノイズを減らすことが出来る。または、膜質が異なることによってエッチングの選択比が異なるため、必要な部分のみを選択的にエッチングして、所定の形状の層１０５ｂ及び層１０５ｃの積層を形成することが出来る。
【００６３】
または、層１０５ｂ、及び／又は、層１０５ｃ（またはそれらの一部）を（より望ましくは層１０５ｂを）、カラーフィルタ、及び／又は、ブラックマトリクスとしてもよい。カラーフィルタ、及び／又は、ブラックマトリクスとすることによって、トランジスタ１００が設けられた基板（絶縁表面２００を有する基板）と別の基板（例えば、表示装置における対向基板等）との貼り合わせマージンを大きくすることが出来る。または、トランジスタ１００の近傍の層１０５ｂ、及び／又は、層１０５ｃ（またはそれらの一部）に、ブラックマトリクスを用いることにより、トランジスタ１００に光が入りにくくすることが出来る。光が入りにくいことによって、トランジスタ１００のオフ電流を低減、及び／又は、トランジスタ１００の劣化を低減することが可能となる。例えば、図６５（Ｂ）に示すように、層１０５ｂの一部において、ブラックマトリクス６５２を設けることができる。なお、ブラックマトリクスとして、色の異なるカラーフィルタを複数重ねる構成を用いることも出来る。
【００６４】
なお、カラーフィルタ、及び／又は、ブラックマトリクスは、有機材料を用いて形成することが望ましいため、層１０５ｂにおいて形成されることが望ましい。ただし、これに限定されず、ブラックマトリクスとして、遮光性を有する導電膜を用いることも出来る。
【００６５】
または、層１０５ｃの膜厚を層１０５ｂの膜厚よりも薄くしてもよい。層１０５ｃの膜厚を薄くすることによって、電極１０６による電界をチャネルに十分に供給することが出来る。または、層１０５ｂの膜厚を厚くすることによって、トランジスタ１００等による凹凸を十分に緩和することができる。
【００６６】
または、例えば、上記した図１（Ａ）、図１（Ｂ）、図２（Ａ）、図３（Ａ）、図３（Ｂ）、図９（Ａ）などに示した構成において、領域１２２における絶縁層１０５は層１０５ａと層１０５ｂと層１０５ｃの積層とを有し、領域１２１における絶縁層１０５は層１０５ａと層１０５ｃの積層を有してもよい。このような構成を、図２６（Ｃ）、図２６（Ｄ）、図２７（Ｂ）、図２８（Ｃ）、図２８（Ｄ）、図３４（Ｂ）に示す。このような構成にすることにより、エッチングされやすさの差異（選択比）を利用して、必要な部分のみエッチングすることによって、層１０５ａと層１０５ｂと層１０５ｃの積層を形成することが出来る。その結果、絶縁層１０５の各領域における膜厚を制御しやすくすることが出来る。または、膜質によって、異なる機能（例えば、平坦化機能、不純物をブロックする機能、遮光する機能など）を、各領域に適切に持たせることが出来る。または、一部の層は、感光性材料を用いて形成することが出来るため、プロセス工程数を少なくすることが出来る。
【００６７】
ここで、層１０５ａを無機絶縁層とし、層１０５ｂを有機絶縁層とし、層１０５ｃを無機絶縁層としてもよい。その場合、有機材料を用いるため、層１０５ａおよび層１０５ｃよりも層１０５ｂの方を厚くすることが可能である。層１０５ａを無機絶縁層（より望ましくは、窒化珪素膜）とすることによって、例えば、層１０５ｂ中の不純物がトランジスタ１００に進入するのを防止することができる。または、層１０５ｃを無機絶縁層（より望ましくは、窒化珪素膜）とすることによって、層１０５ｂ中の不純物が電極１０６や電極１０６上に設けられる層に進入するのを防止することができる。層１０５ｂを有機絶縁層とすることによって、当該有機絶縁層を平坦化層として用い、トランジスタ１００等による凹凸を緩和することができる。こうして、電極１１０が形成される表面を平坦にすることができる。そのため、例えば、電極１１０を画素電極として用いる場合に、表示不良を低減することができる。または、層１０５ｂの膜厚を厚くすることが出来るために、画素電極へのノイズを減らすことが出来る。または、層１０５ａと層１０５ｂ、または、層１０５ｂと層１０５ｃの膜質を異ならせることができる。そして、膜質が異なることによるエッチングの選択比が異なることを利用して、必要な部分のみを選択的にエッチングして、所定の形状の層１０５ａと層１０５ｂと層１０５ｃの積層を形成することが出来る。
【００６８】
または、層１０５ａ、層１０５ｂ、及び／又は、層１０５ｃ（またはそれらの一部）を（より望ましくは層１０５ｂを）、カラーフィルタ、及び／又は、ブラックマトリクスとしてもよい。カラーフィルタ、及び／又は、ブラックマトリクスとすることによって、トランジスタ１００が設けられた基板（絶縁表面２００を有する基板）と別の基板（例えば、表示装置における対向基板等）との貼り合わせマージンを大きくすることが出来る。または、トランジスタ１００の近傍の層１０５ａ、層１０５ｂ、及び／又は、層１０５ｃ（またはそれらの一部）に、ブラックマトリクスを用いることにより、トランジスタ１００に光が入りにくくすることが出来る。光が入りにくいことによって、トランジスタ１００のオフ電流を低減、及び／又は、トランジスタ１００の劣化を低減することが可能となる。例えば、図６５（Ｃ）に示すように、層１０５ｂの一部において、ブラックマトリクス６５２を設けることができる。なお、ブラックマトリクスとして、色の異なるカラーフィルタを複数重ねる構成を用いることも出来る。
【００６９】
なお、カラーフィルタ、及び／又は、ブラックマトリクスは、有機材料を用いて形成することが望ましいため、層１０５ｂにおいて形成されることが望ましい。ただし、これに限定されず、ブラックマトリクスとして、遮光性を有する導電膜を用いることも出来る。
【００７０】
なお、層１０５ａ、層１０５ｂ、層１０５ｃは、それぞれ一個の層であっても、複数個の層の積層であっても良い。
【００７１】
本実施の形態は、実施の形態１の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１などの他の実施の形態と自由に組み合わせることや、置き換えて実施することができる。
【００７２】
（実施の形態３）
本実施の形態では、本発明の半導体装置など（表示装置、発光装置など）の一態様について図面を参照して説明する。
【００７３】
実施の形態１において、図１（Ａ）、図１（Ｂ）、図２（Ａ）、図３（Ａ）、図３（Ｂ）、図９（Ａ）などを用いて示した構成では、トランジスタ１００のチャネル近傍において絶縁層１０５を薄くする構成を示した。しかしながら、絶縁層１０５を薄くする領域（領域１２１）の範囲は、これに限定されない。領域１２１の範囲はチャネル近傍の一部であってもよい。例えば、図１（Ａ）に示した構成は、図６６（Ａ）に示す構成に変更することができる。図６６（Ａ）では、領域１２１の範囲はチャネル近傍の一部（図１（Ａ）における領域１２１より狭い範囲）である。図１（Ａ）以外の図の構成も同様に変更することができる。または、領域１２１の範囲は、トランジスタ１００の全体近傍であってもよいし、もっと広い範囲であってもよい。例えば、トランジスタ１００の近傍（例えば、電極１０６が、電極１０４ａ及び／又は電極１０４ｂと重なる領域）において、絶縁層１０５を薄くする構成であってもよい。
【００７４】
また、実施の形態２において、図１（Ｃ）、図１（Ｄ）、図２（Ｂ）、図３（Ｃ）、図３（Ｄ）、図９（Ｂ）、図２６（Ａ）、図２６（Ｂ）、図２７（Ａ）、図２８（Ａ）、図２８（Ｂ）、図３４（Ａ）、図２６（Ｃ）、図２６（Ｄ）、図２７（Ｂ）、図２８（Ｃ）、図２８（Ｄ）、図３４（Ｂ）、図６５（Ａ）、図６５（Ｂ）、図６５（Ｃ）などに示した構成では、トランジスタ１００のチャネル近傍の層１０５ｂを除去して、絶縁層１０５を薄くする構成を示した。しかしながら、層１０５ｂを除去する領域は、これに限定されない。層１０５ｂを除去する領域はチャネル近傍の一部であってもよい。例えば、図１（Ｃ）に示した構成は、図６６（Ｂ）に示す構成に変更することができる。図６６（Ｂ）では、領域１２１の範囲はチャネル近傍の一部（図１（Ｃ）における領域１２１より狭い範囲）である。図１（Ｃ）以外の図の構成も同様に変更することができる。または、領域１２１の範囲は、トランジスタ１００の全体近傍であってもよいし、もっと広い範囲であってもよい。例えば、図１（Ｃ）、図１（Ｄ）、図２（Ｂ）、図３（Ｃ）、図３（Ｄ）、図９（Ｂ）、図２６（Ｃ）、図２６（Ｄ）、図２７（Ｂ）、図２８（Ｃ）、図２８（Ｄ）、図３４（Ｂ）に示した構成において、トランジスタ１００の近傍の層１０５ｂを除去して、絶縁層１０５を薄くしてもよい。例えば、電極１０６が、電極１０４ａ及び／又は電極１０４ｂと重なる領域において、層１０５ｂを除去してもよい。この構成を、図１（Ｅ）、図２（Ｄ）、図２（Ｃ）、図３（Ｅ）、図２（Ｅ）、図９（Ｃ）、図２６（Ｅ）、図２７（Ｄ）、図２７（Ｃ）、図２８（Ｅ）、図２７（Ｅ）、図３４（Ｃ）に示す。
【００７５】
なお、図２６（Ｅ）、図２７（Ｄ）、図２７（Ｃ）、図２８（Ｅ）、図２７（Ｅ）、図３４（Ｃ）に示した構成において、層１０５ｂを除去した領域の一部または全部において、更に層１０５ａまたは層１０５ｃの一方を除去してもよい。
【００７６】
トランジスタ１００の近傍（例えば、電極１０６が、電極１０４ａ及び／又は電極１０４ｂと重なる領域）において、絶縁層１０５を薄くする構成では、電極１０６が、電極１０４ａ及び／又は電極１０４ｂと重なることにより形成される寄生容量の容量値を大きくすることができる。そのため、当該寄生容量を保持容量として積極的に用いることもできる。例えば、当該保持容量を画素の保持容量として用いることができる。このようにトランジスタ１００の近傍において、絶縁層１０５を薄くしたとしても、電極１０６に一定の電位が与えられている場合は、当該電位は電極１０４ａ及び／又は電極１０４ｂの電位に影響を与えない。ただし、本発明の実施形態の一態様は、これに限定されない。
【００７７】
一方、電極１０６に変動する電位（パルス電位等）を与える場合（例えば、電極１０１に入力される信号と同様の信号が電極１０６に入力される場合等）には、電極１０６に与えられる電位の変化が、電極１０４ａ及び／又は電極１０４ｂの電位に与える影響を低減するために、電極１０６と電極１０４ａ及び／又は電極１０４ｂとの間において、絶縁層１０５の厚さを厚くすることが望ましい。例えば、電極１０６と電極１０４ａ及び／又は電極１０４ｂとの間に層１０５ｂが存在することが望ましい。こうして、電極１０６に与えられる電位の変化が、電極１０４ａ及び／又は電極１０４ｂの電位に与える影響を低減し、例えば、電極１０４ｂと接続された電極１１０に入力される信号にノイズが入るのを防止することができる。そのため、電極１１０を画素電極とした場合に、表示装置の表示品質を良くすることができる。ただし、本発明の実施形態の一態様は、これに限定されない。
【００７８】
なお、領域１２１の全体に電極１０６が形成されていても良いし、領域１２１の少なくとも一部に電極１０６が形成されていても良い。電極１０６が小さい場合は、電極１０４ａ及び／又は電極１０４ｂと、電極１０６との重なりが小さくなるため、電極１０６に与えられる電位の変化が、電極１０４ａ及び／又は電極１０４ｂの電位に与える影響を低減することが出来る。
【００７９】
または、トランジスタ１００を用いて駆動回路（例えば、画素に信号を入力する走査線駆動回路や信号線駆動回路）を形成する場合、駆動回路上の全体を領域１２１としてもよい。例えば、駆動回路上の層１０５ｂ全体を除去してもよい。これは、駆動回路上には画像表示を行うための表示素子を設ける必要がないため、層１０５ｂによる平坦化を行わなくてもよいためである。または、駆動回路上の層１０５ｂ全体を除去することによって、電極や配線によって形成される容量素子（寄生容量）を大きくすることができる。こうして、ブートストラップ動作を行うための容量素子（寄生容量）や、ダイナミック回路用の容量素子（寄生容量）を大きくすることができる。または、駆動回路上の層１０５ｂ全体を除去する場合、層１０５ｂの一部を残すためのマージンが必要ないため、駆動回路全体のレイアウト面積を小さくできる。この場合に、駆動回路に含まれるトランジスタ１００のうちの複数のトランジスタ１００の電極１０６は互いに電気的に接続されていてもよい。または、駆動回路に含まれるトランジスタ１００のうちの複数のトランジスタ１００において、電極１０６は互いに分離されていてもよいし、分離されていなくてもよい。
【００８０】
本実施の形態は、実施の形態１乃至実施の形態２の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１乃至実施の形態２などの他の実施の形態と自由に組み合わせることや、置き換えて実施することができる。
【００８１】
（実施の形態４）
本実施の形態では、本発明の半導体装置など（表示装置、発光装置など）の一態様について図面を参照して説明する。
【００８２】
実施の形態１乃至実施の形態３において示した半導体装置などの構成例において、電極１１０と電極１０４ｂの接続部分の構成例について示す。
【００８３】
絶縁層１０５が層１０５ａと層１０５ｂの積層を有する場合の電極１１０と電極１０４ｂの接続部分の構成例について、図４及び図５を用いて説明する。
【００８４】
図４（Ａ）は、図１（Ｃ）に示した構成と、当該構成における電極１１０と電極１０４ｂの接続部分を拡大した図である。図４（Ａ）の拡大図において、層１０５ａの開口の端部と層１０５ｂの開口の端部は概略揃った形状となっている。このような開口は、例えば、層１０５ａとなる膜Ａと、層１０５ｂとなる膜Ｂの積層膜を形成した後、同じフォトマスクを用いて、膜Ａと膜Ｂをエッチング加工することによって形成することができる。
【００８５】
電極１１０と電極１０４ｂの接続部分の形状は、図４（Ａ）の拡大図で示した構成に限定されない。例えば、図４（Ｂ）に示す構成としてもよい。図４（Ｂ）では、層１０５ａの開口の端部と層１０５ｂの開口の端部は揃っておらず、層１０５ｂの開口の径は、層１０５ａの開口の径よりも大きい（開口の径の差を図中Δｘ１で示す）。このような形状の開口は、例えば、図４（Ａ）の拡大図に示した構成を作製した後、層１０５ｂをアッシングすることによって形成することができる。層１０５ｂをアッシングする場合には、層１０５ｂは有機絶縁層によって形成する。なお、アッシングとは、放電等により生成した活性酸素分子もしくはオゾン分子もしくは酸素原子等を有機物である層に化学的に作用させて灰化させることにより層の一部を除去することである。または、層１０５ａとなる膜Ａと、層１０５ｂとなる膜Ｂの積層膜を形成した後、フォトマスクによって膜Ａと膜Ｂをエッチング加工した後、別のフォトマスクによって、エッチング加工された膜Ｂを更にエッチング加工することによって形成することもできる。または、層１０５ａとなる膜Ａと、層１０５ｂとなる膜Ｂの積層膜を形成した後、フォトマスクによって膜Ｂをエッチング加工した後、別のフォトマスクによって膜Ａをエッチング加工することによって形成することもできる。膜Ａと膜Ｂを別のフォトマスクによってエッチング加工する場合には、例えば、図５（Ｂ）に示すように、図４（Ｂ）に示す構成より、層１０５ｂの開口の径を、層１０５ａの開口の径よりも更に大きくすることもできる（開口の径の差を図中Δｘ３で示す）。または、膜Ａと膜Ｂを別のフォトマスクによってエッチング加工する場合には、例えば、図５（Ａ）に示すように、層１０５ａの開口の径を、層１０５ｂの開口の径よりも大きくすることもできる（開口の径の差を図中Δｘ２で示す）。
【００８６】
図４及び図５では、絶縁層１０５が層１０５ａと層１０５ｂの積層でなる場合の電極１１０と電極１０４ｂの接続部分の構成例について示した。しかし、絶縁層１０５の積層構造はこれに限定されないため、当該積層構造に応じて、電極１１０と電極１０４ｂの接続部分は様々な構成とすることができる。
【００８７】
例えば、絶縁層１０５が層１０５ｂと層１０５ｃの積層でなる場合の電極１１０と電極１０４ｂの接続部分の構成例について図２９に示す。図２９（Ａ）は、図２６（Ａ）に示した構成と、当該構成における電極１１０と電極１０４ｂの接続部分を拡大した図である。図２９（Ａ）では、層１０５ｂの開口の端部と層１０５ｃの開口の端部は揃っておらず、層１０５ｂの開口の径は、層１０５ｃの開口の径よりも大きい。図２９（Ｂ）では、層１０５ｂの開口の端部と層１０５ｃの開口の端部は揃っておらず、層１０５ｃの開口の径は、層１０５ｂの開口の径よりも大きい。
【００８８】
図２９（Ａ）や図２９（Ｂ）に示した形状の開口は、例えば、層１０５ｂとなる膜Ｂを形成し、フォトマスクによって膜Ｂをエッチング加工した後、層１０５ｃとなる膜Ｃを形成し、別のフォトマスクによって膜Ｃをエッチング加工することによって形成することができる。図２９（Ｂ）に示した形状の開口は、例えば、層１０５ｂとなる膜Ｂと層１０５ｃとなる膜Ｃの積層膜を形成した後、フォトマスクによって膜Ｂと膜Ｃをエッチング加工した後、別のフォトマスクによって、エッチング加工された膜Ｃを更にエッチング加工することによって形成することができる。
【００８９】
なお、図２９では示さなかったが、層１０５ｂの開口の端部と層１０５ｃの開口の端部は概略揃った形状であってもよい。
【００９０】
また例えば、絶縁層１０５が層１０５ａと層１０５ｂと層１０５ｃの積層でなる場合の電極１１０と電極１０４ｂの接続部分の構成例について図３０に示す。図３０（Ａ）は、図２６（Ｃ）に示した構成と、当該構成における電極１１０と電極１０４ｂの接続部分を拡大した図である。図３０（Ａ）では、層１０５ａの開口の端部と層１０５ｂの開口の端部は概略揃っている。層１０５ａの開口の端部及び層１０５ｂの開口の端部と、層１０５ｃの開口の端部とは揃っておらず、層１０５ａ及び層１０５ｂの開口の径は、層１０５ｃの開口の径よりも大きい。図３０（Ｂ）では、層１０５ａの開口の端部と層１０５ｃの開口の端部は概略揃っている。層１０５ａの開口の端部及び層１０５ｃの開口の端部と、層１０５ｂの開口の端部とは揃っておらず、層１０５ｂの開口の径は、層１０５ａ及び層１０５ｃの開口の径よりも大きい。
【００９１】
図３０（Ａ）に示した形状の開口は、例えば、層１０５ａとなる膜Ａと層１０５ｂとなる膜Ｂの積層膜を形成し、フォトマスクによって膜Ｂと膜Ａをエッチング加工した後、層１０５ｃとなる膜Ｃを形成し、別のフォトマスクによって膜Ｃをエッチング加工することによって形成することができる。
【００９２】
図３０（Ｂ）に示した形状の開口は、例えば、層１０５ａとなる膜Ａと層１０５ｂとなる膜Ｂの積層膜を形成し、フォトマスクによって膜Ｂをエッチング加工した後、層１０５ｃとなる膜Ｃを形成し、別のフォトマスクによって膜Ｃと膜Ａをエッチング加工することによって形成することができる。
【００９３】
なお、図３０では示さなかったが、層１０５ａの開口の端部と層１０５ｂの開口の端部と層１０５ｃの開口の端部は揃った形状であってもよい。
【００９４】
または、層１０５ａの開口の端部と層１０５ｂの開口の端部と層１０５ｃの開口の端部とが、全て、揃っていない形状であってもよい。その場合、層１０５ａの端部を層１０５ｂが覆うような構成としてもよい。層１０５ｂの端部は、層１０５ｃが覆ってもよいし、覆わなくてもよい。
【００９５】
なお、図４、図５に示した構成において、層１０５ａの開口の端部のテーパー角（図中、θ２で示す）と、層１０５ｂの開口の端部のテーパー角（図中、θ１で示す）とは、概略同じであっても良いし、互いに異なっていてもよい。図２９に示した構成において、層１０５ｂの開口の端部のテーパー角（図中、θ１で示す）、層１０５ｃの開口の端部のテーパー角（図中、θ３で示す）とは、概略同じであっても良いし、互いに異なっていてもよい。図３０に示した構成において、層１０５ａの開口の端部のテーパー角（図中、θ２で示す）と、層１０５ｂの開口の端部のテーパー角（図中、θ１で示す）、層１０５ｃの開口の端部のテーパー角（図中、θ３で示す）とは、３つの角度全てが概略同じであっても良いし、２つの角度が概略同じであっても良いし、３つの角度が互いに異なっていてもよい。
【００９６】
一例としては、層１０５ｂの膜厚が厚い場合に、出来るだけ、層１０５ｂの端部をなめらかにするため、θ１は小さいことが望ましい。例えば、θ２は、θ１よりも大きい方が望ましい。また例えば、θ３は、θ１よりも大きい方が望ましい。ただし、本発明の実施形態の一態様は、これに限定されない。
【００９７】
ここで、層の端部のテーパー角とは、断面方向から観察した際に、当該層の端部の側面（端部の下端における接線）と当該層の底面とがなす角度をいうものとする。各層の厚さや材質、各層に開口を形成する際のエッチング条件等を制御することによって、各層のテーパー角を制御することができる。
【００９８】
なお、図４、図５、図２９、図３０では、図１（Ｃ）、図２６（Ａ）、図２６（Ｃ）に示した構成における、電極１１０と電極１０４ｂの接続部分の構成例について示した。しかしながら、実施の形態１乃至実施の形態３で示したその他の構成の半導体装置においても、電極１１０と電極１０４ｂの接続部分において、同様の構成を適用することができる。
【００９９】
また、図４、図５、図２９、図３０に示した電極１１０と電極１０４ｂの接続部分の構成例は、絶縁層１０５に設けられた開口において、絶縁層１０５の下に設けられた任意の電極と絶縁層１０５の上に設けられた任意の電極とを電気的に接続する接続部分の構成に適用することができる。例えば、電極１１０と同じ層に形成される電極と、電極１０４ｂと同じ層に形成される電極との接続部分の構成にも適用することができる。例えば、電極１１０や電極１１０と同じ層に形成される電極と、電極１０１や電極１０１と同じ層に形成される電極との接続部分の構成にも適用することができる。例えば、電極１０６や電極１０６と同じ層に形成される電極と、電極１０１や電極１０１と同じ層に形成される電極との接続部分の構成にも適用することができる。例えば、電極１０６や電極１０６と同じ層に形成される電極と、電極１０４ｂや電極１０４ｂと同じ層に形成される電極との接続部分の構成にも適用することができる。
【０１００】
本実施の形態は、実施の形態１乃至実施の形態３の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１乃至実施の形態３などの他の実施の形態と自由に組み合わせて実施することができる。
【０１０１】
（実施の形態５）
本実施の形態では、トランジスタ１００の電極１０６と他の電極または配線との電気的な接続の例について説明する。なお、説明に用いる図面において、先の実施の形態で説明に用いた図と同じ部分は同じ符号を用いて示し、説明は省略する。
【０１０２】
例えば、電極１０６は、電極１０１と電気的に接続することができる。このように接続することによって、電極１０６に電極１０１と同じ電位を供給することが出来る。したがって、トランジスタ１００のオン電流を増やすことが出来る。電極１０６を電極１０１と電気的に接続した例を、図６（Ａ）〜図６（Ｅ）、図７（Ａ）〜図７（Ｅ）、図８（Ａ）〜図８（Ｅ）、図９（Ｄ）、図９（Ｅ）、図３１（Ａ）〜図３１（Ｅ）、図３２（Ａ）〜図３２（Ｅ）、図３３（Ａ）〜図３３（Ｅ）、図３４（Ｄ）、図３４（Ｅ）に示す。なお、実施の形態１乃至実施の形態４で述べた様々な図に対しても、これらの図と同様に、電極１０６と電極１０１とを電気的に接続させることができ、同様に図を記述することが出来る。
【０１０３】
なお、トランジスタ１００を各画素に配置し、複数の画素でなる画素マトリクスを形成する場合に、１画素毎に開口を形成して電極１０６を電極１０１と電気的に接続してもよい。その結果、コンタクト抵抗や配線抵抗を低くすることが出来る。または、複数の画素毎に開口を形成して電極１０６を電極１０１と電気的に接続してもよい。その結果、レイアウト面積を小さくすることが出来る。または、電極１０６と電極１０１の電気的接続は、画素マトリクス領域の中で行ってよいし、画素マトリクス領域の外側で行ってもよい。画素マトリクス領域の外側で行うことにより、画素マトリクス領域の中でのレイアウト面積を小さくすることが出来る。その結果、開口率を向上させることが出来る。なお、画素マトリクス領域の外側に、駆動回路が設けられている場合は、電極１０６と電極１０１の電気的接続は、駆動回路と、画素マトリクス領域との間の領域で行うことが好適である。
【０１０４】
または、例えば、電極１０６は、電極１０４ａまたは電極１０４ｂと電気的に接続することができる。このように接続することによって、電極１０６に電極１０４ａまたは電極１０４ｂと同じ電位を供給することが出来る。電極１０６を電極１０４ｂと接続した例を、図１３（Ａ）〜図１３（Ｅ）、図１４（Ａ）〜図１４（Ｅ）、図１５（Ａ）〜図１５（Ｅ）、図３８（Ａ）〜図３８（Ｅ）、図３９（Ａ）〜図３９（Ｅ）、図４０（Ａ）〜図４０（Ｅ）に示す。なお、実施の形態１乃至実施の形態４で述べた様々な図に対しても、これらの図と同様に、電極１０６と電極１０４ａまたは電極１０４ｂとを電気的に接続させることができ、同様に図を記述することが出来る。
【０１０５】
なお、トランジスタ１００を各画素に配置し、複数の画素でなる画素マトリクスを形成する場合に、１画素毎に開口を形成して電極１０６を電極１０４ｂと電気的に接続してもよいし、複数の画素毎に開口を形成して電極１０６を電極１０４ｂと電気的に接続してもよい。また、電極１０６と電極１０４ｂの電気的接続は、画素マトリクス領域の中で行ってよいし、画素マトリクス領域の外側で行ってもよい。これらにより、上述した場合と同様、コンタクト抵抗や配線抵抗を低く、及び／又は、レイアウト面積を小さくすることが出来る。
【０１０６】
また例えば、電極１０６は、電極１０４ｂ及び電極１１０と電気的に接続することができる。このように接続させることによって、電極１０６に電極１０４ｂ及び電極１１０と同じ電位を供給することが出来る。電極１０６を電極１０４ｂ及び電極１１０と接続した例を、図１６（Ａ）〜図１６（Ｅ）、図１７（Ａ）〜図１７（Ｅ）、図１８（Ａ）〜図１８（Ｅ）、図４１（Ａ）〜図４１（Ｅ）、図４２（Ａ）〜図４２（Ｅ）、図４３（Ａ）〜図４３（Ｅ）に示す。なお、これらの図に示した構成は、電極１１０と電極１０６が同じ導電膜から一体形成される例であり、電極１１０と電極１０６をまとめて電極１１０と表記している。なお、電極１１０と電極１０６が同じ導電膜から形成される例を示したがこれに限定されない。電極１１０と電極１０６は異なる導電膜をエッチング加工することによって形成してもよい。また、電極１１０と電極１０６が接することによって電気的に接続されていてもよい。なお、実施の形態１乃至実施の形態４で述べた様々な図に対しても、これらの図と同様に、電極１０６と電極１０４ｂ及び電極１１０とを電気的に接続させることができ、同様に図を記述することが出来る。
【０１０７】
また例えば、電極１０６は、電極１０１と同じ層を用いて形成された電極１０１ａと電気的に接続することができる。ここで、電極１０１と電極１０１ａとは、同じ導電膜を、同じマスク（レチクル）を用いてエッチングすることにより形成することができる。つまり、同時にパターニングされている。したがって、電極１０１と電極１０１ａとは、材質、厚さなどは、概ね等しい。電極１０６を電極１０１ａと接続した例を、図１０（Ａ）〜図１０（Ｅ）、図１１（Ａ）〜図１１（Ｅ）、図１２（Ａ）〜図１２（Ｅ）、図３５（Ａ）〜図３５（Ｅ）、図３６（Ａ）〜図３６（Ｅ）、図３７（Ａ）〜図３７（Ｅ）に示す。なお、実施の形態１乃至実施の形態４で述べた様々な図に対しても、これらの図と同様に、電極１０６と電極１０１と同じ層を用いて形成された電極とを電気的に接続させることができ、同様に図を記述することが出来る。
【０１０８】
なお、トランジスタ１００を各画素に配置し、複数の画素でなる画素マトリクスを形成する場合に、１画素毎に開口を形成して電極１０６を電極１０１ａと電気的に接続してもよいし、複数の画素毎に開口を形成して電極１０６を電極１０１ａと電気的に接続してもよい。また、電極１０６と電極１０１ａの電気的接続は、画素マトリクス領域の中で行ってよいし、画素マトリクス領域の外側で行ってもよい。例えば、電極１０１ａは、画素マトリクスに配置された容量線とすることができる。容量線は、その他の配線、電極、導電層などと絶縁層を介して重なることによって、保持容量等の容量を形成する。または、電極１０１ａは、別の画素に配置されたゲート信号線、あるいは、同じ画素の中の別のゲート信号線とすることができる。
【０１０９】
また例えば、電極１０６は、電極１０４ａや電極１０４ｂと同じ層を用いて形成された電極１０４ｃと電気的に接続することができる。ここで、電極１０４ａと電極１０４ｂと電極１０４ｃとは、同じ導電膜を、同じマスク（レチクル）を用いてエッチングすることにより形成することができる。つまり、同時にパターニングされている。したがって、電極１０４ａと電極１０４ｂと電極１０４ｃとは、材質、厚さなどは、概ね等しい。電極１０６を電極１０４ｃと接続した例を、図２３（Ａ）〜図２３（Ｅ）、図２４（Ａ）〜図２４（Ｅ）、図２５（Ａ）〜図２５（Ｅ）、図４９（Ａ）〜図４９（Ｅ）、図５０（Ａ）〜図５０（Ｅ）、図５１（Ａ）〜図５１（Ｅ）に示す。なお、図２５（Ａ）〜図２５（Ｅ）、図５１（Ａ）〜図５１（Ｅ）において、電極１０４ｃの下には、半導体層１０３と同じ層に形成された半導体層１０３ａが存在する。なお、実施の形態１乃至実施の形態４で述べた様々な図に対しても、これらの図と同様に、電極１０６と、電極１０４ａや電極１０４ｂと同じ層を用いて形成された電極とを電気的に接続させることができ、同様に図を記述することが出来る。
【０１１０】
なお、トランジスタ１００を各画素に配置し、複数の画素でなる画素マトリクスを形成する場合に、１画素毎に開口を形成して電極１０６を電極１０４ｃと電気的に接続してもよいし、複数の画素毎に開口を形成して電極１０６を電極１０４ｃと電気的に接続してもよい。また、電極１０６と電極１０４ｃの電気的接続は、画素マトリクス領域の中で行ってよいし、画素マトリクス領域の外側で行ってもよい。例えば、電極１０４ｃは、画素マトリクスに配置された容量線とすることができる。容量線は、その他の配線、電極、導電層などと絶縁層を介して重なることによって、保持容量等の容量を形成する。または、電極１０４ｃは、別の画素に配置された信号線、電源線、あるいは、同じ画素の中の別の信号線、電源線とすることができる。
【０１１１】
ここで、電極１０１ａや電極１０４ｃを容量線とする場合に、以下の構成を適用することができる。
【０１１２】
画素マトリクスの各画素行（または各画素列）に容量線を設け、各画素行（または各画素列）のトランジスタ１００の電極１０６が、当該画素行（または当該画素列）に設けられた容量線に電気的に接続された構成としても良い。または、画素マトリクスの各画素行（または各画素列）に容量線を設け、各画素行（または各画素列）のトランジスタ１００の電極１０６が、当該画素行（または当該画素列）の隣の画素行（または画素列）に設けられた容量線に電気的に接続された構成としても良い。
【０１１３】
なお、画素マトリクスの１画素が複数のサブ画素を有する場合には、各サブ画素行（または各サブ画素列）に容量線を設け、各サブ画素行（または各サブ画素列）のトランジスタ１００の電極１０６が、当該サブ画素行（または当該サブ画素列）に設けられた容量線に電気的に接続された構成としても良い。または、画素マトリクスの１画素が複数のサブ画素を有する場合には、各画素行（または各画素列）に容量線を設け、各サブ画素行（または各サブ画素列）のトランジスタ１００の電極１０６が、当該画素行（または当該画素列）に設けられた容量線に電気的に接続された構成としても良い。または、画素マトリクスの１画素が複数のサブ画素を有する場合には、各サブ画素行（または各サブ画素列）に容量線を設け、各サブ画素行（または各サブ画素列）のトランジスタ１００の電極１０６が、当該サブ画素行（または当該サブ画素列）の隣のサブ画素行（またはサブ画素列）に設けられた容量線に電気的に接続された構成としても良い。
【０１１４】
複数の容量線は互いに共有することもできる。例えば、隣り合う画素（またはサブ画素）において、容量線を共有することができる。その結果、容量線の数を減らすことが出来る。
【０１１５】
なお、トランジスタ１００の電極１０６が容量線と電気的に接続される場合に、容量線に一定の電位（好ましくは、電極１０１に与えられる電位のうち最も低い電位と等しい電位、または、それよりも更に低い電位）を与えることが出来る。これによって、トランジスタ１００のしきい値電圧を制御し、ノーマリオフとすることもできる。更に、電極１０１、電極１０４ａなどとの容量カップリングに起因するノイズが、電極１１０に入らないようにすることができる。
【０１１６】
なお、トランジスタ１００の電極１０６が容量線と電気的に接続される場合に、容量線にパルス信号を供給することができる。例えば、コモン反転駆動を行う場合、対向電極と容量線の電位が、同じ振幅値で変化する場合がある。そのような場合においても、電極１０６に、トランジスタ１００がオフ状態となるような低い電位を供給することによって、トランジスタ１００のしきい値電圧を制御し、ノーマリオフとすることもできる。
【０１１７】
なお、トランジスタ１００の電極１０６が容量線と電気的に接続される場合に、当該容量線を一方の電極として形成される容量素子の一対の電極間には、半導体層１０３が挟まれないことが好ましい。ただし、本発明の実施形態の一態様は、これに限定されない。
【０１１８】
なお、電極１０１ａや電極１０４ｃは容量線に限定されず、別の配線とすることができる。例えば、電源線、初期化用配線などとすることができる。例えば、ＥＬ素子（有機発光素子）を用いた表示装置における画素回路に設けられる配線であってもよい。または、駆動回路（例えば、表示装置における走査線駆動回路や信号線駆動回路等）に設けられる配線であってもよい。
【０１１９】
本実施の形態は、実施の形態１乃至実施の形態４の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１乃至実施の形態４などの他の実施の形態と自由に組み合わせて実施することができる。
【０１２０】
（実施の形態６）
本実施の形態では、トランジスタ１００の電極１０１（または電極１０１と同じ層に形成された電極）と、トランジスタ１００の電極１０４ａまたは電極１０４ｂ（または電極１０４ａや電極１０４ｂと同じ層に形成された電極）との電気的な接続の一例について説明する。説明には、図１９、図４４、図４５を用いる。なお、説明に用いる図面において、先の実施の形態で説明に用いた図と同じ部分は同じ符号を用いて示し、説明は省略する。
【０１２１】
図１９では、絶縁層１０５として、層１０５ａ及び層１０５ｂを設ける場合において、トランジスタ１００の電極１０１と同じ層に形成された電極１０１ａと、電極１０４ａや電極１０４ｂと同じ層に形成された電極１０４ｃの電気的な接続の例を示す。
【０１２２】
図１９（Ａ）に示す構成では、電極１０４ｃと電極１０１ａは、層１０５ａと層１０５ｂに設けられた開口１９１と、絶縁層１０２と層１０５ａと層１０５ｂに設けられた開口１９２とにおいて、電極１１０ｂによって電気的に接続されている。
【０１２３】
図１９（Ｂ）に示す構成では、電極１０４ｃと電極１０１ａは、層１０５ａに設けられた開口１９３と、絶縁層１０２と層１０５ａに設けられた開口１９４とにおいて、電極１１０ｂによって電気的に接続されている。つまり、電極１０４ｃと電極１０１ａの接続部分１０９において、層１０５ｂは除去されている。
【０１２４】
なお、電極１０４ｃと電極１０１ａの接続部分の全体において、層１０５ｂを除去する構成に限定されない。例えば、図１９（Ｃ）や図１９（Ｄ）に示す構成のように、電極１０４ｃと電極１０１ａの接続部分１０９の一部において、層１０５ｂが残っていてもよい。
【０１２５】
図１９（Ｃ）に示す構成では、電極１０４ｃと電極１０１ａは、層１０５ａに設けられた開口１９５と、絶縁層１０２と層１０５ａと層１０５ｂに設けられた開口１９６とにおいて、電極１１０ｂによって電気的に接続されている。
【０１２６】
図１９（Ｄ）に示す構成では、電極１０４ｃと電極１０１ａは、層１０５ａと層１０５ｂに設けられた開口１９７と、絶縁層１０２と層１０５ａに設けられた開口１９８とにおいて、電極１１０ｂによって電気的に接続されている。
【０１２７】
次に、図４４では、絶縁層１０５として、層１０５ｂ及び層１０５ｃを設ける場合において、トランジスタ１００の電極１０１と同じ層に形成された電極１０１ａと、電極１０４ａや電極１０４ｂと同じ層に形成された電極１０４ｃの電気的な接続の例を示す。
【０１２８】
図４４（Ａ）に示す構成では、電極１０４ｃと電極１０１ａは、層１０５ｂと層１０５ｃに設けられた開口４４１と、絶縁層１０２と層１０５ｂと層１０５ｃに設けられた開口４４２とにおいて、電極１１０ｂによって電気的に接続されている。
【０１２９】
図４４（Ｂ）に示す構成では、電極１０４ｃと電極１０１ａは、層１０５ｃに設けられた開口４４３と、絶縁層１０２と層１０５ｃに設けられた開口４４４とにおいて、電極１１０ｂによって電気的に接続されている。つまり、電極１０４ｃと電極１０１ａの接続部分１０９において、層１０５ｂは除去されている。
【０１３０】
なお、電極１０４ｃと電極１０１ａの接続部分の全体において、層１０５ｂを除去する構成に限定されない。例えば、図４４（Ｃ）や図４４（Ｄ）に示す構成のように、電極１０４ｃと電極１０１ａの接続部分１０９の一部において、層１０５ｂが残っていてもよい。
【０１３１】
図４４（Ｃ）に示す構成では、電極１０４ｃと電極１０１ａは、層１０５ｃに設けられた開口４４５と、絶縁層１０２と層１０５ｂと層１０５ｃに設けられた開口４４６とにおいて、電極１１０ｂによって電気的に接続されている。
【０１３２】
図４４（Ｄ）に示す構成では、電極１０４ｃと電極１０１ａは、層１０５ｂと層１０５ｃに設けられた開口４４７と、絶縁層１０２と層１０５ｃに設けられた開口４４８とにおいて、電極１１０ｂによって電気的に接続されている。
【０１３３】
次に、図４５では、絶縁層１０５として、層１０５ａ、層１０５ｂ及び層１０５ｃを設ける場合において、トランジスタ１００の電極１０１と同じ層に形成された電極１０１ａと、電極１０４ａや電極１０４ｂと同じ層に形成された電極１０４ｃの電気的な接続の例を示す。
【０１３４】
図４５（Ａ）に示す構成では、電極１０４ｃと電極１０１ａは、層１０５ａと層１０５ｂと層１０５ｃに設けられた開口４５１と、絶縁層１０２と層１０５ａと層１０５ｂと層１０５ｃに設けられた開口４５２とにおいて、電極１１０ｂによって電気的に接続されている。
【０１３５】
図４５（Ｂ）に示す構成では、電極１０４ｃと電極１０１ａは、層１０５ａと層１０５ｃに設けられた開口４５３と、絶縁層１０２と層１０５ａと層１０５ｃに設けられた開口４５４とにおいて、電極１１０ｂによって電気的に接続されている。つまり、電極１０４ｃと電極１０１ａの接続部分１０９において、層１０５ｂは除去されている。
【０１３６】
なお、電極１０４ｃと電極１０１ａの接続部分の全体において、層１０５ｂを除去する構成に限定されない。例えば、図４５（Ｃ）や図４５（Ｄ）に示す構成のように、電極１０４ｃと電極１０１ａの接続部分１０９の一部において、層１０５ｂが残っていてもよい。
【０１３７】
図４５（Ｃ）に示す構成では、電極１０４ｃと電極１０１ａは、層１０５ａと層１０５ｃに設けられた開口４５５と、絶縁層１０２と層１０５ａと層１０５ｂと層１０５ｃに設けられた開口４５６とにおいて、電極１１０ｂによって電気的に接続されている。
【０１３８】
図４５（Ｄ）に示す構成では、電極１０４ｃと電極１０１ａは、層１０５ａと層１０５ｂと層１０５ｃに設けられた開口４５７と、絶縁層１０２と層１０５ａと層１０５ｃに設けられた開口４５８とにおいて、電極１１０ｂによって電気的に接続されている。
【０１３９】
本実施の形態において示した、電極１０４ｃと電極１０１ａとの接続構成は、例えばトランジスタ１００をダイオード接続する場合における、電極１０４ｂと電極１０１の接続構成に適用することができる。ダイオード接続したトランジスタは、例えば、保護回路や、駆動回路等に用いることができる。または、電極１０４ｃと電極１０１ａとの接続構成は、ゲート電極と、ソース電極またはドレイン電極とを接続する場合においても、適用することが出来る。例えば、１つの画素の中に、複数のトランジスタを設けて構成されるような画素回路や、駆動回路において、ゲート電極と、ソース電極またはドレイン電極とを接続する場合に用いられる。例えば、画素にＥＬ素子（有機発光素子）を有する画素回路では、複数のトランジスタが設けられており、ゲート電極とソース電極またはドレイン電極とを接続する場合がある。または、ゲート線を駆動するための回路においても、複数のトランジスタが設けられている。
【０１４０】
また、図１９中の開口１９１〜開口１９８、図４４中の開口４４１〜開口４４８、図４５中の開口４５１〜開口４５８の形状は、実施の形態４において図４、図５、図２９、及び図３０を用いて示した開口の構成と同様の構成を適用することができる。
【０１４１】
なお、電極１０４ｃと電極１０１ａとの接続構成として、電極１１０ｂを用いずに接続させることも可能である。例えば、絶縁層１０２にコンタクトホールを設けて、電極１０４ｃと電極１０１ａとを直接接続させることも可能である。
【０１４２】
本実施の形態は、実施の形態１乃至実施の形態５の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１乃至実施の形態５などの他の実施の形態と自由に組み合わせて実施することができる。
【０１４３】
（実施の形態７）
本実施の形態では、トランジスタ１００が有する寄生容量を大きくする構成、または、トランジスタ１００と電気的に接続される容量素子の容量値を大きくする構成について、その一例を説明する。説明には、図２０、図２１、図４６、図４７を用いる。なお、説明に用いる図面において、先の実施の形態で説明に用いた図と同じ部分は同じ符号を用いて示し、説明は省略する。
【０１４４】
なお、図２０（Ａ）〜図２０（Ｄ）及び図２１（Ａ）〜図２１（Ｄ）は、絶縁層１０５として層１０５ａと層１０５ｂの積層を用いた場合の例であり、図４６（Ａ）、図４６（Ｃ）、図４７（Ｂ）、図４７（Ｃ）は、絶縁層１０５として層１０５ｂと層１０５ｃの積層を用いた場合の例であり、図４６（Ｂ）、図４６（Ｄ）、図４７（Ａ）、図４７（Ｄ）は、絶縁層１０５として層１０５ａと層１０５ｂと層１０５ｃの積層を用いた場合の例である。
【０１４５】
図２０、図２１、図４６、図４７では、電極１０４ｂ上の層１０５ｂは全て、または大部分が除去されており、電極１０４ｂと電極１０６の間の寄生容量の容量値（または容量素子の容量値）が大きい。図中、例えば、破線で囲んだ部分２８１において寄生容量が生じる、及び／又は、容量素子が形成される。電極１０４ｂ、電極１０６の形状や、電極１０４ｂ上の層１０５ｂを除去する範囲等を適宜定めることによって、この容量の値を調整することができる。
【０１４６】
なお、図２０、図２１、図４６、図４７では、電極１０４ｂと電極１０１の間でも寄生容量が生じる、及び／又は、容量素子が形成される可能性がある。電極１０４ｂ、電極１０１の形状を適宜定めることによって、この容量の値を調整することができる。
【０１４７】
こうして、トランジスタ１００のゲートとソース間の容量を大きくすることができる。または、容量値の大きな容量素子を形成することが出来る。例えば、トランジスタ１００をブートストラップ動作を行う回路に用いる場合には、ゲートとソース間の容量を大きくすることが好ましい。または、ダイナミック回路において、信号を容量素子に保存する場合は、その容量素子は大きいことが望ましい。そのため、図２０、図２１、図４６、図４７等で示した構成のトランジスタ１００を用いるのが好ましい。
【０１４８】
本実施の形態は、実施の形態１乃至実施の形態６の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１乃至実施の形態６などの他の実施の形態と自由に組み合わせて実施することができる。
【０１４９】
（実施の形態８）
本実施の形態では、半導体装置など（表示装置、発光装置など）が有する容量素子の構成について、その一例を説明する。説明には、図２２、図４８を用いる。なお、説明に用いる図面において、先の実施の形態で説明に用いた図と同じ部分は同じ符号を用いて示し、説明は省略する。
【０１５０】
なお、図２２（Ａ）〜図２２（Ｅ）では、絶縁層１０５として層１０５ａと層１０５ｂの積層を用いた場合の例であり、図４８（Ａ）、図４８（Ｃ）は、絶縁層１０５として層１０５ｂと層１０５ｃの積層を用いた場合の例であり、図４８（Ｂ）、図４８（Ｄ）、図４８（Ｅ）は、絶縁層１０５として層１０５ａと層１０５ｂと層１０５ｃの積層を用いた場合の例である。
【０１５１】
電極１０１と同じ層に形成された電極１０１ａを一方の電極とし、電極１０４ａや電極１０４ｂと同じ層に形成された電極１０４ｃを他方の電極として、容量素子を形成することができる。この一例を、図２２（Ａ）、図２２（Ｂ）に示す。図中、例えば、破線で囲まれた部分２８２に容量素子は形成される。なお、電極１０６ａは、電極１０６と同じ層に形成された電極である。なお、図２２（Ａ）、図２２（Ｂ）において、電極１０６ａが電極１０４ｃと電気的に接続されている例を示したが、本発明の実施形態の一態様は、これに限定されない。電極１０６ａは、電極１０４ｃと電気的に接続されていなくてもよいし、電極１０１ａと電気的に接続されていてもよいし、電極１０１ａ及び電極１０４ｃの両方と電気的に接続されていてもよいし、部分２８２上に設けない構成であってもよい。
【０１５２】
電極１０１と同じ層に形成された電極１０１ａを一方の電極とし、電極１０６ａを他方の電極として、容量素子を形成することができる。この一例を、図２２（Ｃ）、図２２（Ｄ）、図２２（Ｅ）、図４８（Ａ）、図４８（Ｂ）、図４８（Ｃ）、図４８（Ｄ）、図４８（Ｅ）に示す。図中、例えば、破線で囲まれた部分２８３に容量素子は形成される。
【０１５３】
なお、図２２（Ｃ）において、層１０５ｂの一部を除去した構成が図２２（Ｄ）である。図２２（Ｄ）に示す構成において、領域１２１ｃの層１０５ｂは除去されている。更に、図２２（Ｄ）において、電極１０１ａが設けられた幅（紙面左右の方向）よりも広い幅で層１０５ｂを除去した構成が図２２（Ｅ）である。また、図４８（Ｃ）及び図４８（Ｄ）では、図４８（Ａ）、図４８（Ｂ）において、層１０５ｂの一部を除去した構成を示している。図４８（Ｃ）及び図４８（Ｄ）に示す構成において、領域１２１ｃの層１０５ｂは除去されている。更に、図４８（Ｄ）において、電極１０１ａが設けられた幅（紙面左右の方向）よりも広い幅で層１０５ｂを除去した構成が図４８（Ｅ）である。
【０１５４】
なお、図２２、図４８において、電極１０６ａは電極１０６や電極１１０や電極１１０と同じ層に形成される電極であってもよい。電極１０１ａは電極１０１であってもよい。電極１０４ｃは電極１０４であってもよい。
【０１５５】
図２２や図４８で示した容量素子は、トランジスタ１００のゲートとソースの間に設けられる容量素子として用いることができる。または、例えば、画素に設けられる保持容量として用いることができる。または、駆動回路において、信号を保持するための容量素子として用いることが出来る。
【０１５６】
本実施の形態は、実施の形態１乃至実施の形態７の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１乃至実施の形態７などの他の実施の形態と自由に組み合わせて実施することができる。
【０１５７】
（実施の形態９）
本実施の形態では、実施の形態１乃至実施の形態８において示した構成における、絶縁層、電極、半導体層等の材料の一例について説明する。
【０１５８】
トランジスタ１００の半導体層１０３の材料について以下に説明する。なお、半導体層１０３と同じ層に形成する半導体層も同様の材料を用いることができる。
【０１５９】
トランジスタ１００の半導体層１０３は、酸化物半導体でなる層（酸化物半導体層）を含んでいてもよい。酸化物半導体としては、例えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｈｆ−Ｉｎ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｇａ−Ｏ系酸化物半導体、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＩｎとＧａとＳｎとＺｎ以外の元素、例えばＳｉＯ２を含ませてもよい。
【０１６０】
例えば、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、錫（Ｓｎ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。また例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体は、ＩＧＺＯと呼ぶことができる。
【０１６１】
また、酸化物半導体層は、酸化物半導体膜を用いて形成することができる。Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体膜をスパッタリング法によって形成する場合、ターゲットの組成比は、原子数比でＩｎ：Ｓｎ：Ｚｎが、１：２：２、２：１：３、１：１：１、または２０：４５：３５などを用いる。
【０１６２】
また、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体膜をスパッタリング法によって形成する場合、ターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１．５：１〜１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４〜１５：２）とする。例えば、ターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【０１６３】
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体膜をスパッタリング法によって形成する場合、ターゲットの組成比は、原子数比で、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２とすることができる。
【０１６４】
また、ターゲットの純度を、９９．９９％以上とすることで、酸化物半導体膜に混入するアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等を低減することができる。また、当該ターゲットを用いることで、酸化物半導体膜において、リチウム、ナトリウム、カリウム等のアルカリ金属の濃度を低減することができる。
【０１６５】
なお、酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含まれていても問題がなく、ナトリウム（Ｎａ）のようなアルカリ金属が多量に含まれる廉価なソーダ石灰ガラスも使えると指摘されている（神谷、野村、細野、「アモルファス酸化物半導体の物性とデバイス開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、ｐｐ．６２１−６３３．）。しかし、このような指摘は適切でない。アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちＮａは、酸化物半導体層に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してＮａ＋となる。また、Ｎａは、酸化物半導体層内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特性の劣化が起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるトランジスタの特性の劣化と、特性のばらつきは、酸化物半導体層中の水素濃度が十分に低い場合において顕著に現れる。従って、酸化物半導体層中の水素濃度が１×１０１８／ｃｍ３以下、より好ましくは１×１０１７／ｃｍ３以下である場合には、上記不純物の濃度を低減することが望ましい。具体的に、二次イオン質量分析法によるＮａ濃度の測定値は、５×１０１６／ｃｍ３以下、好ましくは１×１０１６／ｃｍ３以下、更に好ましくは１×１０１５／ｃｍ３以下とするとよい。同様に、Ｌｉ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下とするとよい。同様に、Ｋ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下とするとよい。
【０１６６】
なお酸化物半導体層は非晶質であっても良いが、結晶性を有していても良い。酸化物半導体層は、単結晶でも、非単結晶でもよい。非単結晶の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。酸化物半導体層としては、ｃ軸配向し、そのａｂ面に垂直な方向から見て、三角形、六角形、正三角形、または正六角形の原子配列を有し、かつｃ軸方向に垂直な方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む結晶（ＣＡＡＣ：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌともいう。）を含む酸化物を用いることができる。
【０１６７】
ＣＡＡＣについて図６９乃至図７１を用いて詳細に説明する。なお、特に断りがない限り、図６９乃至図７１は上方向をｃ軸方向とし、ｃ軸方向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の上半分、下半分をいう。また、図６９において、丸で囲まれたＯ原子は４配位のＯ原子を示し、二重丸で囲まれたＯ原子は３配位のＯ原子を示す。
【０１６８】
図６９（Ａ）に、１個の６配位のＩｎ原子と、Ｉｎ原子に近接の６個の４配位の酸素原子（以下４配位のＯ原子）と、を有する構造を示す。Ｉｎ原子が１個に対して、近接の酸素原子のみ示した構造を、ここではサブユニットと呼ぶ。図６９（Ａ）の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図６９（Ａ）の上半分および下半分にはそれぞれ３個ずつ４配位のＯ原子がある。図６９（Ａ）に示すサブユニットは電荷が０である。
【０１６９】
図６９（Ｂ）に、１個の５配位のＧａ原子と、Ｇａ原子に近接の３個の３配位の酸素原子（以下３配位のＯ原子）と、Ｇａ原子に近接の２個の４配位のＯ原子と、を有する構造を示す。３配位のＯ原子は、いずれもａｂ面に存在する。図６９（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４配位のＯ原子がある。また、Ｉｎ原子も５配位をとるため、図６９（Ｂ）に示す構造をとりうる。図６９（Ｂ）に示すサブユニットは電荷が０である。
【０１７０】
図６９（Ｃ）に、１個の４配位のＺｎ原子と、Ｚｎ原子に近接の４個の４配位のＯ原子と、による構造を示す。図６９（Ｃ）の上半分には１個の４配位のＯ原子があり、下半分には３個の４配位のＯ原子がある。または、図６９（Ｃ）の上半分に３個の４配位のＯ原子があり、下半分に１個の４配位のＯ原子があってもよい。図６９（Ｃ）に示すサブユニットは電荷が０である。
【０１７１】
図６９（Ｄ）に、１個の６配位のＳｎ原子と、Ｓｎ原子に近接の６個の４配位のＯ原子と、を有する構造を示す。図６９（Ｄ）の上半分には３個の４配位のＯ原子があり、下半分には３個の４配位のＯ原子がある。図６９（Ｄ）に示すサブユニットは電荷が＋１となる。
【０１７２】
図６９（Ｅ）に、２個のＺｎ原子を含むサブユニットを示す。図６９（Ｅ）の上半分には１個の４配位のＯ原子があり、下半分には１個の４配位のＯ原子がある。図６９（Ｅ）に示すサブユニットは電荷が−１となる。
【０１７３】
ここでは、サブユニットのいくつかの集合体を１グループと呼び、グループのいくつかの集合体を１ユニットと呼ぶ。
【０１７４】
ここで、これらのサブユニット同士結合する規則について説明する。図６９（Ａ）に示す６配位のＩｎ原子の上半分の３個のＯ原子は下方向にそれぞれ３個の近接Ｉｎ原子を有し、下半分の３個のＯ原子は上方向にそれぞれ３個の近接Ｉｎ原子を有する。図６９（Ｂ）に示す５配位のＧａ原子の上半分の１個のＯ原子は下方向に１個の近接Ｇａ原子を有し、下半分の１個のＯ原子は上方向に１個の近接Ｇａ原子を有する。図６９（Ｃ）に示す４配位のＺｎ原子の上半分の１個のＯ原子は下方向に１個の近接Ｚｎ原子を有し、下半分の３個のＯ原子は上方向にそれぞれ３個の近接Ｚｎ原子を有する。この様に、金属原子の上方向の４配位のＯ原子の数と、そのＯ原子の下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の４配位のＯ原子の数と、そのＯ原子の上方向にある近接金属原子の数は等しい。Ｏ原子は４配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は４になる。従って、金属原子の上方向にある４配位のＯ原子の数と、別の金属原子の下方向にある４配位のＯ原子の数との和が４個のとき、金属原子を有する二種のサブユニット同士は結合することができる。例えば、６配位の金属原子（ＩｎまたはＳｎ）が下半分の４配位のＯ原子を介して結合する場合、４配位のＯ原子が３個であるため、５配位の金属原子（ＧａまたはＩｎ）または４配位の金属原子（Ｚｎ）のいずれかと結合することになる。
【０１７５】
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯ原子を介して結合する。また、このほかにも、層構造の合計の電荷が０となるようにサブユニット同士が結合して１グループを構成する。
【０１７６】
図７０（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する１グループのモデル図を示す。図７０（Ｂ）に、３つのグループで構成されるユニットを示す。なお、図７０（Ｃ）は、図７０（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
【０１７７】
図７０（Ａ）においては、簡単のため、３配位のＯ原子は省略し、４配位のＯ原子は個数のみ示し、例えば、Ｓｎ原子の上半分および下半分にはそれぞれ３個ずつ４配位のＯ原子があることを丸枠の３として示している。同様に、図７０（Ａ）において、Ｉｎ原子の上半分および下半分にはそれぞれ１個ずつ４配位のＯ原子があり、丸枠の１として示している。また、同様に、図７０（Ａ）において、下半分には１個の４配位のＯ原子があり、上半分には３個の４配位のＯ原子があるＺｎ原子と、上半分には１個の４配位のＯ原子があり、下半分には３個の４配位のＯ原子があるＺｎ原子とを示している。
【０１７８】
図７０（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成するグループは、上から順に４配位のＯ原子が３個ずつ上半分および下半分にあるＳｎ原子が、４配位のＯ原子が１個ずつ上半分および下半分にあるＩｎ原子と結合し、そのＩｎ原子が、上半分に３個の４配位のＯ原子があるＺｎ原子と結合し、そのＺｎ原子の下半分の１個の４配位のＯ原子を介して４配位のＯ原子が３個ずつ上半分および下半分にあるＩｎ原子と結合し、そのＩｎ原子が、上半分に１個の４配位のＯ原子があるＺｎ原子２個からなるサブユニットと結合し、このサブユニットの下半分の１個の４配位のＯ原子を介して４配位のＯ原子が３個ずつ上半分および下半分にあるＳｎ原子と結合している構成である。グループのいくつかを結合して１ユニットを構成する。
【０１７９】
ここで、３配位のＯ原子および４配位のＯ原子の場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）原子、Ｚｎ（４配位）原子、Ｓｎ（５配位または６配位）原子の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎ原子を含むサブユニットは電荷が＋１となる。そのため、Ｓｎ原子を含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図６９（Ｅ）に示すように、２個のＺｎ原子を含むサブユニットが挙げられる。例えば、Ｓｎ原子を含むサブユニットが１個に対し、２個のＺｎ原子を含むサブユニットが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。
【０１８０】
また、Ｉｎ原子は５配位および６配位のいずれもとることができるものとする。具体的には、図７０（Ｂ）に示したユニットとすることで、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）とする組成式で表すことができる。
【０１８１】
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｚｎ−Ｏ系酸化物、Ｚｎ−Ｍｇ−Ｏ系酸化物、Ｓｎ−Ｍｇ−Ｏ系酸化物、Ｉｎ−Ｍｇ−Ｏ系酸化物や、Ｉｎ−Ｇａ−Ｏ系酸化物、一元系金属の酸化物であるＩｎ−Ｏ系酸化物、Ｓｎ−Ｏ系酸化物、Ｚｎ−Ｏ系酸化物などを用いた場合も同様である。
【０１８２】
例えば、図７１（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する１グループのモデル図を示す。
【０１８３】
図７１（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成するグループは、上から順に４配位のＯ原子が３個ずつ上半分および下半分にあるＩｎ原子が、４配位のＯ原子が１個上半分にあるＺｎ原子と結合し、そのＺｎ原子の下半分の３個の４配位のＯ原子を介して、４配位のＯ原子が１個ずつ上半分および下半分にあるＧａ原子と結合し、そのＧａ原子の下半分の１個の４配位のＯ原子を介して、４配位のＯ原子が３個ずつ上半分および下半分にあるＩｎ原子と結合している構成である。グループのいくつかを結合して１ユニットを構成する。
【０１８４】
図７１（Ｂ）に３つのグループで構成されるユニットを示す。なお、図７１（Ｃ）は、図７１（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
【０１８５】
ここで、Ｉｎ（６配位または５配位）原子、Ｚｎ（４配位）原子、Ｇａ（５配位）原子の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ原子、Ｚｎ原子およびＧａ原子からなるサブユニットは、電荷が０となる。そのため、これらの組み合わせであれば層構造の合計の電荷は常に０となる。
【０１８６】
ここで、Ｉｎ（６配位または５配位）原子、Ｚｎ（４配位）原子、Ｇａ（５配位）原子の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ原子、Ｚｎ原子およびＧａ原子のいずれかを含むサブユニットは、電荷が０となる。そのため、これらのサブユニットの組み合わせであればグループの合計の電荷は常に０となる。
【０１８７】
ＣＡＡＣを含む酸化物半導体膜（以下、ＣＡＡＣ膜ともいう）は、スパッタリング法によって作製することができる。ターゲット材料は上述のとおりの材料を用いることができる。スパッタリング法を用いてＣＡＡＣ膜を成膜する場合には、雰囲気中の酸素ガス比が高い方が好ましい。例えば、アルゴン及び酸素の混合ガス雰囲気中でスパッタリング法を行う場合には、酸素ガス比を３０％以上とすることが好ましく、４０％以上とすることがより好ましい。雰囲気中からの酸素の補充によって、ＣＡＡＣの結晶化が促進されるからである。
【０１８８】
また、スパッタリング法を用いてＣＡＡＣ膜を成膜する場合には、ＣＡＡＣ膜が成膜される基板を１５０℃以上に加熱しておくことが好ましく、１７０℃以上に加熱しておくことがより好ましい。基板温度の上昇に伴って、ＣＡＡＣの結晶化が促進されるからである。
【０１８９】
また、ＣＡＡＣ膜に対して、窒素雰囲気中又は真空中において熱処理を行った後には、酸素雰囲気中又は酸素と他のガスとの混合雰囲気中において熱処理を行うことが好ましい。先の熱処理で生じる酸素欠損を後の熱処理における雰囲気中からの酸素供給によって復元することができるからである。
【０１９０】
また、ＣＡＡＣ膜が成膜される膜表面（被成膜面）は平坦であることが好ましい。ＣＡＡＣ膜は、当該被成膜面に概略垂直となるｃ軸を有するため、当該被成膜面に存在する凹凸は、ＣＡＡＣ膜における結晶粒界の発生を誘発することになるからである。よって、ＣＡＡＣ膜が成膜される前に当該被成膜表面に対して化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）などの平坦化処理を行うことが好ましい。また、当該被成膜面の平均ラフネスは、０．５ｎｍ以下であることが好ましく、０．３ｎｍ以下であることがより好ましい。
【０１９１】
なお、スパッタリング等で成膜された酸化物半導体膜中には、不純物としての水分又は水素（水酸基を含む）が含まれていることがある。本発明の一態様では、酸化物半導体膜（または、酸化物半導体膜によって形成された酸化物半導体層）中の水分又は水素などの不純物を低減（脱水化または脱水素化）するために、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、酸化物半導体膜（酸化物半導体層）に加熱処理を施す。
【０１９２】
酸化物半導体膜（酸化物半導体層）に加熱処理を施すことで、酸化物半導体膜（酸化物半導体層）中の水分又は水素を脱離させることができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以下で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化又は脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
【０１９３】
こうして酸化物半導体膜（酸化物半導体層）中の水分又は水素を脱離させた後、酸素を添加する。こうして、酸化物半導体膜（酸化物半導体層）中等における酸素欠陥を低減し、酸化物半導体膜（酸化物半導体層）をｉ型化又はｉ型に限りなく近くすることができる。
【０１９４】
酸素の添加は、例えば、酸化物半導体膜（酸化物半導体層）に接して化学量論的組成比より酸素が多い領域を有する絶縁膜を形成し、その後加熱することによって行うことができる。こうして、絶縁膜中の過剰な酸素を酸化物半導体膜（酸化物半導体層）に供給することができる。こうして、酸化物半導体膜（酸化物半導体層）を酸素を過剰に含む状態とすることができる。過剰に含まれる酸素は、例えば、酸化物半導体膜（酸化物半導体層）を構成する結晶の格子間に存在する。
【０１９５】
なお、化学量論的組成比より酸素が多い領域を有する絶縁膜は、酸化物半導体膜（酸化物半導体層）に接する絶縁膜のうち、上層に位置する絶縁膜又は下層に位置する絶縁膜のうち、どちらか一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成比より酸素が多い領域を有する絶縁膜を、酸化物半導体膜（酸化物半導体層）に接する絶縁膜の、上層及び下層に位置する絶縁膜に用い、酸化物半導体膜（酸化物半導体層）を挟む構成とすることで、上記効果をより高めることができる。
【０１９６】
ここで、化学量論的組成比より酸素が多い領域を有する絶縁膜は、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。なお、当該絶縁膜は、水分や、水素などの不純物を極力含まないことが望ましい。絶縁膜に水素が含まれると、その水素が酸化物半導体膜（酸化物半導体層）へ侵入し、又は水素が酸化物半導体膜（酸化物半導体層）中の酸素を引き抜き、酸化物半導体膜が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。また、絶縁膜には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、又は窒化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バリア性の高い絶縁膜よりも、酸化物半導体膜（酸化物半導体層）に近い側に形成する。そして、窒素の含有比率が低い絶縁膜を間に挟んで、酸化物半導体膜（酸化物半導体層）と重なるように、バリア性の高い絶縁膜を形成する。バリア性の高い絶縁膜を用いることで、酸化物半導体膜（酸化物半導体層）内や他の絶縁膜の界面とその近傍に、水分又は水素などの不純物が入り込むのを防ぐことができる。また、酸化物半導体膜（酸化物半導体層）に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体膜（酸化物半導体層）に接するのを防ぐことができる。
【０１９７】
また、酸化物半導体膜（酸化物半導体層）中の水分又は水素を脱離させた後の酸素添加は、酸素雰囲気下で酸化物半導体膜（酸化物半導体層）に加熱処理を施すことによっておこなってもよい。加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１９８】
或いは、酸化物半導体膜（酸化物半導体層）中の水分又は水素を脱離させた後の酸素添加は、イオン注入法又はイオンドーピング法などを用い行ってもよい。例えば、２．４５ＧＨｚのマイクロ波でプラズマ化した酸素を酸化物半導体膜（酸化物半導体層）に添加すれば良い。
【０１９９】
このように形成した酸化物半導体層をトランジスタ１００の半導体層１０３として用いることができる。こうして、オフ電流を著しく低減したトランジスタ１００が得られる。
【０２００】
トランジスタ１００の半導体層１０３は、微結晶シリコンを含んでいてもよい。微結晶シリコンとは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体である。微結晶シリコンは、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは２０ｎｍ以上５０ｎｍ以下、さらに好ましくは２５ｎｍ以上３３ｎｍ以下の柱状結晶または針状結晶が基板表面に対して法線方向に成長している。このため、柱状結晶または針状結晶の界面には、粒界が形成される場合もある。
【０２０１】
代表例としての微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含んでいる。さらに、ヘリウム、アルゴン、クリプトン、またはネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶シリコンが得られる。このような微結晶シリコンに関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。
【０２０２】
トランジスタ１００の半導体層１０３は、非晶質（アモルファス）シリコンを含んでいてもよい。トランジスタ１００の半導体層１０３は、多結晶シリコンを含んでいてもよい。または、トランジスタ１００の半導体層１０３は、有機半導体、カーボンナノチューブなどを含んでいてもよい。
【０２０３】
電極１１０の材料について以下に説明する。なお、電極１１０と同じ層に形成される電極も同様の材料を用いることができる。
【０２０４】
電極１１０は、透光性の導電材料を用いて形成することができる。透光性の導電材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛、インジウム亜鉛酸化物等を用いることができる。なお、電極１１０は、透光性を有する領域と、反射性を有する領域の両方を含んでいてもよい。これにより、半透過型の表示装置を構成することが出来る。また、電極１１０は反射性を有する導電材料を用いて形成されていてもよい。これにより、反射型の表示装置を構成することが出来る。または、画素が形成された基板とは逆側に光を放出する構成（トップエミッション）の発光装置を構成することが出来る。
【０２０５】
特に、電極１１０として反射性を有する導電材料を用いる場合には、トランジスタ１００と重なるようにトランジスタ１００の上部に電極１１０を設けることにより、開口率を向上させることが出来る。
【０２０６】
電極１０６の材料について以下に説明する。なお、電極１０６と同じ層に形成される電極も同様の材料を用いることができる。
【０２０７】
電極１０６は、透光性の導電材料を用いて形成することができる。透光性の導電材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛、インジウム亜鉛酸化物等を用いることができる。
【０２０８】
絶縁層１０５の材料について以下に説明する。
【０２０９】
絶縁層１０５は、有機絶縁層を含んでいてもよい。絶縁層１０５は無機絶縁層を含んでいてもよい。絶縁層１０５は無機絶縁層と有機絶縁層の積層を含んでいてもよい。例えば、層１０５ａ及び層１０５ｃは無機絶縁層とすることができる。層１０５ｂは有機絶縁層とすることができる。
【０２１０】
絶縁層１０５または層１０５ｂをカラーフィルタとする場合には、絶縁層１０５または層１０５ｂとして、緑色の有機絶縁層、青色の有機絶縁層、赤色の有機絶縁層などを用いることができる。絶縁層１０５または層１０５ｂをブラックマトリクスとする場合には、絶縁層１０５または層１０５ｂとして、黒色の有機絶縁層を用いることができる。
【０２１１】
有機絶縁層としては、アクリル樹脂、ポリイミド、ポリアミド等を用いることができる。ポリイミドを用いることにより、絶縁層１０５または層１０５ｂ上に形成される発光素子の劣化を低減することが可能となる。また、有機絶縁層として感光性の材料を用いても良い。感光性の材料を用いた膜では、レジストマスクを形成することなく、当該膜のエッチング加工を行うこともできる。また、有機絶縁層は、インクジェット法等の液滴吐出法を用いて形成したものであってもよい。また、インクジェット法等の液滴吐出法を用いて形成した層をエッチング加工したものであってもよい。例えば、インクジェット法等の液滴吐出法を用いて形成した層をレジストマスクを用いてエッチング加工したものであってもよい。
【０２１２】
無機絶縁層としては、酸化珪素膜や、窒化珪素膜、酸窒化珪素膜等を用いることができる。
【０２１３】
本実施の形態は、実施の形態１乃至実施の形態８の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１乃至実施の形態８などの他の実施の形態と自由に組み合わせて実施することができる。
【０２１４】
（実施の形態１０）
本実施の形態では、半導体装置の作製方法の一態様を示す。
【０２１５】
図１（Ａ）の構成の半導体装置の作製方法の一例を図５９に示す。
【０２１６】
絶縁表面２００上に、電極１０１を形成し、電極１０１上に、絶縁層１０２を形成し、絶縁層１０２上に、絶縁層１０２を介して電極１０１の少なくとも一部と少なくとも一部が重なる半導体層１０３を形成する（図５９（Ａ））。
【０２１７】
半導体層１０３上に、電極１０４ａ及び電極１０４ｂを形成する。電極１０４ａ及び電極１０４ｂ上に、絶縁膜５９１を形成する。絶縁膜５９１はポジ型の感光性材料によって形成されているものとする（図５９（Ｂ））。
【０２１８】
次いで、ハーフトーンマスク５９２を用いることによって、絶縁膜５９１を露光する。ここで、ハーフトーンマスク５９２は、領域５９２ａ、領域５９２ｂ、領域５９２ｃを有し、互いに露光に用いる光の透過率が異なる。ここで、（領域５９２ｃの透過率）＞（領域５９２ｂの透過率）＞（領域５９２ａの透過率）とする（図５９（Ｃ））。
【０２１９】
このようなハーフトーンマスク５９２を用いて、絶縁膜５９１を露光することによって、領域１２１と領域１２２を有し、領域１２１が領域１２２より薄く、且つ、貫通する開口１２３を有する絶縁層１０５を形成することができる（図５９（Ｄ））。
【０２２０】
その後、絶縁層１０５上に、領域１２１を介して半導体層１０３の少なくとも一部と少なくとも一部が重なる電極１０６と、領域１２２の少なくとも一部の上に、電極１１０の少なくとも一部を形成する（図５９（Ｅ））。
【０２２１】
こうして、半導体装置を形成することができる。
【０２２２】
なお、上記では、絶縁膜５９１としてポジ型の感光性材料を用いる例を示したがこれに限定されない。ネガ型の感光性材料を用いてもよい。また、絶縁膜５９１として感光性の材料を用いず、絶縁膜５９１の上にレジストを形成し、当該レジストをハーフトーンマスクを用いて露光することによってレジストマスクを形成し、当該レジストマスクを用いて絶縁膜５９１をエッチング加工することにより、絶縁層１０５を形成してもよい。
【０２２３】
図１（Ｃ）の構成の半導体装置の作製方法の一例を図６０に示す。
【０２２４】
絶縁表面２００上に、電極１０１を形成し、絶縁層１０２、半導体層１０３、電極１０４ａ及び電極１０４ｂを形成する。ここまでの作製工程は図５９と同様である。電極１０４ａ及び電極１０４ｂ上に、絶縁膜６０１ａを形成し、絶縁膜６０１ａ上に絶縁膜６０１ｂを形成する（図６０（Ａ））。
【０２２５】
次いで、絶縁膜６０１ｂ上にレジスト６０２を形成する。レジスト６０２はポジ型とする。ハーフトーンマスク６０３を用いることによって、レジスト６０２を露光する。ここで、ハーフトーンマスク６０３は、領域６０３ａ、領域６０３ｂ、領域６０３ｃを有し、互いに露光に用いる光の透過率が異なる。ここで、（領域６０３ｃの透過率）＞（領域６０３ｂの透過率）＞（領域６０３ａの透過率）とする（図６０（Ｂ））。
【０２２６】
このようなハーフトーンマスク６０３を用いて、レジスト６０２を露光することによって、互いに厚さが異なる３つの領域を有するレジストマスク６０４を形成する（図６０（Ｃ））。
【０２２７】
レジストマスク６０４を用いて、絶縁膜６０１ａ及び絶縁膜６０１ｂをエッチング加工することによって、領域１２１と領域１２２を有し、領域１２１が領域１２２より薄く、且つ、貫通する開口１２３を有する絶縁層（層１０５ａと層１０５ｂの積層）を形成することができる（図６０（Ｄ））。
【０２２８】
その後、層１０５ｂ上に、領域１２１を介して半導体層１０３の少なくとも一部と少なくとも一部が重なる電極１０６と、領域１２２の少なくとも一部の上に、電極１１０の少なくとも一部を形成する（図６０（Ｅ））。
【０２２９】
こうして、半導体装置を形成することができる。
【０２３０】
なお、図６０に示した作製工程では、レジスト６０２としてポジ型を用いる例を示したがこれに限定されない。ネガ型の感光性材料を用いてもよい。また、レジスト６０２を用いず、絶縁膜６０１ｂを感光性材料を用いて形成し、絶縁膜６０１ｂをハーフトーンマスクを用いて露光することによって、絶縁層（層１０５ａと層１０５ｂの積層）を形成してもよい。
【０２３１】
また、図６０に示す作製工程では、ハーフトーンマスクを用いる例を示したがこれに限定されない。例えば、図６１に示すような作製工程とすることができる。
【０２３２】
図６１（Ａ）までは図６０の作製工程と同様である。
【０２３３】
図６１に示す作製工程では、絶縁膜６０１ｂをエッチング加工し、領域１２１と開口１２４を形成する。こうして、層１０５ｂを形成する（図６１（Ｂ））。
【０２３４】
その後、開口１２４において露出した絶縁膜６０１ａをエッチング加工し、貫通する開口１２３を形成する。この際、層１０５ｂの一部が更にエッチングされてもよい。こうして、領域１２１と領域１２２を有し、領域１２１が領域１２２より薄く、且つ、貫通する開口１２３を有する絶縁層（層１０５ａと層１０５ｂの積層）を形成することができる（図６１（Ｃ））。
【０２３５】
その後、層１０５ｂ上に、領域１２１を介して半導体層１０３の少なくとも一部と少なくとも一部が重なる電極１０６と、領域１２２の少なくとも一部の上に、電極１１０の少なくとも一部を形成する（図６１（Ｄ））。
【０２３６】
こうして、半導体装置を形成することができる。
【０２３７】
なお、図６１に示した作製工程では、絶縁膜６０１ａ及び絶縁膜６０１ｂを積層形成した後、これらの膜のエッチング工程を行う構成を示したがこれに限定されない。例えば、図６２に示すような作製工程とすることができる。
【０２３８】
絶縁膜６０１ａの形成（図６２（Ａ））までは、図６１に示した作製工程と同様である。
【０２３９】
絶縁膜６０１ａを形成した後、絶縁膜６０１ａをエッチング加工して、開口１２５を有する層１０５ａを形成する（図６２（Ｂ））。
【０２４０】
その後に層１０５ａを覆うように、絶縁膜６０１ｂを形成する（図６２（Ｃ））。
【０２４１】
次いで、絶縁膜６０１ｂをエッチング加工する。この際、層１０５ａの一部が更にエッチングされてもよい。こうして、領域１２１と領域１２２を有し、領域１２１が領域１２２より薄く、且つ、貫通する開口１２３を有する絶縁層（層１０５ａと層１０５ｂの積層）を形成することができる（図６２（Ｄ））。
【０２４２】
その後、層１０５ｂ上に、領域１２１を介して半導体層１０３の少なくとも一部と少なくとも一部が重なる電極１０６と、領域１２２の少なくとも一部の上に、電極１１０の少なくとも一部を形成する（図６２（Ｅ））。
【０２４３】
こうして、半導体装置を形成することができる。
【０２４４】
なお、図６０、図６１、図６２に示した作製工程では、絶縁層１０５を２個の膜（絶縁膜６０１ａ及び絶縁膜６０１ｂ）から形成する作製工程であって、一方の膜のみ選択的に除去することにより、領域１２１と領域１２２を形成する例を示した。しかしながらこれに限定されず、絶縁層１０５をｍ（ｍは自然数）個の膜から形成する作製工程であって、ｍ個の膜のうち、ｎ個の膜（ｎはｍよりも小さい自然数）のみ選択的に除去することにより、領域１２１と領域１２２を形成してもよい。
【０２４５】
例えば、絶縁層１０５を３個の膜から形成する作製工程を図６３に示す。図６３に示す工程は、図２６（Ｃ）に示す構成の半導体装置の作製工程に対応する。
【０２４６】
図６３（Ａ）に示す工程までは、図６０に示した作製工程と同様である。
【０２４７】
絶縁膜６０１ｂを形成した後、絶縁膜６０１ｂをエッチング加工して、開口１２６及び開口１２７を有する層１０５ｂを形成する（図６３（Ｂ））。
【０２４８】
その後に層１０５ｂを覆うように、絶縁膜６０１ｃを形成する（図６３（Ｃ））。
【０２４９】
次いで、絶縁膜６０１ａ及び絶縁膜６０１ｃをエッチング加工することによって、貫通する開口１２３を形成する。こうして、領域１２１と領域１２２を有し、領域１２１が領域１２２より薄く、且つ、貫通する開口１２３を有する絶縁層（層１０５ａと層１０５ｂと層１０５ｃの積層）を形成することができる（図６３（Ｄ））。
【０２５０】
その後、層１０５ｃ上に、領域１２１を介して半導体層１０３の少なくとも一部と少なくとも一部が重なる電極１０６と、領域１２２の少なくとも一部の上に、電極１１０の少なくとも一部を形成する（図６３（Ｅ））。
【０２５１】
こうして、半導体装置を形成することができる。
【０２５２】
なお、絶縁層１０５を３個の膜から形成する作製工程であって、図６３に示した工程とは異なる工程の例を図６４に示す。図６４に示す工程は、図２６（Ｃ）に示す構成において、層１０５ａの端部を層１０５ｂが覆っている場合の半導体装置の作製工程に対応する。
【０２５３】
まず、絶縁膜をエッチング加工することによって、開口１２８ａを有する層１０５ａを形成したあと、絶縁膜６０１ｂを形成する（図６４（Ａ））。
【０２５４】
絶縁膜６０１ｂをエッチング加工して、開口１２７及び開口１２８を有する層１０５ｂを形成する（図６４（Ｂ））。ここで、開口１２８は開口１２８ａにおいて形成され、開口１２８ａよりも径が小さい。
【０２５５】
その後に層１０５ｂを覆うように、絶縁膜６０１ｃを形成する（図６４（Ｃ））。
【０２５６】
次いで、絶縁膜６０１ｃをエッチング加工することによって、貫通する開口１２３を形成する。こうして、領域１２１と領域１２２を有し、領域１２１が領域１２２より薄く、且つ、貫通する開口１２３を有する絶縁層（層１０５ａと層１０５ｂと層１０５ｃの積層）を形成することができる（図６４（Ｄ））。
【０２５７】
その後、層１０５ｃ上に、領域１２１を介して半導体層１０３の少なくとも一部と少なくとも一部が重なる電極１０６と、領域１２２の少なくとも一部の上に、電極１１０の少なくとも一部を形成する（図６４（Ｅ））。
【０２５８】
こうして、半導体装置を形成することができる。
【０２５９】
なお、図５９乃至図６４では、図１（Ａ）、図１（Ｃ）、図２６（Ｃ）の一部を変形した図に示した構成の半導体装置の作製方法を示したが、上記実施の形態において示したその他の構成の半導体装置についても同様に作製することができる。
【０２６０】
本実施の形態は、実施の形態１乃至実施の形態９の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１乃至実施の形態９などの他の実施の形態と自由に組み合わせて実施することができる。
【０２６１】
（実施の形態１１）
本実施の形態では、実施の形態１乃至実施の形態１０で示した半導体装置を、表示装置に応用した例について説明する。
【０２６２】
実施の形態１乃至実施の形態１０で示した半導体装置は、液晶表示装置などの画素に用いることができる。
【０２６３】
液晶表示装置の画素の断面図の一例を図５２に示す。図５２（Ａ）、図５２（Ｂ）は、図１（Ｃ）に示した構成の半導体装置を液晶表示装置に用いた場合の画素の断面図である。図５２において、図１と同じ部分は同じ符号を用いて示し、説明は省略する。
【０２６４】
図５２において、トランジスタ１００は画素に設けられるトランジスタとすることができる。電極１１０は画素電極とすることができる。層１０５ｂは、カラーフィルタ及び／又はブラックマトリクスとすることができる。
【０２６５】
図５２（Ａ）において、領域１２２上に、突起物５１０が設けられる。突起物５１０は、スペーサとして機能させることが出来る。したがって、突起物５１０によって、トランジスタ１００が形成された基板（以下、画素基板と呼ぶ）と液晶層を封止するための基板（以下、対向基板と呼ぶ）との間隔を制御することができる。なお、突起物５１０によってブラックマトリクスを形成してもよい。または、突起物５１０は、液晶分子の配向を制御するリブとして機能させることが出来る。突起物５１０によって、液晶分子が倒れる方向を制御することが出来る。
【０２６６】
なお、図５２において、液晶層、画素電極と対をなす電極（以下、対向電極と呼ぶ）、対向基板は図示していない。なお、対向電極は、画素基板に設けてもよいし、対向基板に設けてもよい。また、配向膜も図示していないが、配向膜を設けてもよいし、設けなくてもよい。
【０２６７】
図５２（Ａ）に示した構成において、図５２（Ｂ）のように、絶縁層１０５が薄いまたは無い領域（例えば、層１０５ｂが除去された領域）を埋めるように、層５１０ａ及び層５１０ｂを更に設けてもよい。こうして、画素基板上の液晶層に面する部分の凹凸を緩和することができる。層５１０ａ及び層５１０ｂは突起物５１０と異なる材料を用いて形成してもよいし、同じ材料を用いて形成してもよい。層５１０ａ、層５１０ｂ、及び突起物５１０のいずれか又は全てによってブラックマトリクスを形成してもよい。なお、図５２（Ｂ）において、層５１０ａ及び層５１０ｂの一方を設けない構成であってもよい。例えば、層５１０ａのみを設ける構成であってもよい。
【０２６８】
なお、図５２において、突起物５１０、層５１０ａ、層５１０ｂは絶縁層をフォトリソグラフィ工程によって加工して形成することができる。または、感光性材料を用いて形成することが出来る。なお、インクジェット等の液滴吐出法によって形成したものであってもよい。図５２では、画素基板上に突起物５１０を設ける例を示したがこれに限定されず、対向基板上に突起物を設けてもよい。
【０２６９】
図５２では、突起物５１０は、電極１１０と重なるように設けられる構成を示したがこれに限定されない。突起物５１０は、電極１１０と重ならないように設けることも可能である。また、突起物５１０は、電極１１０の一部と重なり、且つ一部と重ならないように設けることも可能である。また、突起物５１０は、各画素に設けてもよいし、複数の画素毎に設けてもよい。突起物５１０は、画素の配線と一部が重なるように設けてもよいし、ブラックマトリクスと一部が重なるように設けてもよい。
【０２７０】
図５２では、図１（Ｃ）に示した半導体装置を液晶表示装置に適用した構成を示したがこれに限定されない。実施の形態１乃至実施の形態１０において示した半導体装置を液晶表示装置に適用することができる。例えば、実施の形態１乃至実施の形態１０において示した半導体装置を液晶表示装置に適用し、図５２と同様に、突起物５１０、層５１０ａ、層５１０ｂのいずれかを設けることができる。
【０２７１】
本実施の形態は、実施の形態１乃至実施の形態１０の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１乃至実施の形態１０などの他の実施の形態と自由に組み合わせて実施することができる。
【０２７２】
（実施の形態１２）
本実施の形態では、実施の形態１乃至実施の形態１０で示した半導体装置を、表示装置に応用した例について説明する。
【０２７３】
実施の形態１乃至実施の形態１０で示した半導体装置は、一例としては、液晶表示装置などの画素に用いることができる。
【０２７４】
図５５（Ａ）〜図５５（Ｆ）に液晶表示装置の画素部の１画素分の回路図の一例を示す。画素は、トランジスタと、容量素子と、液晶素子とを有する。さらに、ゲート信号線５５１、ソース信号線５５２、容量線５５３なども有する。ソース信号線５５２は、映像信号線ということもできる。なお、図５５（Ａ）〜図５５（Ｆ）に示した構成の画素では、１画素の中にサブ画素を有している。当該トランジスタとして、実施の形態１乃至実施の形態１０で示したトランジスタ１００を用いることができる。図５５（Ｇ）は、図５５（Ａ）〜図５５（Ｆ）中で用いたトランジスタ記号である。図５５（Ｇ）において、トランジスタ記号と、実施の形態１乃至実施の形態１０で示したトランジスタ１００の構成との対応を示す。
【０２７５】
図５５（Ａ）〜図５５（Ｆ）中に示す液晶素子のみ示したものが図５５（Ｈ）である。図５５（Ｈ）に示すとおり、液晶素子は、電極１１０（画素電極に対応）と、電極５５０（対向電極に対応）とを有する。また、電極１１０と電極５５０の間に液晶層を有する。
【０２７６】
また、図５５（Ａ）〜図５５（Ｆ）中に示す容量素子としては、実施の形態７や実施の形態８で示した寄生容量や容量素子を用いることができる。
【０２７７】
実施の形態１乃至実施の形態１０に示した半導体装置は、ＥＬ素子（有機発光素子）を用いた表示装置（以下、ＥＬ表示装置という）または発光装置の画素に用いることもできる。
【０２７８】
図５６（Ａ）〜図５６（Ｃ）にＥＬ表示装置の画素の回路図の一例を示す。図５６（Ａ）〜図５６（Ｃ）に示す画素は、ＥＬ素子５６０と、トランジスタ５６２と、トランジスタ５６３と、容量素子５６４とを有する。さらに、ゲート信号線５５１、ソース信号線５５２、容量線５５３、電流供給線５６１なども有する。ソース信号線５５２は、映像信号線ともいう。トランジスタ５６２は、トランジスタ５６３のゲートに映像信号を供給するか否かを制御する機能を有する。トランジスタ５６３は、ＥＬ素子５６０へ供給する電流を制御する機能を有する。当該トランジスタとして、実施の形態１乃至実施の形態１０で示したトランジスタ１００を用いることができる。トランジスタ記号と、実施の形態１乃至実施の形態１０で示したトランジスタ１００の構成との対応は、図５５（Ｇ）に示したとおりである。
【０２７９】
また、実施の形態１乃至実施の形態１０に示した半導体装置は、液晶表示装置やＥＬ表示装置などの駆動回路に用いることができる。駆動回路としては、例えば、画素に信号を出力する走査線駆動回路や信号線駆動回路に用いることができる。図５７（Ａ）及び図５７（Ｂ）に、駆動回路の一部の一例を示す。駆動回路が有するトランジスタ（トランジスタ７０１、トランジスタ７０２、トランジスタ７０３、トランジスタ７０４、トランジスタ７０５、トランジスタ７０６、トランジスタ７０７、トランジスタ７０８、トランジスタ７０９、トランジスタ７１０、トランジスタ７１１、トランジスタ７１２、トランジスタ７１３、トランジスタ７１５、トランジスタ８０１、トランジスタ８０２、トランジスタ８０３、トランジスタ８０４、トランジスタ８０５、トランジスタ８０６、トランジスタ８０７、トランジスタ８０８、トランジスタ８０９、トランジスタ８１０、トランジスタ８１１、トランジスタ８１２、トランジスタ８１３、トランジスタ８１４、トランジスタ８１５、トランジスタ８１６、トランジスタ８１７）の一部、または全部に対して、実施の形態１乃至実施の形態１０で示したトランジスタ１００を用いることができる。
【０２８０】
また、図５７（Ａ）中の容量素子７１４としては、実施の形態７や実施の形態８で示した寄生容量や容量素子を用いることができる。
【０２８１】
本実施の形態は、実施の形態１乃至実施の形態１１の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１乃至実施の形態１１などの他の実施の形態と自由に組み合わせて実施することができる。
【０２８２】
（実施の形態１３）
本実施の形態では、実施の形態１乃至実施の形態１０で示した半導体装置を、液晶表示装置などの表示装置に応用した例について説明する。
【０２８３】
液晶表示装置の画素の構成の一態様を図５３、図５８（Ａ）及び図５８（Ｂ）に示す。また、図５３の上面図におけるＡ１乃至Ａ２の断面図が、図５８（Ａ）または図５８（Ｂ）である。
【０２８４】
図５３、図５８（Ａ）及び図５８（Ｂ）において、画素５３０は、トランジスタ１００と、容量素子５３１と、液晶素子（または表示素子）とを有する。なお、画素５３０はサブ画素であってもよい。図５３、図５８では、液晶素子（または表示素子）の画素電極に相当する電極１１０のみ図示しており、対向電極（共通電極）は、図示していない。
【０２８５】
トランジスタ１００の構成は、実施の形態１乃至実施の形態１０で示した様々な構成を採用することが出来る。したがって、トランジスタ１００の構成は、実施の形態１乃至実施の形態１０で示した構成と同様であるため、同じ部分は同じ符号で示し、説明は省略する。なお、図５８（Ａ）は、図１（Ａ）に示した構成のトランジスタ１００を適用した例であり、図５８（Ｂ）は、図１（Ｃ）に示した構成のトランジスタ１００を適用した例である。
【０２８６】
容量素子５３１は、実施の形態７や実施の形態８で示した寄生容量や容量素子を用いることができる。なお、図５８（Ａ）では、絶縁層１０５を薄くした領域１２１ｃにおいて、容量素子５３１を形成する例である。図５８（Ｂ）では、層１０５ｂを除去した領域１２１ｃにおいて、容量素子５３１を形成する例である。図５８（Ｂ）に示した容量素子５３１の構成は、図２２（Ｄ）で示した容量素子の構成に対応する。
【０２８７】
トランジスタ１００の電極１０６は、開口５０１ａにおいて、電極１０１ａと電気的に接続される。トランジスタ１００の電極１０１は、トランジスタのゲート電極となると共に、ゲート配線としても機能する。電極１０１と並行に、電極１０１ａが設けられている。電極１０１ａは、トランジスタ１００の電極１０６に電位を与える配線として機能すると共に、隣接する行の画素（またはサブ画素）の容量線としても機能する。トランジスタ１００の電極１０４ａはソース電極またはドレイン電極の一方となると共に、ソース配線としても機能する。ソース配線は、ゲート配線と交差するように設けられている。トランジスタ１００の電極１０４ｂは、ソース電極またはドレイン電極の他方となり、開口５０１ｂにおいて、電極１１０と電気的に接続される。容量素子５３１の一対の電極のうち一方は電極１１０であり、他方は電極１０１ａである。
【０２８８】
なお、電極１０１ａは、例えば、電極１０１と同じ層に同じ材料によって形成することができる。なお、電極１０１ａと電極１０１とを異なる材料によって形成してもよい。
【０２８９】
液晶表示装置の画素の構成の別の一態様を図５４、図５８（Ｃ）及び図５８（Ｄ）に示す。また、図５４の上面図におけるＡ１乃至Ａ２の断面図が、図５８（Ｃ）または図５８（Ｄ）である。
【０２９０】
図５４、図５８（Ｃ）及び図５８（Ｄ）において、画素５３０は、トランジスタ１００と、容量素子５３２と、液晶素子（または表示素子）とを有する。なお、画素５３０はサブ画素であってもよい。
【０２９１】
トランジスタ１００の構成は、実施の形態１乃至実施の形態１０で示した構成と同様であるため、同じ部分は同じ符号で示し、説明は省略する。なお、図５８（Ｃ）は、図１（Ａ）に示した構成のトランジスタ１００を適用した例であり、図５８（Ｄ）は、図１（Ｃ）に示した構成のトランジスタ１００を適用した例である。このように、トランジスタ１００として、実施の形態１乃至実施の形態１０で示した様々な構成を採用することが出来る。
【０２９２】
容量素子５３２は、実施の形態７や実施の形態８で示した寄生容量や容量素子を用いることができる。なお、図５８（Ｃ）では、絶縁層１０５を薄くした領域１２１ｃにおいて、容量素子５３２を形成する例である。図５８（Ｄ）では、層１０５ｂを除去した領域１２１ｃにおいて、容量素子５３２を形成する例である。図５８（Ｄ）に示した容量素子５３１の構成は、図２２（Ｅ）で示した容量素子の構成に対応する。
【０２９３】
トランジスタ１００の電極１０６は、開口５０２ａにおいて、電極１０１と電気的に接続される。トランジスタ１００の電極１０１は、トランジスタのゲート電極となると共に、ゲート配線としても機能する。電極１０１と並行に、電極１０１ｂが設けられている。電極１０１ｂは容量線として機能する。トランジスタ１００の電極１０４ａはソース電極またはドレイン電極の一方となると共に、ソース配線としても機能する。ソース配線は、ゲート配線と交差するように設けられている。トランジスタ１００の電極１０４ｂは、ソース電極またはドレイン電極の他方となり、開口５０２ｂにおいて、電極１１０と電気的に接続される。容量素子５３２の一対の電極のうち一方は電極１１０であり、他方は電極１０１ｂである。
【０２９４】
なお、電極１０１ｂは、例えば、電極１０１と同じ層に同じ材料によって形成することができる。なお、電極１０１ｂと電極１０１とを異なる材料によって形成してもよい。
【０２９５】
なお、図５４では、電極１１０として、複数の開口を有する構成を示したがこれに限定されない。また、図５３に示した構成において、電極１１０を複数の開口を有する構成としてもよい。電極１１０は任意の形状とすることができる。
【０２９６】
図５３、図５４、図５８において、電極１１０としては、透光性を有する電極とすることができる。または、反射性を有する領域と透光性を有する領域との両方を含む電極とすることができる。電極１１０として、反射性を有する領域と透光性を有する領域との両方を含む電極を用いる場合、液晶表示装置を半透過型とすることができる。
【０２９７】
電極１１０として、反射性を有する領域と透光性を有する領域との両方を含む電極を用いる場合、当該反射性を有する領域に含まれる反射電極が形成された層と同じ層に、同じ材料を用いて電極１０６を形成することができる。こうして、トランジスタ１００の半導体層１０３を遮光することもできる。また、反射性を有する領域と透光性を有する領域との両方を含む電極は、透光性の膜と反射性の膜との積層をハーフトーンマスクを用いてエッチング加工することによって形成することもできる。
【０２９８】
なお、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、エレクトロウェッティング素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイパネル（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
【０２９９】
本実施の形態は、実施の形態１乃至実施の形態１２の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１乃至実施の形態１２などの他の実施の形態と自由に組み合わせて実施することができる。
【０３００】
（実施の形態１４）
本実施の形態では、表示装置を表示モジュールに応用した例について説明する。
【０３０１】
図７２は、表示モジュールを示す図である。図７２に示した表示モジュールは、筐体９０１、表示装置９０２、バックライトユニット９０３、筐体９０４を有し、表示装置９０２は、ドライバＩＣ９０５と電気的に接続されている。また、バックライトユニット９０３には、端子９０６により電源電圧や信号が供給されている。
【０３０２】
なお、図７２に示した表示モジュールに限定されず、タッチパネルを有する表示モジュールであってもよい。また、表示モジュールは、フレキシブルプリントサーキット（ＦＰＣ）を有していてもよい。図７２において、ドライバＩＣ９０５は、フレキシブルプリントサーキット（ＦＰＣ）によって表示装置９０２と電気的に接続されていてもよい。また、表示モジュールは、偏光板や位相差板等の光学フィルムを有していてもよい。
【０３０３】
本実施の形態は、実施の形態１乃至実施の形態１３の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、実施の形態１乃至実施の形態１３などの他の実施の形態と自由に組み合わせて実施することができる。
【０３０４】
（実施の形態１５）
本実施の形態においては、電子機器の例について説明する。
【０３０５】
図６７（Ａ）乃至図６７（Ｈ）、図６８（Ａ）乃至図６８（Ｄ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。
【０３０６】
図６７（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図６７（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図６７（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、イヤホン５０１３、等を有することができる。図６７（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図６７（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図６７（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図６７（Ｇ）はテレビ受像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図６７（Ｈ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。図６８（Ａ）はディスプレイであり、上述したものの他に、支持台５０１８、等を有することができる。図６８（Ｂ）はカメラであり、上述したものの他に、外部接続ポート５０１９、シャッターボタン５０１５、受像部５０１６、等を有することができる。図６８（Ｃ）はコンピュータであり、上述したものの他に、ポインティングデバイス５０２０、外部接続ポート５０１９、リーダ／ライタ５０２１、等を有することができる。図６８（Ｄ）は携帯電話機であり、上述したものの他に、送信部、受信部、携帯電話・移動端末向けの１セグメント部分受信サービス用チューナ、等を有することができる。
【０３０７】
図６７（Ａ）乃至図６７（Ｈ）、図６８（Ａ）乃至図６８（Ｄ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図６７（Ａ）乃至図６７（Ｈ）、図６８（Ａ）乃至図６８（Ｄ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
【０３０８】
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。
【０３０９】
次に、半導体装置の応用例を説明する。
【０３１０】
図６８（Ｅ）に、半導体装置を、建造物と一体にして設けた例について示す。図６８（Ｅ）は、筐体５０２２、表示部５０２３、操作部であるリモコン装置５０２４、スピーカ５０２５等を含む。半導体装置は、壁かけ型として建物と一体となっており、設置するスペースを広く必要とすることなく設置可能である。
【０３１１】
図６８（Ｆ）に、建造物内に半導体装置を、建造物と一体にして設けた別の例について示す。表示パネル５０２６は、ユニットバス５０２７と一体に取り付けられており、入浴者は表示パネル５０２６の視聴が可能になる。
【０３１２】
なお、本実施の形態において、建造物として壁、ユニットバスを例としたが、本実施の形態はこれに限定されず、様々な建造物に半導体装置を設置することができる。
【０３１３】
次に、半導体装置を、移動体と一体にして設けた例について示す。
【０３１４】
図６８（Ｇ）は、半導体装置を、自動車に設けた例について示した図である。表示パネル５０２８は、自動車の車体５０２９に取り付けられており、車体の動作又は車体内外から入力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を有していてもよい。
【０３１５】
図６８（Ｈ）は、半導体装置を、旅客用飛行機と一体にして設けた例について示した図である。図６８（Ｈ）は、旅客用飛行機の座席上部の天井５０３０に表示パネル５０３１を設けたときの、使用時の形状について示した図である。表示パネル５０３１は、天井５０３０とヒンジ部５０３２を介して一体に取り付けられており、ヒンジ部５０３２の伸縮により乗客は表示パネル５０３１の視聴が可能になる。表示パネル５０３１は乗客が操作することで情報を表示する機能を有する。
【０３１６】
なお、本実施の形態において、移動体としては自動車車体、飛行機機体について例示したがこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノレール、鉄道等を含む）、船舶等、様々なものに設置することができる。
【０３１７】
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章において、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能であるものとする。そのため、例えば、能動素子（トランジスタ、ダイオードなど）、配線、受動素子（容量素子、抵抗素子など）、導電層、絶縁層、半導体層、有機材料、無機材料、部品、装置、動作方法、製造方法などが単数又は複数記載された図面または文章において、その一部分を取り出して、発明の一態様を構成することが可能であるものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一態様を構成することは可能である。別の例としては、Ｎ個（Ｎは整数）の層を有して構成される断面図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の層を抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、Ｎ個（Ｎは整数）の要素を有して構成されるフローチャートから、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の要素を抜き出して、発明の一態様を構成することは可能である。
【０３１８】
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
【０３１９】
なお、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。したがって、ある内容について、図に記載されていれば、文章を用いて述べていなくても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
【符号の説明】
【０３２０】
１００ トランジスタ
１０１ 電極
１０２ 絶縁層
１０３ 半導体層
１０４ 電極
１０５ 絶縁層
１０６ 電極
１０７ 絶縁層
１１０ 電極
１２１ 領域
１２２ 領域
１２３ 開口
１２４ 開口
１２５ 開口
１２６ 開口
１２７ 開口
１２８ 開口
１９１ 開口
１９２ 開口
１９３ 開口
１９４ 開口
１９５ 開口
１９６ 開口
１９７ 開口
１９８ 開口
２００ 絶縁表面
２８１ 部分
２８２ 部分
２８３ 部分
４４１ 開口
４４２ 開口
４４３ 開口
４４４ 開口
４４５ 開口
４４６ 開口
４４７ 開口
４４８ 開口
４５１ 開口
４５２ 開口
４５３ 開口
４５４ 開口
４５５ 開口
４５６ 開口
４５７ 開口
４５８ 開口
５１０ 突起物
５３０ 画素
５３１ 容量素子
５３２ 容量素子
５５０ 電極
５５１ ゲート信号線
５５２ ソース信号線
５５３ 容量線
５６０ ＥＬ素子
５６１ 電流供給線
５６２ トランジスタ
５６３ トランジスタ
５６４ 容量素子
５９１ 絶縁膜
５９２ ハーフトーンマスク
６０２ レジスト
６０３ ハーフトーンマスク
６０４ レジストマスク
６５２ ブラックマトリクス
７０１ トランジスタ
７０２ トランジスタ
７０３ トランジスタ
７０４ トランジスタ
７０５ トランジスタ
７０６ トランジスタ
７０７ トランジスタ
７０８ トランジスタ
７０９ トランジスタ
７１０ トランジスタ
７１１ トランジスタ
７１２ トランジスタ
７１３ トランジスタ
７１４ 容量素子
７１５ トランジスタ
８０１ トランジスタ
８０２ トランジスタ
８０３ トランジスタ
８０４ トランジスタ
８０５ トランジスタ
８０６ トランジスタ
８０７ トランジスタ
８０８ トランジスタ
８０９ トランジスタ
８１０ トランジスタ
８１１ トランジスタ
８１２ トランジスタ
８１３ トランジスタ
８１４ トランジスタ
８１５ トランジスタ
８１６ トランジスタ
８１７ トランジスタ
９０１ 筐体
９０２ 表示装置
９０３ バックライトユニット
９０４ 筐体
９０５ ドライバＩＣ
９０６ 端子
１０１ａ 電極
１０１ｂ 電極
１０３ａ 半導体層
１０４ａ 電極
１０４ｂ 電極
１０４ｃ 電極
１０５ａ 層
１０５ｂ 層
１０５ｃ 層
１０６ａ 電極
１０８ａ 導電層
１０８ｂ 導電層
１０９ 接続部分
１１０ｂ 電極
１２１ｃ 領域
１２８ａ 開口
１３１ａ 端部
１３１ｂ 端部
１３２ａ 端部
１３２ｂ 端部
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
５０１８ 支持台
５０１９ 外部接続ポート
５０１ａ 開口
５０１ｂ 開口
５０２０ ポインティングデバイス
５０２１ リーダ／ライタ
５０２２ 筐体
５０２３ 表示部
５０２４ リモコン装置
５０２５ スピーカ
５０２６ 表示パネル
５０２７ ユニットバス
５０２８ 表示パネル
５０２９ 車体
５０２ａ 開口
５０２ｂ 開口
５０３０ 天井
５０３１ 表示パネル
５０３２ ヒンジ部
５１０ａ 層
５１０ｂ 層
５９２ａ 領域
５９２ｂ 領域
５９２ｃ 領域
６０１ａ 絶縁膜
６０１ｂ 絶縁膜
６０１ｃ 絶縁膜
６０３ａ 領域
６０３ｂ 領域
６０３ｃ 領域
【特許請求の範囲】
【請求項１】
トランジスタと、画素電極とを有し、
前記トランジスタは、第１のゲート電極と、前記第１のゲート電極上の第１の絶縁層と、前記第１の絶縁層上の半導体層と、前記半導体層上の第２の絶縁層と、前記第２の絶縁層上の第２のゲート電極とを有し、
前記第１のゲート電極は、前記第１の絶縁層を介して前記半導体層と重なる領域を有し、
前記第２のゲート電極は、前記第２の絶縁層を介して前記半導体層と重なる領域を有し、
画素電極は、前記第２の絶縁層上に設けられ、
第１の領域は、前記第２のゲート電極の少なくとも一部が、前記半導体層の少なくとも一部と重なる領域のうちの、少なくとも一部の領域であり、
第２の領域は、前記画素電極が設けられた領域のうちの、少なくとも一部の領域であり、
前記第１の領域における前記第２の絶縁層は、前記第２の領域における前記第２の絶縁層よりも薄いことを特徴とする半導体装置。
【請求項２】
請求項１において、前記トランジスタは、第１の電極と第２の電極とを有し、前記第１の電極と前記第２の電極の一方をソース電極とし、他方をドレイン電極とすることを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、前記画素電極は、前記第２の絶縁層に設けられた開口において、前記トランジスタと電気的に接続されることを特徴とする半導体装置。
【請求項４】
絶縁表面上に、第１のゲート電極を形成し、
前記第１のゲート電極上に、第１の絶縁層を形成し、
前記第１の絶縁層上に、前記第１の絶縁層を介して前記第１のゲート電極の少なくとも一部と少なくとも一部が重なる半導体層を形成し、
前記半導体層上に、第１の領域と第２の領域を有し、前記第１の領域が前記第２の領域より薄い第２の絶縁層を形成し、
前記第２の絶縁層上に、前記第２の絶縁層の前記第１の領域を介して前記半導体層の少なくとも一部と少なくとも一部が重なる第２のゲート電極と、前記第２の絶縁層の前記第２の領域の少なくとも一部の上に、画素電極の少なくとも一部とを形成することを特徴とする半導体装置の作製方法。
【請求項５】
絶縁表面上に、第１のゲート電極を形成し、
前記第１のゲート電極上に、第１の絶縁層を形成し、
前記第１の絶縁層上に、前記第１の絶縁層を介して前記第１のゲート電極の少なくとも一部と少なくとも一部が重なる半導体層を形成し、
前記半導体層上に、第１の領域と第２の領域を有し前記第１の領域が前記第２の領域より薄く、且つ、貫通する開口を有する第２の絶縁層を形成し、
前記第２の絶縁層上に、前記第２の絶縁層の前記第１の領域を介して前記半導体層の少なくとも一部と少なくとも一部が重なる第２のゲート電極と、前記第２の絶縁層の前記第２の領域の少なくとも一部の上に少なくとも一部が重なり、且つ前記貫通する開口において下方の配線または電極と接する画素電極とを形成することを特徴とする半導体装置の作製方法。
【請求項６】
請求項４または請求項５において、ハーフトーンマスクを用いることによって前記第１の領域と前記第２の領域を有する前記第２の絶縁層を形成することを特徴とする半導体装置の作製方法。
【請求項１】
トランジスタと、画素電極とを有し、
前記トランジスタは、第１のゲート電極と、前記第１のゲート電極上の第１の絶縁層と、前記第１の絶縁層上の半導体層と、前記半導体層上の第２の絶縁層と、前記第２の絶縁層上の第２のゲート電極とを有し、
前記第１のゲート電極は、前記第１の絶縁層を介して前記半導体層と重なる領域を有し、
前記第２のゲート電極は、前記第２の絶縁層を介して前記半導体層と重なる領域を有し、
画素電極は、前記第２の絶縁層上に設けられ、
第１の領域は、前記第２のゲート電極の少なくとも一部が、前記半導体層の少なくとも一部と重なる領域のうちの、少なくとも一部の領域であり、
第２の領域は、前記画素電極が設けられた領域のうちの、少なくとも一部の領域であり、
前記第１の領域における前記第２の絶縁層は、前記第２の領域における前記第２の絶縁層よりも薄いことを特徴とする半導体装置。
【請求項２】
請求項１において、前記トランジスタは、第１の電極と第２の電極とを有し、前記第１の電極と前記第２の電極の一方をソース電極とし、他方をドレイン電極とすることを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、前記画素電極は、前記第２の絶縁層に設けられた開口において、前記トランジスタと電気的に接続されることを特徴とする半導体装置。
【請求項４】
絶縁表面上に、第１のゲート電極を形成し、
前記第１のゲート電極上に、第１の絶縁層を形成し、
前記第１の絶縁層上に、前記第１の絶縁層を介して前記第１のゲート電極の少なくとも一部と少なくとも一部が重なる半導体層を形成し、
前記半導体層上に、第１の領域と第２の領域を有し、前記第１の領域が前記第２の領域より薄い第２の絶縁層を形成し、
前記第２の絶縁層上に、前記第２の絶縁層の前記第１の領域を介して前記半導体層の少なくとも一部と少なくとも一部が重なる第２のゲート電極と、前記第２の絶縁層の前記第２の領域の少なくとも一部の上に、画素電極の少なくとも一部とを形成することを特徴とする半導体装置の作製方法。
【請求項５】
絶縁表面上に、第１のゲート電極を形成し、
前記第１のゲート電極上に、第１の絶縁層を形成し、
前記第１の絶縁層上に、前記第１の絶縁層を介して前記第１のゲート電極の少なくとも一部と少なくとも一部が重なる半導体層を形成し、
前記半導体層上に、第１の領域と第２の領域を有し前記第１の領域が前記第２の領域より薄く、且つ、貫通する開口を有する第２の絶縁層を形成し、
前記第２の絶縁層上に、前記第２の絶縁層の前記第１の領域を介して前記半導体層の少なくとも一部と少なくとも一部が重なる第２のゲート電極と、前記第２の絶縁層の前記第２の領域の少なくとも一部の上に少なくとも一部が重なり、且つ前記貫通する開口において下方の配線または電極と接する画素電極とを形成することを特徴とする半導体装置の作製方法。
【請求項６】
請求項４または請求項５において、ハーフトーンマスクを用いることによって前記第１の領域と前記第２の領域を有する前記第２の絶縁層を形成することを特徴とする半導体装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【図５５】
【図５６】
【図５７】
【図５８】
【図５９】
【図６０】
【図６１】
【図６２】
【図６３】
【図６４】
【図６５】
【図６６】
【図６７】
【図６８】
【図６９】
【図７２】
【図７０】
【図７１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【図５５】
【図５６】
【図５７】
【図５８】
【図５９】
【図６０】
【図６１】
【図６２】
【図６３】
【図６４】
【図６５】
【図６６】
【図６７】
【図６８】
【図６９】
【図７２】
【図７０】
【図７１】
【公開番号】特開２０１２−２４８８２９（Ｐ２０１２−２４８８２９Ａ）
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願番号】特願２０１２−１０２５４５（Ｐ２０１２−１０２５４５）
【出願日】平成２４年４月２７日（２０１２．４．２７）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願日】平成２４年４月２７日（２０１２．４．２７）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]