【課題】ＭｏあるいはＭｏ合金から成る導電層上に塗布型絶縁膜を塗布したときに、導電層の表面に生じるＭｏ酸化物層により発生するコンタクト不良や、膜はがれを防止する。
【解決手段】第１の基板を有し、前記第１の基板は、ＭｏあるいはＭｏ合金層で構成される第１導電層と、前記第１導電層よりも上層に形成される塗布型絶縁膜とを有する表示装置（例えば、液晶表示装置）であって、前記第１導電層上に形成され、ＡｌあるいはＡｌ合金層（または、ＴｉあるいはＴｉ合金層）で構成される第２導電層を有し、前記塗布型絶縁膜は、前記第２導電層上に形成される。 （もっと読む）

【課題】より高電圧の電力を対象としたスイッチングを可能としつつ、製造における破損防止を図ることを可能とする半導体装置およびその製造方法を提供すること。
【解決手段】ベース領域として機能する第１ｎ型半導体層１と、ベース領域として機能する第１ｐ型半導体層２と、エミッタ領域として機能する第２ｎ型半導体層３と、第１ｐ型半導体層２に対してゲート絶縁膜６１を介して向かい合うゲート電極６と、エミッタ電極７と、コレクタ領域として機能する第２ｐ型半導体層４と、コレクタ電極８と、を備える半導体装置Ａ１であって、第１ｎ型半導体層１には、裏面から表面に向かって延びる複数の溝１ａが形成されており、第２ｐ型半導体層４は、溝１ａの内面を覆うように形成されている。 （もっと読む）

【課題】半導体デバイスなどにおけるＳｉ／金属界面では接合リークを抑制すべく、Ｓｉ基板と、これに隣接して形成される金属層との界面平坦性を確保した半導体積層膜を提供する。
【解決手段】（１００）Ｓｉ基板と、この（１００）Ｓｉ基板上に形成された、（１１１）配向のＮｉＳｉ多結晶膜とからなる半導体積層膜を構成する。これによって、（１００）Ｓｉ基板と（１１１）配向のＮｉＳｉ多結晶膜との界面平坦性を確保することができる。 （もっと読む）

【課題】ＳｉＣ基板の裏面、特にａ面に対して低温プロセスでオーミック電極を形成することができる半導体装置の製造方法を提供する。
【解決手段】基板１の裏面１ｂ、特に裏面１ｂをＳｉＣのａ面とし、ｎ＋型基板１の表面側に素子構造や表面電極を形成した後、基板１の裏面１ｂに研磨処理を行って裏面１ｂに微細な凹凸を形成する。そして、凹凸が形成された基板１の裏面１ｂ上に金属薄膜１１０を形成し、基板１の裏面１ｂ側にレーザ光を照射することでドレイン電極１１を形成する。 （もっと読む）

【課題】機能液の液滴で基板の表面に所望の膜パターンを形成できる膜パターンの形成方法を提供する。
【解決手段】膜パターンの形成方法は、基板の表面に、膜パターンの設計データに応じた膜パターン形成領域を設定するとともに、膜パターン形成領域のエッジの内側に、液滴を吐出する第１位置を含む第１領域、及び液滴を吐出しない第２位置を含む第２領域のそれぞれを設定する工程と、膜パターン形成領域のエッジに沿って基板の表面に複数の液滴を吐出する工程と、第１位置に液滴を吐出して、基板の表面に膜パターンを形成する工程と、を含む。第１領域は、互いに離れて複数設定され、第２領域は、第１領域同士の間に、第１領域のそれぞれを囲むように設定される。 （もっと読む）

【課題】ニッケルシリサイドの耐熱性を向上させることが可能な半導体装置の製造方法を提供する。
【解決手段】ゲート領域２、ソース領域４及びドレイン領域５が形成された半導体基板１上にニッケル（またはニッケル合金）６を形成し（図１（Ａ））、第１アニール工程でダイニッケルシリサイド７を形成し（図１（Ｂ））、プラズマ処理工程では水素イオンを含有するプラズマにより、水素イオンをダイニッケルシリサイド７またはダイニッケルシリサイド７の下部のゲート領域２、ソース領域４及びドレイン領域５に注入し、第２アニール工程でダイニッケルシリサイド７をニッケルシリサイド８に相変態させる（図１（Ｃ））。 （もっと読む）

【課題】ＦＵＳＩゲートＣＭＯＳトランジスタにおいて、不純物層上シリサイド膜の高抵抗化及び浅接合破壊を共に抑制する。
【解決手段】半導体装置の製造方法は、基板５０上に、シリコンからなるゲート電極７及び基板５０におけるゲート電極７の両側に位置する不純物層１０を備えるトランジスタを形成する工程と、少なくとも不純物層１０を覆う第１の金属膜１４を形成する工程と、第１の金属膜１４を覆い且つゲート電極７に開口を有する絶縁膜１６を形成する工程と、ゲート電極７上を含む絶縁膜１６上に第２の金属膜１７を形成する工程と、第１の金属膜１４及び第２の金属膜１７に対して熱処理を行なうことにより、不純物層１０の上部と、ゲート電極７とを同時にシリサイド化する工程とを備える。 （もっと読む）

【課題】 完全かつ均一にシリサイド化されたＭＯＳゲート構造体を提供すること。
【解決手段】 完全かつ均一にシリサイド化されたゲート導体が、サブリソグラフィの、限界寸法以下の、ナノメートル・スケールの開口部を有するシリサイド・ゲート導体を深く「穿孔」することによって生成される。次に、シリサイド形成金属（例えば、コバルト、タングステン等）がポリシリコン・ゲートの上に堆積され、それらを覆い、穿孔部を充填する。アニール・ステップによって、ポリシリコンをシリサイドに変換する。深い穿孔部のために、シリサイド形成金属と接触しているポリシリコンの表面積は、通常のシリサイド化技術と比べて著しく増加し、ポリシリコン・ゲートを均一なシリサイド組成に完全に変換させる。穿孔部を形成するためのエッチング「テンプレート」として用いられる規則的なサブリソグラフィのナノメートル・スケールのパターンを形成するために、自己組織化型ジブロック・コポリマーが用いられる。 （もっと読む）

【課題】シリサイド層を有する半導体装置の特性と製造歩留まりのバランスを向上させる。
【解決手段】半導体装置１００においては、シリコン基板１０１に、容量素子を含むＤＲＡＭ領域１０４と、ロジックＮｃｈ領域１０２と、が設けられている。ロジックＮｃｈ領域１０２に設けられたトランジスタの最小ゲート寸法は、ＤＲＡＭ領域１０４に設けられたトランジスタの最小ゲート寸法よりも小さい。ＤＲＡＭ領域１０４中の第一トランジスタ１１４の第一ソース・ドレイン領域１１３および第一ゲート電極１１７上にコバルトシリサイド層１１５が設けられている。また、ロジックＮｃｈ領域１０２中の第二トランジスタ１１２の第二ソース・ドレイン領域１０３上および第二ゲート電極１０７上に、ニッケルシリサイド層１０５が設けられている。 （もっと読む）

【課題】アクティブ基板の製造におけるホト工程を削減し、製造コストを低減する。
【解決手段】ボトムゲート型ＴＦＴ基板における前記ゲート電極４を絶縁基板１の主面上に有する透明導電膜からなる画素電極３と同層の透明導電膜１６を下層とし、その上層に金属膜２６を重ねた積層電極膜で構成し、画素電極３を透明導電膜１６とする。 （もっと読む）

【課題】低いコンタクト抵抗、高い移動度を達成し得る半導体装置を提供する。
【解決手段】ゲート電極１３、ゲート絶縁層１４、有機半導体材料層から構成されたチャネル形成領域１６、及び、金属から成るソース／ドレイン電極１５を有する電界効果型トランジスタから成る半導体装置において、チャネル形成領域１６を構成する有機半導体材料層と接するソース／ドレイン電極１５の部分は、電極被覆材料２１で被覆されており、電極被覆材料２１は、金属イオンと結合し得る官能基、及び、金属から成るソース／ドレイン電極１５と結合する官能基を有する有機分子から成る。 （もっと読む）

【課題】ｐ型ＭＯＳＦＥＴの閾値電圧を安定化でき、且つ信頼性が劣化することがないフルシリサイドゲート電極を有する半導体装置を実現できるようにする。
【解決手段】半導体基板１１と、半導体基板１１に形成されたｎ型トランジスタ形成領域１３Ａに、フルシリサイドゲート電極２５と該フルシリサイドゲート電極２５の側面上に形成されたサイドウォール２０とを有するｎ型ＭＯＳ電界効果トランジスタと、半導体基板１１に形成されたｐ型トランジスタ形成領域１３Ｂに、フルシリサイドゲート電極２６と該フルシリサイドゲート電極２６の側面上に形成された薄膜化されたサイドウォール２０ａとを有する第２のＭＯＳ電界効果トランジスタとを備えている。薄膜化されたサイドウォール２０ａは、サイドウォール２０よりも半導体基板１１からの高さが低い。 （もっと読む）

【課題】ＳＲＡＭやフラッシュメモリ等のメモリやロジックに用いられる、コンタクトや配線をできるだけ省略し、構造を簡略化することによって半導体装置の高集積化を図り、かつ、生産性を向上させるＭＯＳ型半導体装置を提供する。
【解決手段】ＭＯＳ型半導体装置１０では、半導体基板１１と、半導体基板１１にウェル領域１２を備え、かつ、ゲート１５とソース１３／ドレイン１４とを有し、ソース１３の上部を形成するソース電極１３３が、ソース１３を形成する拡散領域１３１を通過して、ウェル領域１２又はボディ領域１１１に貫通していて、かつ、ドレイン１４の上部を形成するドレイン電極は、ウェル領域１２又はボディ領域１１１を貫通していない。 （もっと読む）

【課題】 本発明は、半導体プロセスに関する。より具体的には、本発明は、化学気相成長法によって形成される金属含有膜を半導体素子に集積する方法に関する。
【解決手段】 たとえばゲートスタックのような、半導体素子中の金属含有膜を集積する方法。一の実施例では、当該方法は、処理チャンバ内に基板を供する手順、その基板をタングステンカルボニル含有ガスに曝露することによって、その基板上に、第１基板温度でタングステン含有膜を成膜する手順、第１基板温度よりも高温である第２基板温度でタングステン含有膜を熱処理することで、そのタングステン含有膜から一酸化炭素を除去する手順、及びその熱処理されたタングステン含有膜上にバリヤ層を形成する手順、を有する。タングステン含有膜の例には、Ｗ、ＷＮ、ＷＳｉ、及びＷＣが含まれる。他の実施例は、Ｎｉ、Ｍｏ、Ｃｏ、Ｒｈ、Ｒｅ、Ｃｒ又はＲｕを含む金属含有膜を、各金属元素に対応した金属カルボニル先駆体から堆積する手順を有する。 （もっと読む）

【課題】安定してオン抵抗が低く、耐圧が高い半導体素子を提供する。
【解決手段】ＧａＮ−ＨＦＥＴ２１において、支持基板上にｐ型のＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ＜１）からなるｐ−ＧａＮ層１と、ｎ型のＡｌ_ｙＧａ_１−ｙＮ（０＜ｙ＜１、ｘ＜ｙ）からなるｎ−ＡｌＧａＮ層２とを、結晶成長面を（１−１０１）面又は（１１−２０）面とするエピタキシャル成長により形成し、その上にソース電極３、ドレイン電極４及びゲート電極５を設ける。これにより、ｐ−ＧａＮ層１とｎ−ＡｌＧａＮ層２とのヘテロ界面１９の面方位は、（１−１０１）又は（１１−２０）となる。 （もっと読む）

ターゲット層上に加工を形成する方法。加工は、マスクとして使用されるレジスト層の部分のクリティカルディメンジョンと比較して、３倍或いは４倍縮小されたクリティカルディメンジョンを有する。中間層は、ターゲット層上に堆積され、レジスト層は中間層上に形成される。レジスト層をパターン化した後、第一のスペーサは、レジスト層の残っている部分のサイドウォール上に形成され、中間層の一部をマスキングする。第二のスペーサは、中間層の一部のサイドウォール上に形成される。中間層の一部を除去した後、第二のスペーサは、ターゲット層上に加工を形成するため、マスクとして使用される。部分的に作製される集積回路デバイスもまた開示される。
（もっと読む）

【課題】負荷をスイッチング駆動するためのトランジスタのスイッチング速度を向上させ、ひいてはスイッチング損失を低減することができる半導体装置を提供する。
【解決手段】ドライバ回路３０に備えられた平面サイズが異なる複数のＬＤＭＯＳトランジスタ３１ａ〜３１ｃの一部または全部を、プリドライバ回路２０で生成されたスイッチング信号によって駆動する。これにより、トランジスタ３１ａ〜３１ｃ個々のスイッチング速度を向上させ、ひいてはスイッチング損失を低減させる。 （もっと読む）

【課題】ｎ型ＭＯＳＦＥＴ及びｐ型ＭＯＳＦＥＴの閾値電圧を安定化でき、且つ信頼性の劣化を防ぐことのできるフルシリサイドゲート電極を有する半導体装置を実現できるようにする。
【解決手段】半導体基板１１と、半導体基板１１に形成されたｎ型トランジスタ形成領域１３Ａに形成され、フルシリサイドゲート電極２４を有するｎ型ＭＯＳＦＥＴと、半導体基板に形成されたｐ型トランジスタ形成領域１３Ｂに形成され、フルシリサイドゲート電極２４と同一の膜厚を有するフルシリサイドゲート電極２３を有するｐ型ＭＯＳＦＥＴとを備え、フルシリサイドゲート電極２３及び２４は、それぞれ金属シリサイドからなることを特徴とする半導体装置。 （もっと読む）

【課題】ＤＲＡＭ素子の微細化を進めた場合における、周辺回路側のトランジスタの短チャネル効果を抑制すると共に、コンタクト抵抗を低減することが可能な半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１と、半導体基板１の表面に形成されたＭＯＳトランジスタＴｒ_２と、ＭＯＳトランジスタＴｒ_２のソース１０８Ａ及びドレイン１０８Ｂにそれぞれ接続されるコンタクトプラグ１１Ａとを具備してなり、コンタクトプラグ１１Ａが、ソース１０８Ａ及びドレイン１０８Ｂ上に形成されて不純物が拡散されたエピタキシャル成長層を含んでなることを特徴とする半導体装置を採用する。 （もっと読む）

【課題】低いポテンシャル障壁を示すコンタクト領域の形成方法を提供する。
【解決手段】本発明は、半導体装置の製造方法に関する。ドーパントが注入される少なくとも１つの構造化領域を有するシリコン基板が設けられる。少なくとも１つの構造化領域の表面にコンタクト修正材料が設けられる。少なくとも１つの構造化領域の表面にシリサイド層が形成され、そのシリサイド層は、チタンシリサイド、窒化チタンシリサイド、及びコバルトシリサイドのうち少なくとも１つを含む。 （もっと読む）