【課題】コンタクトとゲート電極との間隔を効率よく測定できるようにする。
【解決手段】第１ゲート電極３１０と第１コンタクト３２０の距離と、リーク電流量の大きさの相関を示す変換用データを予め準備しておく。そして、第１ゲート電極３１０と第１コンタクト３２０の間のリーク電流量を測定し、測定したリーク電流量を、上記した変換用データを用いて第１ゲート電極３１０と第１コンタクト３２０の距離に変換する。そして、第１ゲート電極３１０と第１コンタクト３２０の距離の測定値と、この距離の設計値との差から、第１ゲート電極３１０を形成するための露光処理と、第１コンタクト３２０を形成するための露光処理と、の間の重ねあわせ誤差を測定することができる。 （もっと読む）

【課題】ｐｎ接合ダイオードの寄生抵抗を抑制すること。
【解決手段】半導体基板１０とｐｎ接合を形成する第１拡散領域３２を備える電子回路を形成する工程と、前記電子回路が形成される回路領域２０の少なくとも一辺とスクライブライン２６との間に、前記半導体基板内に前記半導体基板とｐｎ接合を形成する第２拡散領域２４を形成する工程と、前記第２拡散領域上に前記第２拡散領域と電気的に接触し、前記回路領域を囲む第１金属層１８ａを形成する工程と、前記回路領域の前記少なくとも一辺の前記スクライブラインに対し反対側に前記スクライブラインに沿って前記半導体基板上に、前記半導体基板と電気的に接触するように第２金属層１８ｂを形成する工程と、を含む半導体装置の製造方法。 （もっと読む）

【課題】半導体装置とその製造方法、及び半導体ウエハにおいて、個片化後の半導体チップがもとの半導体ウエハのどこに位置していたかを容易に特定すること。
【解決手段】複数のチップ領域R_cとスクライブ領域R_sとを有するシリコン基板２０と、複数のチップ領域R_cの各々に対応する複数のモニタ素子Mと、スクライブ領域R_sに形成され、複数のモニタ素子Mの各々を電気的に接続する配線２とを有し、スクライブ領域R_sにおけるダイシングラインX₁〜X₇、Y₁〜Y₇の位置をずらしたときに、配線２の異なる部分がダイシングされるようにして、配線２と複数のモニタ素子Mとの結線状態をダイシングラインX₁〜X₇、Y₁〜Y₇の位置に応じて可変にした半導体ウエハWによる。 （もっと読む）

【課題】測定時において疑似ピークが現れないＤＬＴＳ測定用電極を提供する。
【解決手段】シリコン基板上に設けられたアンチモンからなるショットキー電極１２ａと、シリコン基板１０の表面１０ａとショットキー電極１２ａとの間に設けられたチタンからなる密着膜１２ｂとを備える。本発明によれば、ショットキー電極の材料としてアンチモンを用いていることから、ＤＬＴＳ測定において疑似ピークがほとんど現れず、しかも、測定時におけるリーク電流を抑制することが可能となる。このため、シリコンウェーハに含まれている重金属の種類や濃度を正確且つ高感度に評価することが可能となる。 （もっと読む）

【課題】 光励起を利用したワイドギャップ半導体のバンドギャップ電子物性の計測方法を実現する。
【解決手段】 ワイドギャップ半導体であるｎ−ＧａＮ膜１３の表面に、当該ワイドギャップ半導体とショットキー接合が可能な透光性を有する有機金属膜を形成するショットキー電極形成工程により、バンドギャップが広くて仕事関数が大きいという特徴を有する導電性の有機金属膜１５をワイドギャップ半導体のショットキー電極として形成し、単色光照射部２３により、単色光として、例えば、十分に波長分解能の高い単色光を有機金属膜１５側から分光照射し、電圧パルス発生部２１により、有機金属膜１５が形成されたワイドギャップ半導体ｎ−ＧａＮ膜１３に所定のタイミングで所定電圧強度のパルス電圧を印加し、インピーダンス計測部２２により、有機金属膜１５が形成されたワイドギャップ半導体ｎ−ＧａＮ膜１３のインピーダンスを検出する。 （もっと読む）

【課題】ＣＬ法の感度を向上させてシリコン基板を評価することで、デバイス活性領域の点欠陥を精密に非破壊検査により評価することができるシリコン基板の評価方法、及びその評価方法を用いた半導体デバイスの製造方法を提供することを目的とする。
【解決手段】シリコン基板表面にＰＮ接合を作製し、ＰＮ接合が作製されたシリコン基板の空乏領域に電子線を照射して、電子線が照射されたシリコン基板から得られる発光の波長及び強度からシリコン基板の評価を行うシリコン基板の評価方法。 （もっと読む）

【課題】キャリブレーション用の測定パターンを必要とせずに、半導体容量を正確に測定できる半導体装置を提供すること。
【解決手段】第１導電型の半導体基板１００の表面部には、第２導電型のウェル１０６が形成されている。第２導電型のウェル１０６の表面部には、金属層１０７−１、第１導電型の拡散層１０７−２、第２導電型の拡散層１０８が形成されている。金属層１０７−１、第１導電型の拡散層１０７−２、第２導電型の拡散層１０８上には、それぞれコンタクト１０３−１〜１０３−３が形成されている。コンタクト１０３−１〜１０３−３上には、それぞれ金属配線層１０１−１〜１０１−３が形成されている。寄生容量１１１〜１１４を除く容量１０９をメータ１１０によって測定するために、金属配線層１０１−１〜１０１−３には、それぞれメータ１１０の接地端子ＧＮＤ、低電圧端子Ｌｏｗ、高電圧端子Ｈｉｇｈが接続される。 （もっと読む）

【課題】 電気特性評価等に用いるショットキー接合を簡便に形成することができ、かつ、良好なショットキー特性を有し、安定性が高い電極、及び、そのような電極を形成する方法等を提供する。
【解決手段】 半導体シリコンウェーハ上にショットキー接合された電極であって、前記電極は、仕事関数が４．０ｅＶ以下の物性を有する元素を一種又は複数種含有するＡｌ基合金からなるものである電極、及び、そのような電極を真空蒸着により形成する電極の形成方法。 （もっと読む）

【課題】トランジスタ素子の動作に影響されない温度センサ素子を備えた半導体装置を提供する。
【解決手段】半導体装置１００は、基板１２の主面に窪み２０が形成されているとともに、窪み２０の表面に沿って形成されたダイオード４０を備える。ダイオード４０は、絶縁膜２２によって基板１２と絶縁されている。半導体装置１００は、ダイオード４０が窪み２０に沿って形成されているので、基板内部の熱がよくダイオード４０に伝わり、基板１２の温度を正確に測定することができる。同時にダイオード４０は、絶縁膜２２によって基板１２から絶縁されているので、基板１２に形成されたトランジスタ素子の動作による基板内の電流変化の影響を受けることがなく、基板温度の計測精度が低下しない。 （もっと読む）

【課題】 試料の作製が容易であり、高価な装置を必要としない不純物の拡散深さ測定方法を提供する。
【解決手段】 ｐ型の半導体基板２に複数個のｎ型の不純物を含む複数個の半導体コラム１０ａ〜１０ｅが形成されている試料１００を用意する。隣接するコラム同士は絶縁壁４で絶縁されている。半導体コラム１０ａ〜１０ｅの他方側の面１０ｔは階段状をなしている。次に、半導体コラム１０ａ〜１０ｅの一方側の面１０ｓに同一条件でｐ型の不純物を注入して熱処理する。ｐ型の不純物の拡散深さよりも長い半導体コラム１０ａ〜１０ｃにはｐｎ接合６ｓが形成される。次に、熱処理後の各半導体コラム１０ａ〜１０ｅの長さ方向の抵抗値を計測する。次に、抵抗値の計測結果から、半導体コラム１０ａ〜１０ｅについてｐｎ接合６ｓの有無を判断し、半導体コラムの高さから拡散深さを測定する。 （もっと読む）

【課題】半導体ウェーハの電気的特性を高精度かつ簡便に評価し得る手段を提供する。
【解決手段】ウエーハ面上に蒸着パターンを形成するための蒸着用マスク。少なくとも１つの貫通孔１を有する厚みが１μｍ以上５０μｍ以下のマスク層１を有し、上記マスク層１上に、該マスク層１が有する貫通孔１を塞ぐことなく磁性マスク２を有する。上記蒸着用マスクを使用する蒸着パターン作製方法。前記マスクを使用する半導体ウェーハ評価用試料の作製方法。前記方法によって半導体ウェーハ表面上に金属パターンを作製し、作製された金属パターンを介して半導体ウェーハの電気的特性を測定する半導体ウェーハの評価方法。前記評価方法を使用する半導体ウェーハの製造方法。 （もっと読む）

【課題】半導体基板に発生する結晶欠陥を検出する工程を有する半導体装置の製造技術において、半導体装置の生産性を向上させる方法の提供。
【解決手段】Ｐ型のＰ基板１ｐの主面ｆ１上にダイオードＰＮＤ２を形成し、そのダイオードＰＮＤ２に逆方向電圧を印加したときの電気特性を検査することで、Ｐ基板１ｐ内の結晶欠陥を検出する。この欠陥を検出するためのダイオードＰＮＤ２は、Ｐ基板１ｐの主面ｆ１に分離部２を形成することで活性領域ａｃｔを規定した後に、活性領域ａｃｔの一部の主面ｆ１にＮ型のＮ領域Ｎ１を形成し、そのＮ領域Ｎ１を含む活性領域ａｃｔの主面ｆ１を覆うようにして、酸素および窒素を含む界面緩衝膜ＢＦを形成し、続いて、Ｐ基板１ｐおよびＮ領域Ｎ１に電気的に接続するように、それぞれ、アノード導電部ＥＡ２およびカソード導電部ＥＣ１を形成することで形成する。 （もっと読む）

【課題】リモート温度センサ等の温度制御装置を追加設置することなく半導体集積回路上に形成された温度検出回路の検査が可能な半導体装置およびその検査方法を提供する。
【解決手段】半導体ユニット１００は、温度変化に応じて変化する第１電流を出力する第１電流源１１１と、基準信号ＶREFにより出力電流が制御可能かつ温度に対して略一定の第２電流を出力する第２電流源１１２と、第１電流と第２電流の差を第３電流として入力し電圧に変換して温度信号ＶTMPとして出力する電流電圧変換回路１１３から構成される温度検出回路１１０と、温度検出回路１１０と同一チップ上に形成され、設定信号ＶSETにより発熱量が変化する信号処理回路１２０を具備する。判定手段は、設定信号ＶSETおよび基準信号ＶREFを印加した際の温度検出回路１１０から出力される温度信号ＶTMPを検査基準値ＶTESTと比較し、半導体ユニット１００の適否を判定する。
（もっと読む）

【課題】本発明は、炭化珪素単結晶ウェハから炭化珪素半導体素子を製造するに際し、ウェハ面における特定の基底面内欠陥を他の転位や積層欠陥と識別することによりその位置及びその種類を非破壊的に特定し、これに基づいて、結晶欠陥による素子特性への影響がない炭化珪素半導体素子を製造することを目的としている。
【解決手段】炭化珪素単結晶ウェハのウェハ面内における反射Ｘ線トポグラフィー測定を行い、これにより得られた、ウェハ面内におけるＸ線回折データから、特定の回折パターンを識別することにより特定の基底面内欠陥を非破壊的に検出し、得られたウェハ面内における該基底面内欠陥の位置情報を取得することを特徴とする炭化珪素単結晶ウェハの欠陥検出方法、及び、該欠陥検出方法を用いた炭化珪素半導体素子の製造方法。 （もっと読む）

【課題】最終製品での電気特性検査において半導体装置の歩留まりが低下するのを抑制することが可能な半導体装置の品質評価方法を提供する。
【解決手段】この半導体装置（安定化電源用ＩＣ）の品質評価方法は、ｎ型エピタキシャル層１３およびアノードショットキー電極層２７からなるショットキーバリアダイオードの電気特性を測定する工程と、アノードショットキー電極層２７と同時に形成され、半導体層（ｎ⁺型エミッタ拡散層１７、ｐ⁺型ベース拡散層１５ｂ、ｎ⁺型コレクタ補償拡散層１８およびｐ⁺型ベース拡散層１９ａ〜１９ｄ）にそれぞれオーミック接触されるオーミック電極層（エミッタオーミック電極層２３、ベースオーミック電極層２４、コレクタオーミック電極層２５および抵抗オーミック電極層２６ａ〜２６ｄ）の品質を、ショットキーバリアダイオードの電気特性により評価する工程とを備えている。 （もっと読む）

【課題】ウェハの全チップに対してのTEG測定が従来例に比較して容易であり、またパッケージに封止した後にもTEGの測定が行え、この測定において寄生抵抗及び素子を保護する抵抗のバラツキがあっても、従来に比較して高い精度にてTEG測定が行える半導体装置及びその試験方法を提供する。
【解決手段】本発明の半導体装置は、チップ上に形成された製品回路の性能を評価するため、実際の回路に代えて電気特性を測定するTEGが前記製品回路と同一のチップ上に形成された半導体装置であり、TEGから測定対象を選択するインターフェース回路と、該インターフェース回路とTEGを挟むように直列に接続された、該TEGを保護する保護抵抗素子と、TEGと同様に前記インターフェース回路と保護抵抗素子との間に設けられ、インターフェース回路と保護抵抗素子とが直接接続されたダミー回路とを有する。 （もっと読む）

【課題】検査対象となる半導体ウェハに対し、同一の光軸上において、表裏両面の外観検査を簡単且つ的確に行う。
【解決手段】対物レンズ２０−１による半導体ウェハ１の表面１Ａの観察点と、対物レンズ２０−２による裏面１Ｂの観察点とは、同一の光軸上に位置出しされており、その表面１Ａの画像と裏面１Ｂの画像とが画像処理装置４０により合成されたモニタ画像４１を観察することで、同時に半導体ウェハ１の表裏を簡単且つ精度良く観察することができる。更に、半導体ウェハ１における表面１Ａの異常、及び裏面１Ｂの異常、それぞれが確認されたダイ１ａに対して、それらのダイ１ａ上にマーキング装置３０によりインクをマーキングすることができる。この時、マーキング装置３０のマーキング位置は、同一の光軸上になるようにアライメントされている。 （もっと読む）

【課題】半導体シリコンウェーハの電気的特性を評価するにあたり、電気的特性の評価の精度を従来に比べ向上させることが可能なシリコンウェーハ上にショットキー接合された電極とその電極の形成方法を提供する。
【解決手段】半導体シリコンウェーハ上にショットキー接合された電極であって、半導体シリコンウェーハ上に酸化膜を介することなくアルミナ（Ａｌ_２Ｏ_３）と金属アルミニウムを真空蒸着したものであることを特徴とする電極とその形成方法である。 （もっと読む）

【課題】大きさの異なる評価用チップを同じウェハから得られ、また、評価用チップ全体の熱抵抗評価ができる半導体回路のパッケージ評価用ウェハを提供する。
【課題の解決手段】半導体回路素子を形成するのに十分な大きさを有する単位チップ２を複数形成し、所望数の単位チップ２毎に切り出して、評価対象となるパッケージの内部に収納して、熱抵抗評価をするウェハ１で、単位チップ２のウェハ１内にそれぞれ感熱ダイオードを設けるとともに、隣接する一対の単位チップ２に設けた感熱ダイオード同士を接続するように直線的に互いに平行に伸びる複数の感熱ダイオード接続配線６を設けて、これら配線６を感熱ダイオード特性評価用パッド５ａ，５ｂと接続し、ウェハ１内全域に及ぶよう直線的に互いに交差して伸びる複数の発熱抵抗体配線８ａ〜８ｈからなる発熱抵抗体配線群を設けて、この発熱抵抗体配線群は発熱抵抗体加熱用パッド４ａ〜４ｄと接続する。 （もっと読む）

【課題】９０ｎｍ級以下の半導体素子の製造において、Ｍ１Ｃのアクティブ領域に対するミスアラインされたランディングによって発生する漏洩電流水準をＭ１Ｃに対するアクティブエクステンションデザインルールの観点でシリコン基板データを通じて確認可能にすることができるテグパターン及びそのパターンを利用した半導体素子検査方法を提供する。
【解決手段】テグパターンは、所定の間隔を置いて複数で形成される素子分離膜パターン１２３と、該素子分離膜パターン１２３の間に形成されたアクティブ領域パターン１２５と、及びアクティブ領域パターン１２５内に形成されたメタル１コンタクトパターン１２７とを含む。 （もっと読む）