半導体装置の製造方法および半導体ウエーハ
【課題】ｐｎ接合ダイオードの寄生抵抗を抑制すること。
【解決手段】半導体基板１０とｐｎ接合を形成する第１拡散領域３２を備える電子回路を形成する工程と、前記電子回路が形成される回路領域２０の少なくとも一辺とスクライブライン２６との間に、前記半導体基板内に前記半導体基板とｐｎ接合を形成する第２拡散領域２４を形成する工程と、前記第２拡散領域上に前記第２拡散領域と電気的に接触し、前記回路領域を囲む第１金属層１８ａを形成する工程と、前記回路領域の前記少なくとも一辺の前記スクライブラインに対し反対側に前記スクライブラインに沿って前記半導体基板上に、前記半導体基板と電気的に接触するように第２金属層１８ｂを形成する工程と、を含む半導体装置の製造方法。
【解決手段】半導体基板１０とｐｎ接合を形成する第１拡散領域３２を備える電子回路を形成する工程と、前記電子回路が形成される回路領域２０の少なくとも一辺とスクライブライン２６との間に、前記半導体基板内に前記半導体基板とｐｎ接合を形成する第２拡散領域２４を形成する工程と、前記第２拡散領域上に前記第２拡散領域と電気的に接触し、前記回路領域を囲む第１金属層１８ａを形成する工程と、前記回路領域の前記少なくとも一辺の前記スクライブラインに対し反対側に前記スクライブラインに沿って前記半導体基板上に、前記半導体基板と電気的に接触するように第２金属層１８ｂを形成する工程と、を含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体ウエーハに関し、例えば、ｐｎ接合を備える半導体装置の製造方法および半導体ウエーハに関する。
【背景技術】
【０００２】
受光素子等のｐｎ接合ダイオードを備える半導体装置は、例えば半導体撮像装置等に用いられている。ｐｎ接合ダイオードにおいて、逆方向リーク電流が生じることがある。そこで、メイン回路とは別にダイオード等の特性を確認するためのモニタを設けることがある。モニタを測定することにより、メイン回路内のダイオードの特性を把握することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−３００９０５号公報
【特許文献２】特開２００９−０８９０７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ｐｎ接合ダイオードの電流特性を測定するモニタは、接合面積が小さい場合、ｐｎ接合に形成された欠陥によるリーク電流を検出することができない。一方、ｐｎ接合ダイオードの接合面積を大きくすると、ウエーハ内に配置できる半導体チップが減ってしまいコストアップとなる。さらに、ｐｎ接合ダイオードの接合面積を大きくすると寄生抵抗が大きくなり、リーク電流測定の精度が低下するまたは接合容量を測定することが難しくなる。
【０００５】
本半導体装置の製造方法および半導体ウエーハは、モニタ用ｐｎ接合ダイオードの寄生抵抗を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
例えば、半導体基板とｐｎ接合を形成する第１拡散領域を備える電子回路を形成する工程と、前記電子回路が形成される回路領域の少なくとも一辺とスクライブラインとの間に、前記半導体基板内に前記半導体基板とｐｎ接合を形成する第２拡散領域を形成する工程と、前記第２拡散領域上に前記第２拡散領域と電気的に接触し、前記回路領域を囲む第１金属層を形成する工程と、前記回路領域の前記少なくとも一辺の前記スクライブラインに対し反対側に前記スクライブラインに沿って前記半導体基板上に、前記半導体基板と電気的に接触するように第２金属層を形成する工程と、を含むことを特徴とする半導体装置の製造方法を用いる。
【０００７】
例えば、半導体基板とｐｎ接合を形成する第１拡散領域を備える電子回路が形成された回路領域と、前記回路領域の少なくとも一辺とスクライブラインとの間に、前記半導体基板内に前記半導体基板とｐｎ接合を形成するように形成された第２拡散領域と、前記第２拡散領域上に前記第２拡散領域と電気的に接触し、前記回路領域を囲み形成された第１金属層と、前記回路領域の前記少なくとも一辺のスクライブラインに対し反対側にスクライブラインに沿って前記半導体基板上に、前記半導体基板と電気的に接触するように形成された第２金属層と、を具備することを特徴とする半導体ウエーハを用いる。
【発明の効果】
【０００８】
本半導体装置の製造方法および半導体ウエーハによれば、ｐｎ接合ダイオードの寄生抵抗を抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施例１のウエーハの一部の平面図である。
【図２】図２（ａ）から図２（ｃ）は、実施例１の製造方法を示す図１のＡ−Ａ断面図である。
【図３】図３（ａ）は、図１の領域Ｂの拡大図、図３（ｂ）は、実施例１の回路模式図である。
【図４】図４（ａ）は、比較例１の平面図、図４（ｂ）は、図４（ａ）のＡ−Ａ断面図である。
【図５】図５（ａ）は、図４（ａ）の領域Ｂの拡大図である。図５（ｂ）は、比較例の回路模式図である
【図６】図６（ａ）は、実施例２のウエーハの平面図、図６（ｂ）は、ショット領域の平面図、図６（ｃ）は、回路模式図である。
【図７】図７（ａ）は、実施例３のウエーハの平面図、図７（ｂ）は回路模式図である。
【図８】図８は、実施例４のウエーハの平面図である。
【図９】図９は、実施例４の第１金属層および第２金属層の平面図である。
【図１０】図１０（ａ）は、図９のＡ−Ａ断面図、図１０（ｂ）は、図９のＢ−Ｂ断面図、図１０（ｃ）は回路模式図である。
【図１１】図１１（ａ）は、実施例５のウエーハの平面図である。図１１（ｂ）は、実施例５の回路模式図の例、図１１（ｃ）は、実施例５の回路模式図である。
【図１２】図１２は、実施例５の変形例１の平面図である。
【図１３】図１３は、実施例５の変形例２の平面図である。
【図１４】図１４は、実施例５の変形例３の平面図である。
【図１５】図１５は、実施例６に係る半導体装置の断面模式図である。
【図１６】図１６（ａ）および図１６（ｂ）は、実施例６に係る半導体装置の製造工程を示す図（その１）である。
【図１７】図１７（ａ）および図１７（ｂ）は、実施例６に係る半導体装置の製造工程を示す図（その２）である。
【図１８】図１８（ａ）および図１８（ｂ）は、実施例６に係る半導体装置の製造工程を示す図（その３）である。
【図１９】図１９（ａ）および図１９（ｂ）は、実施例６に係る半導体装置の製造工程を示す図（その４）である。
【図２０】図２０（ａ）および図２０（ｂ）は、実施例６に係る半導体装置の製造工程を示す図（その５）である。
【図２１】図２１は、実施例６に係る半導体装置の製造工程を示す図（その６）である。
【図２２】図２２は、実施例６に係る半導体装置の製造工程を示す図（その７）である。
【図２３】図２３は、実施例６に係る半導体装置の製造工程を示す図（その８）である。
【発明を実施するための形態】
【００１０】
以下、図面を参照に実施例について説明する。
【実施例１】
【００１１】
図１は、実施例１のウエーハの一部の平面図である。図１のように、電子回路が形成された回路領域２０ａおよび２０ｂはスクライブライン２６に囲まれている。回路領域２０ａおよび２０ｂには、電子回路以外にも電子回路と電気的に接続するためのパッドが形成されている。電子回路は、ｐｎ接合ダイオードを含む回路である。ｐｎ接合ダイオードは、例えば受光素子であり、電子回路は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサのような半導体画像装置である。回路領域２０ａおよび２０ｂとスクライブライン２６との間には、回路領域２０ａおよび２０ｂを囲むようにそれぞれ第１金属層１８ａおよび第２金属層１８ｂが形成されている。スクライブライン２６内に第１パッド２８および第２パッド２９が形成されている。第１パッド２８は、第１金属層１８ａに電気的に接続されている。第２パッド２９は、第２金属層１８ｂに電気的に接続されている。スクライブライン２６内には、電子回路が含むトランジスタ等の特性を測定するためのモニタ１０２が設けられている。スクライブライン２６内に、モニタ１０２と電気的に接続するパッド１０１が設けられている。スクライブライン２６において、ウエーハを例えばダイシング法を用い切断すると、スクライブライン２６の中心付近が切りしろとなる。モニタ１０２は、ウエーハを切断した後に用いることはない。そこで、モニタ１０２をスクラインブライン２６に設けることにより、回路領域２０ａおよび２０ｂの面積を抑制することができる。
【００１２】
図２（ａ）から図２（ｃ）は、実施例１の製造方法を示す図１のＡ−Ａ断面図である。図２（ａ）のように、例えばｐ型の半導体基板（または半導体基板内に形成された拡散領域）１０内にイオン注入法によりｎ型の第１拡散領域３２および第２拡散領域２４を同時に形成する。半導体基板１０がｎ型であり、第１拡散領域３２および第２拡散領域２４が同じｐ型でもよい。第１拡散領域３２と半導体基板１０との間にｐｎ接合が形成される。第２拡散領域２４と半導体基板１０との間にｐｎ接合が形成される。第２拡散領域２４は、スクライブライン２６ａと回路領域２０ａとの間に形成するが、スクライブライン２６ａと回路領域２０ｂとの間には形成しない。
【００１３】
図２（ｂ）のように、半導体基板１０上に絶縁膜１２を形成する。絶縁膜１２は、例えば配線の層間絶縁膜であり、例えば酸化シリコン膜である。絶縁膜１２は、１層から形成されていてもよいし、複数の層から形成されていてもよい。絶縁膜１２内に第１金属層１８ａおよび第２金属層１８ｂを形成する。第１金属層１８ａは、スクライブライン２６ａと回路領域２０ａとの間の半導体基板１０上に形成する。第１金属層１８ａは第２拡散領域２４と電気的に接触している。第２金属層１８ｂは、半導体基板１０に電気的に接触している。第２金属層１８ｂが接触する半導体基板１０内には、半導体基板１０よりｐ型ドーパント濃度の高いｐ型拡散領域が形成されていてもよい。これにより、第２金属層１８ｂと半導体基板１０との接触抵抗を抑制できる。第１拡散領域３２と半導体基板１０とにより第１ｐｎ接合ダイオード３３が形成される。第２拡散領域２４と半導体基板１０とにより第２ｐｎ接合ダイオード２３が形成される。第１ｐｎ接合ダイオード３３が電子回路が含むダイオードであり、第２ｐｎ接合ダイオード２３がモニタ用ダイオードである。
【００１４】
図２（ｃ）のように、絶縁膜１２上に保護膜として絶縁膜１４を形成する。第１金属層１８ａおよび第２金属層１８ｂ上には金属層１９が形成されていてもよい。
【００１５】
図３（ａ）は、図１の領域Ｂの拡大図である。図３（ａ）のように、第１パッド２８は、配線９０を介し第１金属層１８ａと電気的に接続されている。第２パッド２９は、配線９２を介し第２金属層１８ｂと電気的に接続されている。図３（ｂ）は、実施例１の回路模式図である。第１金属層１８ａを破線、第２金属層１８ｂを破線で示している。図３（ｂ）のように、第１金属層１８ａは半導体基板１０内のｎ型の第２拡散領域２４に電気的に接続されている。一方第２金属層１８ｂはｐ型の半導体基板１０に電気的に接続されている。これにより、第２金属層１８ｂから第１金属層１８ａに順方向にｐｎ接合ダイオード２３が形成される。
【００１６】
図３（ａ）において、第１パッド２８および第２パッド２９の幅Ｌ１は、例えば８２μｍ、第２拡散領域２４の幅Ｌ２は、例えば１０μｍである。第２拡散領域２４間の間隔Ｌ３は例えば１２６μｍ、回路領域２０ａおよび２０ｂ間の間隔Ｌ４は、例えば１４６μｍである。回路領域２０ａおよび２０ｂの大きさは、例えば２５ｍｍ×２５ｍｍである。第１ｐｎ接合ダイオード３３の第１拡散領域３２の大きさは例えば５０μｍ×５０μｍである。
【００１７】
第１パッド２８と第２パッド２９とにプローブ針を接触させ、第１パッド２８と第２パッド２９との間の電気的特性を測定することにより、第２ｐｎ接合ダイオード２３の電気的特性を測定することができる。例えば、第２ｐｎ接合ダイオード２３に逆方向バイアスを印加し、リーク電流を測定することにより、接合面における欠陥の有無を評価することができる。さらに、第２ｐｎ接合ダイオード２３の容量を測定することができる。
【００１８】
次に、実施例１の効果を説明するため、比較例について説明する。図４（ａ）は、比較例１の平面図、図４（ｂ）は、図４（ａ）のＡ−Ａ断面図である。図４（ａ）および図４（ｂ）のように、比較例においては、第２金属層１８ｂに接続された第２パッド２９が設けられておらず、半導体基板１０と電気的に接続するパッド２７が形成されている。また、第２金属層１８ｂの下の半導体基板１０に第２拡散領域２４が形成されている。
【００１９】
図５（ａ）は、図４（ａ）の領域Ｂの拡大図である。図５（ａ）のように、スクライブライン２６内に半導体基板１０と電気的に接続するパッド２７が形成されている。図５（ｂ）は、比較例の回路模式図である。図４（ｂ）のように第１金属層１８ａおよび第２金属層１８ｂともに第２拡散領域２４に接続されているため、パッド２７から両側の金属層１８ａおよび１８ｂに順方向にダイオード２３が接続されている。
【００２０】
比較例においては、半導体基板１０に接続されているのはパッド２７である。このため、パッド２７から遠いｐｎ接合界面までの寄生抵抗が高くなってしまう。このため、ｐｎ接合の逆方向リーク電流が精度よく測定できない。また、ｐｎ接合の接合容量の測定が正確に行なわれなくなる。
【００２１】
一方、実施例１においては、図１のように、スクライブライン２６ａを挟んだ両側に第２拡散領域２４に接続された第１金属層１８ａおよび半導体基板１０に接続された１８ｂが形成されている。このため、第１パッド２８および第２パッド２９からｐｎ接合界面までの寄生抵抗を抑制できる。よって、ｐｎ接合の逆方向リーク電流が精度よく測定できる。また、接合容量等の容量測定が可能となる。
【００２２】
実施例１によれば、図１および図２（ａ）のように。回路領域２０ａの少なくとも一辺とスクライブライン２６ａとの間に、半導体基板１０内に第２拡散領域２４を形成する。第２拡散領域２４上に第２拡散領域２４と電気的に接触し、回路領域２０ａを囲む第１金属層１８ａを形成する。回路領域２０ａの少なくとも一辺のスクライブライン２６ａに対し反対側にスクライブライン２６ａに沿って半導体基板１０上に、第２拡散領域２４でないｐ型の半導体基板１０と電気的に接触するように第２金属層１８ｂを形成する。第２金属層１８ｂは、例えば、回路領域２０ｂとスクライブライン２６ａとの間に形成される。これにより、モニタ用ｐｎ接合ダイオードの寄生抵抗を抑制することができる。よって、リーク電流測定の精度を向上させることができる。また、接合容量を精度よく測定することができる。
【００２３】
製造工程簡略化の観点から第１金属層１８ａと第２金属層１８ｂとは同時に形成することが好ましい。また、寄生抵抗の抑制のためには、スクライブライン２６ａに沿った領域において第１金属層１８ａは連続的に第２拡散領域２４と接触していることが好ましい。また、スクライブライン２６ａに沿った領域において第２金属層１８ｂは連続的に半導体基板１０と接触していることが好ましい。さらに、製造工程簡略化の観点から、第２拡散領域２４を形成する工程、第１金属層１８ａを形成する工程、および第２金属層１８ｂを形成する工程は、電子回路を形成する工程に含まれることが好ましい。
【００２４】
さらに、第２拡散領域２４が、回路領域２０とスクライブライン２６との間に設けられているため、第２ｐｎ接合ダイオード２３の接合面積を大きくできる。第２ｐｎ接合ダイオード２３の接合面積を大きくすることで、微小のリーク電流を測定することができる。これにより、例えばｐｎ接合に形成された欠陥有無を評価することができる。ｐｎ接合面に形成される欠陥は、面積に依存する。電子回路内には、多くの第１ｐｎ接合ダイオード３３が形成されている。そこで、電子回路内の第１ｐｎ接合ダイオード３３の接合における欠陥を評価するためには、接合面積の大きいモニタｐｎ接合ダイオードを形成することが好ましい。第２ｐｎ接合ダイオード２３の接合面積は、回路領域２０内の第１ｐｎ接合ダイオード３３の接合面積より大きいことが好ましい。
【００２５】
さらに、第１金属層１８ａが回路領域２０ａとスクライブライン２６ａとの間に第２拡散領域２４と重なるように設けられているため、第２拡散領域２４を設けることによる面積の増加を抑制できる。よって、コストダウンが可能となる。第１金属層１８ａおよび第２金属層１８ｂは、例えば回路領域２０ａおよび２０ｂへの水分の浸入を抑制する耐湿リングとすることができる。耐湿リングは、絶縁膜１２に侵入した水分が回路領域２０に至ることを抑制している。例えば、スクライブライン２６でウエーハを切断した場合、絶縁膜１２の切断面から水分が絶縁膜１２に侵入する。回路領域２０に水分が至ると、電子回路が劣化してしまう。耐湿リングを回路領域２０を囲むように設けることで、電子回路の劣化を抑制できる。第１金属層１８ａおよび第２金属層１８ｂを耐湿リングとして用いる場合、上視した場合回路領域２０を全て囲むことが好ましいが、少なくとも一部を囲めばよい。また、面積縮小の観点から、第２拡散領域２４が形成される領域は、全て第１金属層１８ａ形成される領域に含まれることが好ましいが、第２拡散領域２４は第１金属層１８ａと少なくとも一部が重なっていればよい。
【００２６】
さらに、第１金属層１８ａは第２拡散領域２４上に接して設けられ、第２金属層１８ｂは半導体基板１０上に接して設けられ、第１金属層１８ａおよび第２金属層１８ｂは半導体基板１０から最上配線層まで形成されていることが好ましい。これにより、第１金属層１８ａおよび第２金属層１８ｂが、絶縁膜１２に侵入した水分が回路領域２０に至ることをより抑制することができる。
【００２７】
第１拡散領域３２と第２拡散領域２４とは、同じドーパント、同じイオン注入エネルギーおよび同じドーズ量を用い形成されることが好ましい。例えば、第１拡散領域３２と第２拡散領域２４の不純物分布は同じであることが好ましい。これにより、第２ｐｎ接合ダイオード２３の電気的特性を測定することにより、回路領域２０内の第１ｐｎ接合ダイオード３３の電気的特性をより正確に評価することができる。さらに、第１拡散領域３２とｐｎ接合する半導体基板１０と、第２拡散領域２４とｐｎ接合する半導体基板１０との不純物分布も同じであることが好ましい。これにより、回路領域２０内の第１ｐｎ接合ダイオード３３の電気的特性をより適切に評価することができる。
【００２８】
さらに、第２拡散領域２４に電気的に接続された第１パッド２８と半導体基板１０に電気的に接続された第２パッド２９とがスクライブライン２６に形成されている。これにより、チップ領域２５の面積を抑制することができる。
【実施例２】
【００２９】
実施例２はショット領域内に複数の回路領域を形成する例である。図６（ａ）は、実施例２のウエーハの平面図、図６（ｂ）は、ショット領域の平面図、図６（ｃ）は回路模式図である。図６（ａ）のように、ウエーハ１１０内には、複数のショット領域１１１が形成されている。ショット領域１１１は、例えば縮小露光装置を用いパターンを形成する際に、１回のショットで形成される領域である。同じマスクパターンを用いると、ショット領域１１１内のパターンは全て同じとなる。
【００３０】
図６（ｂ）のように、回路領域２０ａおよび２０ｂは、ショット領域１１１内の列方向および行方向にそれぞれ偶数配列されている。図６（ｂ）の例では、１ショット領域１１１内に２×２個の回路領域２０ａおよび２０ｂが形成されている。回路領域２０ａとスクライブライン２６との間には、第１金属層１８ａが回路領域２０ａを囲って形成されている。第１金属層１８ａは回路領域２０ａを囲む第２拡散領域２４に接触して形成されている。回路領域２０ｂとスクライブライン２６との間には、第２金属層１８ｂが回路領域２０ｂを囲って形成されている。第２金属層１８ｂは半導体基板１０上に接触して形成されている。第１回路領域２０ａと第２回路領域２０ｂとは交互に配列されている。第２回路領域２０ｂの周囲の第２金属層１８ｂ同士は、接続部１５により電気的に接続されている。接続部１５は、第１金属層１８ａおよび第２金属層１８ｂと同じ金属層でもよいし、第１金属層１８ａおよび第２金属層１８ｂ内の一部の金属層で形成されていてもよい。
【００３１】
図６（ｃ）のように、スクライブライン２６の両側に形成された第１金属層１８ａと第２金属層１８ｂとが並列に接続され、第１金属層１８ａと第２金属層１８ｂとの間に接合面積の大きなｐｎ接合ダイオード２３が形成される。
【００３２】
実施例２によれば、図２（ａ）において第２拡散領域２４を形成する際に、第１回路領域２０ａを囲み第２拡散領域２４を形成する。図２（ｂ）において、第１金属層１８ａを形成する際は、第１回路領域２０ａを囲み第２拡散領域２４に電気的に接触するように第１金属層１８ａを形成する。また、第２金属層１８ｂを形成する際は、第２回路領域２０ｂを囲み第２拡散領域２４でないｐ型の半導体基板１０に電気的に接触するように第２金属層１８ｂを形成する。これにより、第１金属層１８ａと第２金属層１８ｂが対向する領域が長くなりｐｎ接合ダイオードの接合面積を拡大できる。さらに、接続部１５を用い、複数のｐｎ接合ダイオードを並列に接続することにより、ｐｎ接合ダイオードの接合面積をより大きくできる。
【実施例３】
【００３３】
実施例３は、複数のショット領域で１つの回路領域を形成する例である。図７（ａ）は、実施例３のウエーハの平面図、図７（ｂ）は回路模式図である。図７（ａ）のように、ウエーハ１１０内の複数のショット領域１１１（図７（ａ）では、４×４のショット領域）から１つの回路領域２０が形成されている。ウエーハ１１０に１つの回路領域２０を示しているが、回路領域２０はウエーハ１１０内に複数形成されていてもよい。
【００３４】
実施例３においては、ショットパターンとして、ショットパターン１１１、ショットパターン１３２ａおよび１３２ｂ、ショットパターン１３４ａおよび１３４ｂ、ショットパターン１３６ａ〜１３６ｄの９種類が用いられる。ここで、ショットパターン１１１は、主に回路領域２０を形成するためのショットパターンである。ショットパターン１３２ａおよび１３２ｂは、縦方向のスクライブライン２６を形成するためのショットパターンである。ショットパターン１３４ａおよび１３４ｂは、横方向のスクライブライン２６を形成するためのショットパターンである。ショットパターン１３６ａ〜１３６ｄは、スクライブライン２６のクロス領域を形成するためのショットパターンである。回路領域２０とスクライブタイン２６との間に回路領域２０を囲むように第１金属層１８ａが形成される。第１金属層１８ａは半導体基板１０内の第２拡散領域２４と重なるように形成されている。第１金属層１８ａのスクライブライン２６に対し反対側に第２金属層１８ｂが形成されている。第２金属層１８ｂはスクライブライン２６のクロス部において接続部１５を用い接続される。
【００３５】
図７（ｂ）においては、図７（ａ）の右側のスクライブラインにおける回路模式図を右側に、左側のスクライブラインにおける回路模式図を左側に示している。スクライブライン２６の回路領域２０側の第１金属層１８ａは、第２拡散領域２４に電気的に接続されている。スクライブライン２６の回路領域２０と反対側の第２金属層１８ｂは、半導体基板１０に電気的に接続されている。これにより、図７（ｂ）のように、回路領域２０の左側と右側とでは、端子の向きが対称なｐｎ接合ダイオードが形成される。回路領域２０の上下においても同様である。
【実施例４】
【００３６】
実施例４は、ショットの種類を減らした例である。図８は、実施例４のウエーハの平面図である。図８のように、縦方向のスクライブライン２６を形成するためのショット１３２は同じパターンである。また、横方向のスクライブライン２６を形成するためのショット１３４は同じパターンである。スクライブライン２６のクロス領域を形成するためのショット１３６も同じパターンである。これにより、４種類のショットパターンを用い、ウエーハ１１０内のパターンを形成することができる。
【００３７】
図９は、実施例４の第１金属層１８ａおよび第２金属層１８ｂの平面図である。図１０（ａ）は、図９のＡ−Ａ断面図、図１０（ｂ）は、図９のＢ−Ｂ断面図、図１０（ｃ）は、回路模式図である。なお、図１０（ａ）および図１０（ｂ）においては、絶縁膜等は図示していない。また、第１金属層１８ａおよび第２金属層１８ｂは、実施例６において説明する複数の金属層の積層として図示している。図９および図１０（ａ）のように、回路領域２０の右側のスクライブライン２６ａと左側のスクライブライン２６ｂに同じショットパターンを用いている。このため、スクライブライン２６ａおよび２６ｂの右側の金属層が第１金属層１８ａ、左側の金属層が第２金属層１８ｂとなっている。第１金属層１８ａは第２拡散領域２４上に形成されている。第２金属層１８ｂは、第２拡散領域２４でないｐ型の半導体基板１０上に形成されている。半導体基板１０の表面の一部には素子分離酸化膜３６が形成されている。図１０（ｃ）のように、両方のスクライブライン２６ａおよび２６ｂにおいて、左から右にむけて順方向のダイオード２３ａおよび２３ｂが接続される。
【００３８】
図１０（ｂ）のように、図１０（ａ）のスクライブライン２６ａの左側の第２金属層１８ｂとスクライブライン２６ｂの右側の第１金属層１８ａとは、第２金属層１８ｂにより電気的に接続されている。これにより、図１０（ｃ）のように、右側のダイオード２３ａのアノードと左側のダイオード２３ｂのカソードは、図９の上側の第２金属層１８ｂおよび下側の第１金属層１８ａにより電気的に短絡している。しかしながら、例えば図１０（ｃ）のように、左側のダイオード２３ｂのアノードと右側のダイオード２３ａのカソードが開放されている。これにより、右側のダイオード２３ａの第１金属層１８ａと第２金属層１８ｂとの間に電圧１４０を印加し、ダイオード２３ａを流れる電流を測定することができる。同様に、ダイオード２３ａの接合容量を測定することができる。
【００３９】
実施例４によれば、図２（ａ）のように第２拡散領域２４を形成する際に、図１０（ａ）のように、回路領域２０の両側（辺２１ａおよび２１ｂ側）のスクライブライン２６ａおよび２６ｂのそれぞれ同じ側に第２拡散領域２４を形成する。回路領域２０の両側のスクライブライン２６ａおよび２６ｂのそれぞれ同じ側とは反対の側に第２拡散領域２４を形成しない。図２（ｂ）のように第１金属層１８ａおよび第２金属層１８ｂを形成する際に、回路領域２０の両側のスクライブライン２６ａおよび２６ｂのそれぞれ同じ側の第２拡散領域２４上に第１金属層１８ａを形成する。回路領域２０の両側のスクライブライン２６ａおよび２６ｂの反対の側に、第２拡散領域２４が形成されないｐ型の半導体基板と電気的に接触するように第２金属層１８ｂを形成する。これにより、図８のように、スクライブライン２６ａおよび２６ｂを形成するためのショットパターン１３２を１種類とすることができる。よって、実施例４の図７（ａ）の場合のショットパターン１３２ａおよび１３２ｂの２種類に比べ、ショットパターン数を少なくすることができる。
【実施例５】
【００４０】
図１１（ａ）は、実施例５のウエーハの平面図である。図１１（ｂ）は、実施例５の回路模式図の例、図１１（ｃ）は、実施例５の回路模式図である。図１１（ａ）のように、実施例５においては、スクライブライン２６のクロス領域１３６の左右の外側にショットを露光しない。
【００４１】
実施例４においては、図８のようにウエーハ１１０の外周に金属線１１２が形成されることがある。これは、例えばＣＭＰ（Chemical Mechanical Polish）を用い絶縁膜上の金属を除去した際に、ウエーハ１１０の外周に除去した金属が金属線１１２として残存するためである。図１１（ｂ）のように、実施例４においてはダイオード２３ａのカソードとダイオード２３ｂのアノードが金属線１１２を介し電気的に接続されることがある。このため、ダイオード２３ａの測定が困難となる。
【００４２】
実施例５によれば、第１金属層１８ａと第２金属層１８ｂとがウエーハ１１０の周辺部に形成された金属線１１２を介し電気的に接続されない。これにより、図１１(ｃ)のように、ダイオード２３ａのカソードとダイオード２３ｂのアノードが電気的にショートせず、ダイオード２３ａの測定を行なうことができる。また、ショットパターンの数も実施例４と同じとすることができる。
【００４３】
図１２は、実施例５の変形例１の平面図である。図１２にように、スクライブライン２６のクロス領域の左右に加え上下の外側のショットを露光しない。これにより、回路領域２０の上下に形成されるダイオードの測定も可能となる。
【００４４】
図１３は、実施例５の変形例２の平面図である。図１３のように、スクライブライン２６のクロス領域の左右の外側にクロス領域と同じショット１３６のパターンを形成する。これにより、ダイオード２３ａのカソードとダイオード２３ｂのアノードが金属線１１２を介し電気的にショートすることを抑制できる。よって、回路領域２０の左右に形成されるダイオードの測定が可能となり、かつショットパターンの数も実施例５と同じとすることができる。
【００４５】
図１４は、実施例５の変形例３の平面図である。図１４のように、スクライブライン２６のクロス領域の左右に加え上下の外側にクロス領域と同じショット１３６のパターンを形成する。これにより、回路領域２０の左右に加え上下に形成されるダイオードの測定が可能となり、かつショットパターンの数も実施例５と同じとすることができる。
【実施例６】
【００４６】
実施例６は、実施例１から実施例５の製造方法を示す例である。図１５は、実施例６に係る半導体装置の断面模式図である。回路領域２０内のｐｎ接合ダイオード３３が形成される領域１０４、パッド２２、第２拡散領域２４および第１金属層１８ａが形成される領域１００ａ、第２金属層１８ｂが形成される領域１００ｂおよびスクライブライン２６内のモニタトランジスタ領域を図示している。パッド２２下には電子回路のトランジスタ３５が形成されている。スクライブライン２６には、モニタトランジスタ３７が形成されている。領域１０４には第１ｐｎ接合ダイオード３３が形成されている。領域１００ａには第２ｐｎ接合ダイオード２３が形成されている。第１ｐｎ接合ダイオード３３および第２ｐｎ接合ダイオード２３が形成される領域には、ｐ型半導体基板１０内にｎ型の第１拡散領域３２および第２拡散領域２４が形成されている。モニタトランジスタ３７およびトランジスタ３５が形成される領域には、半導体基板１０内にｐ型の拡散領域３４が形成されている。各ダイオードおよびトランジスタ間を電気的に分離するため半導体基板１０内に素子分離酸化膜３６が形成されている。
【００４７】
トランジスタ３５およびモニタトランジスタ３７の拡散領域３４上にゲート電極４０がゲート絶縁膜３８を介し形成されている。ゲート電極４０の側面にサイドウォール４２が形成されている。半導体基板１０上にシリサイド抑制膜４４およびエッチングストッパ膜４６が形成されている。さらに、半導体基板１０上に絶縁膜５２が形成されている。絶縁膜５２を上下に貫通するビア内にバリア層５４が形成されている。バリア層５４内にプラグ金属層５６が形成されている。バリア層５４とプラグ金属層５６とは金属層５８を形成する。
【００４８】
絶縁膜５２および金属層５８上にエッチングストッパ膜６０ａが形成されている。エッチングストッパ膜６０ａ上に絶縁膜６２ａが形成されている。絶縁膜６２ａを上下に貫通するビア内にバリア層６４ａが形成されている。バリア層６４ａ内に配線層６６ａが形成されている。バリア層６４ａと配線層６６ａとは金属層６８ａを形成する。絶縁膜６２ａおよび金属層６８ａ上にエッチングストッパ膜６０ｂが形成されている。エッチングストッパ膜６０ｂ上に絶縁膜６２ｂが形成されている。絶縁膜６２ｂを上下に貫通するビア内にバリア層６４ｂが形成されている。バリア層６４ｂ内にプラグ金属層６６ｂが形成されている。バリア層６４ｂとプラグ金属層６６ｂとは金属層６８ｂを形成する。
【００４９】
絶縁膜６２ｂおよび金属層６８ｂ上にエッチングストッパ膜６０ｃが形成されている。エッチングストッパ膜６０ｃ上に絶縁膜６２ｃが形成されている。絶縁膜６２ｃを上下に貫通するビア内にバリア層６４ｃが形成されている。バリア層６４ｃ内に配線層６６ｃが形成されている。バリア層６４ｃと配線層６６ｃとは金属層６８ｃを形成する。絶縁膜６２ｃおよび金属層６８ｃ上にエッチングストッパ膜６０ｄが形成されている。エッチングストッパ膜６０ｄ上に絶縁膜６２ｄが形成されている。絶縁膜６２ｄを上下に貫通するビア内にバリア層６４ｄが形成されている。バリア層６４ｄ内にプラグ金属層６６ｄが形成されている。バリア層６４ｄとプラグ金属層６６ｄとは金属層６８ｄを形成する。
【００５０】
絶縁膜６２ｄ上に、金属層６８ｄに電気的に接続する金属層７８が形成されている。金属層７８は、例えばバリア層７４、配線層７６および表面層７７から形成される。絶縁膜６２ｄ上および金属層７８を覆うように、カバー膜として酸化シリコン膜７２および窒化シリコン膜８０が形成されている。カバー膜に開口８２が設けられている。開口８２を介し金属層７８に外部より電気的に接続することができる。第１金属層１８ａは、金属層７８、６８ｄ、６８ｃ、６８ｂ、６８ａおよび５８が積層され形成されている。金属層５８は、第２拡散領域２４と電気的に接触している。第２金属層１８ｂは、金属層７８、６８ｄ、６８ｃ、６８ｂ、６８ａおよび５８が積層され形成されている。金属層５８は、半導体基板１０と電気的に接触している。
【００５１】
実施例６のように、第１金属層１８ａおよび第２金属層１８ｂは、第２拡散領域２４または半導体基板１０上に接して設けられ、半導体基板１０から最上配線層（金属層７８）まで形成されていることが好ましい。これにより、耐湿リングとしての機能を高めることができる。なお、耐湿リングとしての機能をより高めるため、各プラグ金属層５６、６６ｂおよび６６ｄは、電子回路を囲むようにリング状に形成されていることが好ましい。各配線層６６ａ、６６ｃおよび７６は、回路領域２０を囲むようにリング状に形成されていることが好ましい。
【００５２】
図１６（ａ）から図２３は、実施例６に係る半導体装置の製造工程を示す図である。図１６（ａ）、図１７（ａ）、図１８（ａ）、図１９（ａ）および図２０（ａ）はフォトマスク上の平面図である。図１６（ｂ）、図１７（ｂ）、図１８（ｂ）、図１９（ｂ）、図２０（ｂ）および図２１から図２２は、断面図であり、図１６（ａ）、図１７（ａ）、図１８（ａ）、図１９（ａ）および図２０（ａ）のＡ−Ａ断面に相当する。
【００５３】
図１６（ｂ）のように、半導体基板１０内に素子分離絶縁膜３６を形成する。トランジスタが形成される領域の半導体基板１０内にｐ型拡散領域３４を形成する。半導体基板１０は、例えばシリコン基板であり、ｐ型の不純物濃度は、例えば１×１０１５ｃｍ−３である。素子分離絶縁膜３６は、例えば酸化シリコン膜である。ｐ型拡散領域３４は、半導体基板１０内にＢ等の不純物をイオン注入し、その後熱処理することにより形成される。図１６（ａ）のように、素子分離絶縁膜３６を形成するマスクのパターンは、ｐｎ接合ダイオードおよびトランジスタが形成される領域以外の領域に素子分離絶縁膜３６が形成されるように設けられている。拡散領域３４を形成するマスクのパターンの端は、素子分離絶縁膜３６上に一部重なるように設けられている。なお、図１６（ａ）内のクロスで示した領域が素子分離絶縁膜３６が形成される領域である。
【００５４】
図１７（ｂ）のように、ｐｎ接合ダイオードが形成される領域に第１拡散領域３２および第２拡散領域２４を形成する。第１拡散領域３２および第２拡散領域２４は、例えばＰイオンを３５０ｋｅＶの注入エネルギー、５×１０１２ｃｍ−２のドーズ量、７°のチルトでイオン注入する。その後熱処理する。これにより、半導体基板１０と第１拡散領域３２および第２拡散領域２４との間にｐｎ接合が形成される。図１７（ａ）のように、第１拡散領域３２および第２拡散領域２４を形成するマスクのパターンは、素子分離絶縁膜３６より内側に設けられている。
【００５５】
図１８（ｂ）のように、半導体基板１０上にゲート絶縁膜３８を形成する。ゲート絶縁膜３８上にゲート電極４０を形成する。ゲート電極４０をマスクにゲート絶縁膜３８をエッチングする。半導体基板１０上にゲート電極４０を覆うように絶縁膜を形成する。絶縁膜を異方性エッチングすることにより、ゲート電極４０の両側側面にサイドウォール４２を、半導体基板１０上にシリサイド抑制膜４４を形成する。ゲート電極４０の上面、トランジスタのソースおよびドレインとなる領域の半導体基板１０の上面、ｐｎ接合ダイオードのコンタクト領域４５の半導体基板１０の上面をシリサイド化する。このとき。ｐｎ接合ダイオードの半導体基板１０の上面は、コンタクト領域４５以外はシリサイド化されない。ゲート絶縁膜３８は例えば酸化シリコン膜により形成する。ゲート電極４０は、例えば多結晶シリコン膜により形成する。サイドウォール４２およびシリサイド抑制膜４４は、例えば酸化シリコン膜により形成する。シリサイド化は、例えばＣｏを用いコバルトシリサイドを形成する。
【００５６】
図１８（ａ）のように、ゲート電極４０を形成するマスクのパターンは、トランジスタを形成する領域の素子分離絶縁膜３６を横切るように設けられる。シリサイド抑制膜４４を形成するマスクのパターンは、トランジスタが形成される領域の素子分離絶縁膜３６から半導体基板が露出する領域とゲート電極４０が露出するように設けられる。また、シリサイド抑制膜４４を形成するマスクのパターンは、ｐｎ接合ダイオードが形成される領域のコンタクト領域４５に設けられる。
【００５７】
図１９（ｂ）のように、半導体基板１０上にエッチングストッパ膜４６を形成する。コンタクト領域４５以外の第２ｐｎ接合ダイオード２３および３３上にはエッチングストッパ膜４６が残存しないようにエッチングストッパ膜４６をエッチングする。エッチングストッパ膜４６は、例えば窒化シリコン膜である。図１９（ａ）のように、エッチングストッパ膜４６を形成するマスクのパターンは、ｐｎ接合ダイオードが形成される領域においてコンタクト領域４５以外にエッチングストッパ膜４６が残存しないように設けられる。
【００５８】
図２０（ｂ）のように、シリサイド抑制膜４４およびエッチングストッパ膜４６上に絶縁膜５２を形成する。エッチングストッパ膜４６および絶縁膜５２を上下に貫通するビアを形成する。ビア内および絶縁膜５２上にバリア層５４を形成する。ビア内のバリア層５４内および絶縁膜５２上のバリア層５４上にプラグ金属層５６を形成する。ＣＭＰ（Chemical Mechanical Polish）法を用い、絶縁膜５２上の余分なバリア層５４およびプラグ金属層５６を除去する。バリア層５４およびプラグ金属層５６により金属層５８が形成される。エッチングストッパ膜４６は、ビアを形成する際のストッパ膜として機能する。例えば、絶縁膜５２を貫通するビアを形成する際に、エッチングストッパ膜４６はエッチングされない。その後、エッチングストッパ膜を貫通するビアを形成する。これにより、シリサイド化された半導体基板１０およびゲート電極４０の上面へのダメージが緩和される。バリア層５４は、例えばＴｉＮ膜を用い形成する。プラグ金属層５６は、例えばＷ膜を用い形成する。図１９（ａ）のように、金属層５８を形成するマスクのパターンは、ｐｎ接合ダイオードが形成される領域のコンタクト領域にビアが形成されるように設けられる。また、金属層５８を形成するマスクのパターンは、トランジスタが形成される領域のゲート電極４０、ソース領域、ドレイン領域にビアが形成されるように設けられる。
【００５９】
図２１のように、絶縁膜５２および金属層５８上にエッチングストッパ膜６０ａを形成するエッチングストッパ膜６０ａ上に絶縁膜６２ａを形成する。エッチングストッパ膜６０ａおよび絶縁膜６２ａを上下に貫通するビアを形成する。ビア内および絶縁膜６２ａ上にバリア層６４ａを形成する。ビア内のバリア層６４ａ内および絶縁膜６２ａ上のバリア層６４ａ上に配線層６６ａを形成する。ＣＭＰ（Chemical Mechanical Polish）法を用い、絶縁膜６２ａ上の余分なバリア層６４ａおよび配線層６６ａを除去する。バリア層６４ａおよび配線層６６ａにより金属層６８ａが形成される。例えば、絶縁膜６２ａを貫通するビアを形成する際に、エッチングストッパ膜６０ａはエッチングされない。その後、エッチングストッパ膜６０ａを貫通するビアを形成する。エッチングストッパ膜６０ａは例えば炭化酸化シリコン膜から形成される。絶縁膜６２ａは、例えば酸化シリコン膜から形成される。バリア層６４ａは、例えばＴａ膜を用い形成する。配線層６６ａは、例えばＣｕ膜を用い形成する。
【００６０】
図２２のように、絶縁膜６２ａおよび金属層６８ａ上にエッチングストッパ膜６０ｂを形成する。エッチングストッパ膜６０ｂ上に絶縁膜６２ｂを形成する。絶縁膜６２ｂ上にエッチングストッパ膜６０ｃを形成する。エッチングストッパ膜６０ｃ上に絶縁膜６２ｃを形成する。エッチングストッパ膜６０ｂおよび絶縁膜６２ｂを上下に貫通するビアと、エッチングストッパ膜６０ｃおよび絶縁膜６２ｃを上下に貫通するビアを形成する。ビア内および絶縁膜６２ｃ上にバリア層６４ｂおよび６４ｃを形成する。ビア内のバリア層６４ｂおよび６４ｃ内および絶縁膜６２ｃ上のバリア層６４ｃ上にプラグ金属層６６ｂおよび配線層６６ｃをめっき法を用い同時に形成する。ＣＭＰ法を用い、絶縁膜６２ｃ上の余分なバリア層６４ｃおよび配線層６６ｃを除去する。バリア層６４ｂおよびプラグ金属層６６ｂにより金属層６８ｂが形成される。バリア層６４ｃおよび配線層６６ｃにより金属層６８ｃが形成される。エッチングストッパ膜６０ｂおよび６０ｃは例えば炭化酸化シリコン膜から形成される。絶縁膜６２ｂおよび６２ｃは、例えば酸化シリコン膜から形成される。バリア層６４ｂおよび６４ｃは、例えばＴａ膜を用い形成する。プラグ金属層６６ｂおよび配線層６６ｃは、例えばＣｕ膜を用い形成する。このように、配線は例えばデュアルダマシン法を用い形成される。
【００６１】
図２３のように、絶縁膜６２ｃおよび金属層６８ｃ上にエッチングストッパ膜６０ｄを形成する。エッチングストッパ膜６０ｄ上に絶縁膜６２ｄを形成する。エッチングストッパ膜６０ｄおよび絶縁膜６２ｄを上下に貫通するビアを形成する。ビア内および絶縁膜６２ｄ上にバリア層７４を形成する。ビア内のバリア層７４内および絶縁膜６２ｃ上のバリア層７４上に配線層７６を形成する。配線層７６上に表面層７７を形成する。バリア層７４、配線層７６および表面層７７により金属層７８が形成される。バリア層６４ｃおよび配線層６６ｃにより金属層６８ｃが形成される。エッチングストッパ膜６０ｄは例えば炭化酸化シリコン膜から形成される。絶縁膜６２ｄは、例えば酸化シリコン膜から形成される。バリア層７４は、例えばＴｉＮ膜を用い形成する。配線層７６は、例えばＡｌＣｕ膜を用い形成する。表面層７７は、例えばＴｉＮ膜を用い形成する。
【００６２】
絶縁膜６２ｄ上に金属層７８を覆うように、カバー膜として酸化シリコン膜７２および窒化シリコン膜８０を形成する。カバー膜に開口８２を形成する。以上により、図１５の半導体装置が完成する。
【００６３】
図１６（ａ）から図２３を用い、実施例６に係る半導体装置の製造方法の一例を説明したが、言うまでもなく、その他の方法を用い、実施例６に係る半導体装置を形成してもよい。
【００６４】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００６５】
１０ 半導体基板
１８ａ 第１金属層
１８ｂ 第２金属層
２０ 回路領域
２３ 第２ｐｎ接合ダイオード
２４ 第２拡散領域
２６ スクライブライン
３２ 第１拡散領域
３３ 第１ｐｎ接合ダイオード
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体ウエーハに関し、例えば、ｐｎ接合を備える半導体装置の製造方法および半導体ウエーハに関する。
【背景技術】
【０００２】
受光素子等のｐｎ接合ダイオードを備える半導体装置は、例えば半導体撮像装置等に用いられている。ｐｎ接合ダイオードにおいて、逆方向リーク電流が生じることがある。そこで、メイン回路とは別にダイオード等の特性を確認するためのモニタを設けることがある。モニタを測定することにより、メイン回路内のダイオードの特性を把握することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−３００９０５号公報
【特許文献２】特開２００９−０８９０７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ｐｎ接合ダイオードの電流特性を測定するモニタは、接合面積が小さい場合、ｐｎ接合に形成された欠陥によるリーク電流を検出することができない。一方、ｐｎ接合ダイオードの接合面積を大きくすると、ウエーハ内に配置できる半導体チップが減ってしまいコストアップとなる。さらに、ｐｎ接合ダイオードの接合面積を大きくすると寄生抵抗が大きくなり、リーク電流測定の精度が低下するまたは接合容量を測定することが難しくなる。
【０００５】
本半導体装置の製造方法および半導体ウエーハは、モニタ用ｐｎ接合ダイオードの寄生抵抗を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
例えば、半導体基板とｐｎ接合を形成する第１拡散領域を備える電子回路を形成する工程と、前記電子回路が形成される回路領域の少なくとも一辺とスクライブラインとの間に、前記半導体基板内に前記半導体基板とｐｎ接合を形成する第２拡散領域を形成する工程と、前記第２拡散領域上に前記第２拡散領域と電気的に接触し、前記回路領域を囲む第１金属層を形成する工程と、前記回路領域の前記少なくとも一辺の前記スクライブラインに対し反対側に前記スクライブラインに沿って前記半導体基板上に、前記半導体基板と電気的に接触するように第２金属層を形成する工程と、を含むことを特徴とする半導体装置の製造方法を用いる。
【０００７】
例えば、半導体基板とｐｎ接合を形成する第１拡散領域を備える電子回路が形成された回路領域と、前記回路領域の少なくとも一辺とスクライブラインとの間に、前記半導体基板内に前記半導体基板とｐｎ接合を形成するように形成された第２拡散領域と、前記第２拡散領域上に前記第２拡散領域と電気的に接触し、前記回路領域を囲み形成された第１金属層と、前記回路領域の前記少なくとも一辺のスクライブラインに対し反対側にスクライブラインに沿って前記半導体基板上に、前記半導体基板と電気的に接触するように形成された第２金属層と、を具備することを特徴とする半導体ウエーハを用いる。
【発明の効果】
【０００８】
本半導体装置の製造方法および半導体ウエーハによれば、ｐｎ接合ダイオードの寄生抵抗を抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施例１のウエーハの一部の平面図である。
【図２】図２（ａ）から図２（ｃ）は、実施例１の製造方法を示す図１のＡ−Ａ断面図である。
【図３】図３（ａ）は、図１の領域Ｂの拡大図、図３（ｂ）は、実施例１の回路模式図である。
【図４】図４（ａ）は、比較例１の平面図、図４（ｂ）は、図４（ａ）のＡ−Ａ断面図である。
【図５】図５（ａ）は、図４（ａ）の領域Ｂの拡大図である。図５（ｂ）は、比較例の回路模式図である
【図６】図６（ａ）は、実施例２のウエーハの平面図、図６（ｂ）は、ショット領域の平面図、図６（ｃ）は、回路模式図である。
【図７】図７（ａ）は、実施例３のウエーハの平面図、図７（ｂ）は回路模式図である。
【図８】図８は、実施例４のウエーハの平面図である。
【図９】図９は、実施例４の第１金属層および第２金属層の平面図である。
【図１０】図１０（ａ）は、図９のＡ−Ａ断面図、図１０（ｂ）は、図９のＢ−Ｂ断面図、図１０（ｃ）は回路模式図である。
【図１１】図１１（ａ）は、実施例５のウエーハの平面図である。図１１（ｂ）は、実施例５の回路模式図の例、図１１（ｃ）は、実施例５の回路模式図である。
【図１２】図１２は、実施例５の変形例１の平面図である。
【図１３】図１３は、実施例５の変形例２の平面図である。
【図１４】図１４は、実施例５の変形例３の平面図である。
【図１５】図１５は、実施例６に係る半導体装置の断面模式図である。
【図１６】図１６（ａ）および図１６（ｂ）は、実施例６に係る半導体装置の製造工程を示す図（その１）である。
【図１７】図１７（ａ）および図１７（ｂ）は、実施例６に係る半導体装置の製造工程を示す図（その２）である。
【図１８】図１８（ａ）および図１８（ｂ）は、実施例６に係る半導体装置の製造工程を示す図（その３）である。
【図１９】図１９（ａ）および図１９（ｂ）は、実施例６に係る半導体装置の製造工程を示す図（その４）である。
【図２０】図２０（ａ）および図２０（ｂ）は、実施例６に係る半導体装置の製造工程を示す図（その５）である。
【図２１】図２１は、実施例６に係る半導体装置の製造工程を示す図（その６）である。
【図２２】図２２は、実施例６に係る半導体装置の製造工程を示す図（その７）である。
【図２３】図２３は、実施例６に係る半導体装置の製造工程を示す図（その８）である。
【発明を実施するための形態】
【００１０】
以下、図面を参照に実施例について説明する。
【実施例１】
【００１１】
図１は、実施例１のウエーハの一部の平面図である。図１のように、電子回路が形成された回路領域２０ａおよび２０ｂはスクライブライン２６に囲まれている。回路領域２０ａおよび２０ｂには、電子回路以外にも電子回路と電気的に接続するためのパッドが形成されている。電子回路は、ｐｎ接合ダイオードを含む回路である。ｐｎ接合ダイオードは、例えば受光素子であり、電子回路は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサのような半導体画像装置である。回路領域２０ａおよび２０ｂとスクライブライン２６との間には、回路領域２０ａおよび２０ｂを囲むようにそれぞれ第１金属層１８ａおよび第２金属層１８ｂが形成されている。スクライブライン２６内に第１パッド２８および第２パッド２９が形成されている。第１パッド２８は、第１金属層１８ａに電気的に接続されている。第２パッド２９は、第２金属層１８ｂに電気的に接続されている。スクライブライン２６内には、電子回路が含むトランジスタ等の特性を測定するためのモニタ１０２が設けられている。スクライブライン２６内に、モニタ１０２と電気的に接続するパッド１０１が設けられている。スクライブライン２６において、ウエーハを例えばダイシング法を用い切断すると、スクライブライン２６の中心付近が切りしろとなる。モニタ１０２は、ウエーハを切断した後に用いることはない。そこで、モニタ１０２をスクラインブライン２６に設けることにより、回路領域２０ａおよび２０ｂの面積を抑制することができる。
【００１２】
図２（ａ）から図２（ｃ）は、実施例１の製造方法を示す図１のＡ−Ａ断面図である。図２（ａ）のように、例えばｐ型の半導体基板（または半導体基板内に形成された拡散領域）１０内にイオン注入法によりｎ型の第１拡散領域３２および第２拡散領域２４を同時に形成する。半導体基板１０がｎ型であり、第１拡散領域３２および第２拡散領域２４が同じｐ型でもよい。第１拡散領域３２と半導体基板１０との間にｐｎ接合が形成される。第２拡散領域２４と半導体基板１０との間にｐｎ接合が形成される。第２拡散領域２４は、スクライブライン２６ａと回路領域２０ａとの間に形成するが、スクライブライン２６ａと回路領域２０ｂとの間には形成しない。
【００１３】
図２（ｂ）のように、半導体基板１０上に絶縁膜１２を形成する。絶縁膜１２は、例えば配線の層間絶縁膜であり、例えば酸化シリコン膜である。絶縁膜１２は、１層から形成されていてもよいし、複数の層から形成されていてもよい。絶縁膜１２内に第１金属層１８ａおよび第２金属層１８ｂを形成する。第１金属層１８ａは、スクライブライン２６ａと回路領域２０ａとの間の半導体基板１０上に形成する。第１金属層１８ａは第２拡散領域２４と電気的に接触している。第２金属層１８ｂは、半導体基板１０に電気的に接触している。第２金属層１８ｂが接触する半導体基板１０内には、半導体基板１０よりｐ型ドーパント濃度の高いｐ型拡散領域が形成されていてもよい。これにより、第２金属層１８ｂと半導体基板１０との接触抵抗を抑制できる。第１拡散領域３２と半導体基板１０とにより第１ｐｎ接合ダイオード３３が形成される。第２拡散領域２４と半導体基板１０とにより第２ｐｎ接合ダイオード２３が形成される。第１ｐｎ接合ダイオード３３が電子回路が含むダイオードであり、第２ｐｎ接合ダイオード２３がモニタ用ダイオードである。
【００１４】
図２（ｃ）のように、絶縁膜１２上に保護膜として絶縁膜１４を形成する。第１金属層１８ａおよび第２金属層１８ｂ上には金属層１９が形成されていてもよい。
【００１５】
図３（ａ）は、図１の領域Ｂの拡大図である。図３（ａ）のように、第１パッド２８は、配線９０を介し第１金属層１８ａと電気的に接続されている。第２パッド２９は、配線９２を介し第２金属層１８ｂと電気的に接続されている。図３（ｂ）は、実施例１の回路模式図である。第１金属層１８ａを破線、第２金属層１８ｂを破線で示している。図３（ｂ）のように、第１金属層１８ａは半導体基板１０内のｎ型の第２拡散領域２４に電気的に接続されている。一方第２金属層１８ｂはｐ型の半導体基板１０に電気的に接続されている。これにより、第２金属層１８ｂから第１金属層１８ａに順方向にｐｎ接合ダイオード２３が形成される。
【００１６】
図３（ａ）において、第１パッド２８および第２パッド２９の幅Ｌ１は、例えば８２μｍ、第２拡散領域２４の幅Ｌ２は、例えば１０μｍである。第２拡散領域２４間の間隔Ｌ３は例えば１２６μｍ、回路領域２０ａおよび２０ｂ間の間隔Ｌ４は、例えば１４６μｍである。回路領域２０ａおよび２０ｂの大きさは、例えば２５ｍｍ×２５ｍｍである。第１ｐｎ接合ダイオード３３の第１拡散領域３２の大きさは例えば５０μｍ×５０μｍである。
【００１７】
第１パッド２８と第２パッド２９とにプローブ針を接触させ、第１パッド２８と第２パッド２９との間の電気的特性を測定することにより、第２ｐｎ接合ダイオード２３の電気的特性を測定することができる。例えば、第２ｐｎ接合ダイオード２３に逆方向バイアスを印加し、リーク電流を測定することにより、接合面における欠陥の有無を評価することができる。さらに、第２ｐｎ接合ダイオード２３の容量を測定することができる。
【００１８】
次に、実施例１の効果を説明するため、比較例について説明する。図４（ａ）は、比較例１の平面図、図４（ｂ）は、図４（ａ）のＡ−Ａ断面図である。図４（ａ）および図４（ｂ）のように、比較例においては、第２金属層１８ｂに接続された第２パッド２９が設けられておらず、半導体基板１０と電気的に接続するパッド２７が形成されている。また、第２金属層１８ｂの下の半導体基板１０に第２拡散領域２４が形成されている。
【００１９】
図５（ａ）は、図４（ａ）の領域Ｂの拡大図である。図５（ａ）のように、スクライブライン２６内に半導体基板１０と電気的に接続するパッド２７が形成されている。図５（ｂ）は、比較例の回路模式図である。図４（ｂ）のように第１金属層１８ａおよび第２金属層１８ｂともに第２拡散領域２４に接続されているため、パッド２７から両側の金属層１８ａおよび１８ｂに順方向にダイオード２３が接続されている。
【００２０】
比較例においては、半導体基板１０に接続されているのはパッド２７である。このため、パッド２７から遠いｐｎ接合界面までの寄生抵抗が高くなってしまう。このため、ｐｎ接合の逆方向リーク電流が精度よく測定できない。また、ｐｎ接合の接合容量の測定が正確に行なわれなくなる。
【００２１】
一方、実施例１においては、図１のように、スクライブライン２６ａを挟んだ両側に第２拡散領域２４に接続された第１金属層１８ａおよび半導体基板１０に接続された１８ｂが形成されている。このため、第１パッド２８および第２パッド２９からｐｎ接合界面までの寄生抵抗を抑制できる。よって、ｐｎ接合の逆方向リーク電流が精度よく測定できる。また、接合容量等の容量測定が可能となる。
【００２２】
実施例１によれば、図１および図２（ａ）のように。回路領域２０ａの少なくとも一辺とスクライブライン２６ａとの間に、半導体基板１０内に第２拡散領域２４を形成する。第２拡散領域２４上に第２拡散領域２４と電気的に接触し、回路領域２０ａを囲む第１金属層１８ａを形成する。回路領域２０ａの少なくとも一辺のスクライブライン２６ａに対し反対側にスクライブライン２６ａに沿って半導体基板１０上に、第２拡散領域２４でないｐ型の半導体基板１０と電気的に接触するように第２金属層１８ｂを形成する。第２金属層１８ｂは、例えば、回路領域２０ｂとスクライブライン２６ａとの間に形成される。これにより、モニタ用ｐｎ接合ダイオードの寄生抵抗を抑制することができる。よって、リーク電流測定の精度を向上させることができる。また、接合容量を精度よく測定することができる。
【００２３】
製造工程簡略化の観点から第１金属層１８ａと第２金属層１８ｂとは同時に形成することが好ましい。また、寄生抵抗の抑制のためには、スクライブライン２６ａに沿った領域において第１金属層１８ａは連続的に第２拡散領域２４と接触していることが好ましい。また、スクライブライン２６ａに沿った領域において第２金属層１８ｂは連続的に半導体基板１０と接触していることが好ましい。さらに、製造工程簡略化の観点から、第２拡散領域２４を形成する工程、第１金属層１８ａを形成する工程、および第２金属層１８ｂを形成する工程は、電子回路を形成する工程に含まれることが好ましい。
【００２４】
さらに、第２拡散領域２４が、回路領域２０とスクライブライン２６との間に設けられているため、第２ｐｎ接合ダイオード２３の接合面積を大きくできる。第２ｐｎ接合ダイオード２３の接合面積を大きくすることで、微小のリーク電流を測定することができる。これにより、例えばｐｎ接合に形成された欠陥有無を評価することができる。ｐｎ接合面に形成される欠陥は、面積に依存する。電子回路内には、多くの第１ｐｎ接合ダイオード３３が形成されている。そこで、電子回路内の第１ｐｎ接合ダイオード３３の接合における欠陥を評価するためには、接合面積の大きいモニタｐｎ接合ダイオードを形成することが好ましい。第２ｐｎ接合ダイオード２３の接合面積は、回路領域２０内の第１ｐｎ接合ダイオード３３の接合面積より大きいことが好ましい。
【００２５】
さらに、第１金属層１８ａが回路領域２０ａとスクライブライン２６ａとの間に第２拡散領域２４と重なるように設けられているため、第２拡散領域２４を設けることによる面積の増加を抑制できる。よって、コストダウンが可能となる。第１金属層１８ａおよび第２金属層１８ｂは、例えば回路領域２０ａおよび２０ｂへの水分の浸入を抑制する耐湿リングとすることができる。耐湿リングは、絶縁膜１２に侵入した水分が回路領域２０に至ることを抑制している。例えば、スクライブライン２６でウエーハを切断した場合、絶縁膜１２の切断面から水分が絶縁膜１２に侵入する。回路領域２０に水分が至ると、電子回路が劣化してしまう。耐湿リングを回路領域２０を囲むように設けることで、電子回路の劣化を抑制できる。第１金属層１８ａおよび第２金属層１８ｂを耐湿リングとして用いる場合、上視した場合回路領域２０を全て囲むことが好ましいが、少なくとも一部を囲めばよい。また、面積縮小の観点から、第２拡散領域２４が形成される領域は、全て第１金属層１８ａ形成される領域に含まれることが好ましいが、第２拡散領域２４は第１金属層１８ａと少なくとも一部が重なっていればよい。
【００２６】
さらに、第１金属層１８ａは第２拡散領域２４上に接して設けられ、第２金属層１８ｂは半導体基板１０上に接して設けられ、第１金属層１８ａおよび第２金属層１８ｂは半導体基板１０から最上配線層まで形成されていることが好ましい。これにより、第１金属層１８ａおよび第２金属層１８ｂが、絶縁膜１２に侵入した水分が回路領域２０に至ることをより抑制することができる。
【００２７】
第１拡散領域３２と第２拡散領域２４とは、同じドーパント、同じイオン注入エネルギーおよび同じドーズ量を用い形成されることが好ましい。例えば、第１拡散領域３２と第２拡散領域２４の不純物分布は同じであることが好ましい。これにより、第２ｐｎ接合ダイオード２３の電気的特性を測定することにより、回路領域２０内の第１ｐｎ接合ダイオード３３の電気的特性をより正確に評価することができる。さらに、第１拡散領域３２とｐｎ接合する半導体基板１０と、第２拡散領域２４とｐｎ接合する半導体基板１０との不純物分布も同じであることが好ましい。これにより、回路領域２０内の第１ｐｎ接合ダイオード３３の電気的特性をより適切に評価することができる。
【００２８】
さらに、第２拡散領域２４に電気的に接続された第１パッド２８と半導体基板１０に電気的に接続された第２パッド２９とがスクライブライン２６に形成されている。これにより、チップ領域２５の面積を抑制することができる。
【実施例２】
【００２９】
実施例２はショット領域内に複数の回路領域を形成する例である。図６（ａ）は、実施例２のウエーハの平面図、図６（ｂ）は、ショット領域の平面図、図６（ｃ）は回路模式図である。図６（ａ）のように、ウエーハ１１０内には、複数のショット領域１１１が形成されている。ショット領域１１１は、例えば縮小露光装置を用いパターンを形成する際に、１回のショットで形成される領域である。同じマスクパターンを用いると、ショット領域１１１内のパターンは全て同じとなる。
【００３０】
図６（ｂ）のように、回路領域２０ａおよび２０ｂは、ショット領域１１１内の列方向および行方向にそれぞれ偶数配列されている。図６（ｂ）の例では、１ショット領域１１１内に２×２個の回路領域２０ａおよび２０ｂが形成されている。回路領域２０ａとスクライブライン２６との間には、第１金属層１８ａが回路領域２０ａを囲って形成されている。第１金属層１８ａは回路領域２０ａを囲む第２拡散領域２４に接触して形成されている。回路領域２０ｂとスクライブライン２６との間には、第２金属層１８ｂが回路領域２０ｂを囲って形成されている。第２金属層１８ｂは半導体基板１０上に接触して形成されている。第１回路領域２０ａと第２回路領域２０ｂとは交互に配列されている。第２回路領域２０ｂの周囲の第２金属層１８ｂ同士は、接続部１５により電気的に接続されている。接続部１５は、第１金属層１８ａおよび第２金属層１８ｂと同じ金属層でもよいし、第１金属層１８ａおよび第２金属層１８ｂ内の一部の金属層で形成されていてもよい。
【００３１】
図６（ｃ）のように、スクライブライン２６の両側に形成された第１金属層１８ａと第２金属層１８ｂとが並列に接続され、第１金属層１８ａと第２金属層１８ｂとの間に接合面積の大きなｐｎ接合ダイオード２３が形成される。
【００３２】
実施例２によれば、図２（ａ）において第２拡散領域２４を形成する際に、第１回路領域２０ａを囲み第２拡散領域２４を形成する。図２（ｂ）において、第１金属層１８ａを形成する際は、第１回路領域２０ａを囲み第２拡散領域２４に電気的に接触するように第１金属層１８ａを形成する。また、第２金属層１８ｂを形成する際は、第２回路領域２０ｂを囲み第２拡散領域２４でないｐ型の半導体基板１０に電気的に接触するように第２金属層１８ｂを形成する。これにより、第１金属層１８ａと第２金属層１８ｂが対向する領域が長くなりｐｎ接合ダイオードの接合面積を拡大できる。さらに、接続部１５を用い、複数のｐｎ接合ダイオードを並列に接続することにより、ｐｎ接合ダイオードの接合面積をより大きくできる。
【実施例３】
【００３３】
実施例３は、複数のショット領域で１つの回路領域を形成する例である。図７（ａ）は、実施例３のウエーハの平面図、図７（ｂ）は回路模式図である。図７（ａ）のように、ウエーハ１１０内の複数のショット領域１１１（図７（ａ）では、４×４のショット領域）から１つの回路領域２０が形成されている。ウエーハ１１０に１つの回路領域２０を示しているが、回路領域２０はウエーハ１１０内に複数形成されていてもよい。
【００３４】
実施例３においては、ショットパターンとして、ショットパターン１１１、ショットパターン１３２ａおよび１３２ｂ、ショットパターン１３４ａおよび１３４ｂ、ショットパターン１３６ａ〜１３６ｄの９種類が用いられる。ここで、ショットパターン１１１は、主に回路領域２０を形成するためのショットパターンである。ショットパターン１３２ａおよび１３２ｂは、縦方向のスクライブライン２６を形成するためのショットパターンである。ショットパターン１３４ａおよび１３４ｂは、横方向のスクライブライン２６を形成するためのショットパターンである。ショットパターン１３６ａ〜１３６ｄは、スクライブライン２６のクロス領域を形成するためのショットパターンである。回路領域２０とスクライブタイン２６との間に回路領域２０を囲むように第１金属層１８ａが形成される。第１金属層１８ａは半導体基板１０内の第２拡散領域２４と重なるように形成されている。第１金属層１８ａのスクライブライン２６に対し反対側に第２金属層１８ｂが形成されている。第２金属層１８ｂはスクライブライン２６のクロス部において接続部１５を用い接続される。
【００３５】
図７（ｂ）においては、図７（ａ）の右側のスクライブラインにおける回路模式図を右側に、左側のスクライブラインにおける回路模式図を左側に示している。スクライブライン２６の回路領域２０側の第１金属層１８ａは、第２拡散領域２４に電気的に接続されている。スクライブライン２６の回路領域２０と反対側の第２金属層１８ｂは、半導体基板１０に電気的に接続されている。これにより、図７（ｂ）のように、回路領域２０の左側と右側とでは、端子の向きが対称なｐｎ接合ダイオードが形成される。回路領域２０の上下においても同様である。
【実施例４】
【００３６】
実施例４は、ショットの種類を減らした例である。図８は、実施例４のウエーハの平面図である。図８のように、縦方向のスクライブライン２６を形成するためのショット１３２は同じパターンである。また、横方向のスクライブライン２６を形成するためのショット１３４は同じパターンである。スクライブライン２６のクロス領域を形成するためのショット１３６も同じパターンである。これにより、４種類のショットパターンを用い、ウエーハ１１０内のパターンを形成することができる。
【００３７】
図９は、実施例４の第１金属層１８ａおよび第２金属層１８ｂの平面図である。図１０（ａ）は、図９のＡ−Ａ断面図、図１０（ｂ）は、図９のＢ−Ｂ断面図、図１０（ｃ）は、回路模式図である。なお、図１０（ａ）および図１０（ｂ）においては、絶縁膜等は図示していない。また、第１金属層１８ａおよび第２金属層１８ｂは、実施例６において説明する複数の金属層の積層として図示している。図９および図１０（ａ）のように、回路領域２０の右側のスクライブライン２６ａと左側のスクライブライン２６ｂに同じショットパターンを用いている。このため、スクライブライン２６ａおよび２６ｂの右側の金属層が第１金属層１８ａ、左側の金属層が第２金属層１８ｂとなっている。第１金属層１８ａは第２拡散領域２４上に形成されている。第２金属層１８ｂは、第２拡散領域２４でないｐ型の半導体基板１０上に形成されている。半導体基板１０の表面の一部には素子分離酸化膜３６が形成されている。図１０（ｃ）のように、両方のスクライブライン２６ａおよび２６ｂにおいて、左から右にむけて順方向のダイオード２３ａおよび２３ｂが接続される。
【００３８】
図１０（ｂ）のように、図１０（ａ）のスクライブライン２６ａの左側の第２金属層１８ｂとスクライブライン２６ｂの右側の第１金属層１８ａとは、第２金属層１８ｂにより電気的に接続されている。これにより、図１０（ｃ）のように、右側のダイオード２３ａのアノードと左側のダイオード２３ｂのカソードは、図９の上側の第２金属層１８ｂおよび下側の第１金属層１８ａにより電気的に短絡している。しかしながら、例えば図１０（ｃ）のように、左側のダイオード２３ｂのアノードと右側のダイオード２３ａのカソードが開放されている。これにより、右側のダイオード２３ａの第１金属層１８ａと第２金属層１８ｂとの間に電圧１４０を印加し、ダイオード２３ａを流れる電流を測定することができる。同様に、ダイオード２３ａの接合容量を測定することができる。
【００３９】
実施例４によれば、図２（ａ）のように第２拡散領域２４を形成する際に、図１０（ａ）のように、回路領域２０の両側（辺２１ａおよび２１ｂ側）のスクライブライン２６ａおよび２６ｂのそれぞれ同じ側に第２拡散領域２４を形成する。回路領域２０の両側のスクライブライン２６ａおよび２６ｂのそれぞれ同じ側とは反対の側に第２拡散領域２４を形成しない。図２（ｂ）のように第１金属層１８ａおよび第２金属層１８ｂを形成する際に、回路領域２０の両側のスクライブライン２６ａおよび２６ｂのそれぞれ同じ側の第２拡散領域２４上に第１金属層１８ａを形成する。回路領域２０の両側のスクライブライン２６ａおよび２６ｂの反対の側に、第２拡散領域２４が形成されないｐ型の半導体基板と電気的に接触するように第２金属層１８ｂを形成する。これにより、図８のように、スクライブライン２６ａおよび２６ｂを形成するためのショットパターン１３２を１種類とすることができる。よって、実施例４の図７（ａ）の場合のショットパターン１３２ａおよび１３２ｂの２種類に比べ、ショットパターン数を少なくすることができる。
【実施例５】
【００４０】
図１１（ａ）は、実施例５のウエーハの平面図である。図１１（ｂ）は、実施例５の回路模式図の例、図１１（ｃ）は、実施例５の回路模式図である。図１１（ａ）のように、実施例５においては、スクライブライン２６のクロス領域１３６の左右の外側にショットを露光しない。
【００４１】
実施例４においては、図８のようにウエーハ１１０の外周に金属線１１２が形成されることがある。これは、例えばＣＭＰ（Chemical Mechanical Polish）を用い絶縁膜上の金属を除去した際に、ウエーハ１１０の外周に除去した金属が金属線１１２として残存するためである。図１１（ｂ）のように、実施例４においてはダイオード２３ａのカソードとダイオード２３ｂのアノードが金属線１１２を介し電気的に接続されることがある。このため、ダイオード２３ａの測定が困難となる。
【００４２】
実施例５によれば、第１金属層１８ａと第２金属層１８ｂとがウエーハ１１０の周辺部に形成された金属線１１２を介し電気的に接続されない。これにより、図１１(ｃ)のように、ダイオード２３ａのカソードとダイオード２３ｂのアノードが電気的にショートせず、ダイオード２３ａの測定を行なうことができる。また、ショットパターンの数も実施例４と同じとすることができる。
【００４３】
図１２は、実施例５の変形例１の平面図である。図１２にように、スクライブライン２６のクロス領域の左右に加え上下の外側のショットを露光しない。これにより、回路領域２０の上下に形成されるダイオードの測定も可能となる。
【００４４】
図１３は、実施例５の変形例２の平面図である。図１３のように、スクライブライン２６のクロス領域の左右の外側にクロス領域と同じショット１３６のパターンを形成する。これにより、ダイオード２３ａのカソードとダイオード２３ｂのアノードが金属線１１２を介し電気的にショートすることを抑制できる。よって、回路領域２０の左右に形成されるダイオードの測定が可能となり、かつショットパターンの数も実施例５と同じとすることができる。
【００４５】
図１４は、実施例５の変形例３の平面図である。図１４のように、スクライブライン２６のクロス領域の左右に加え上下の外側にクロス領域と同じショット１３６のパターンを形成する。これにより、回路領域２０の左右に加え上下に形成されるダイオードの測定が可能となり、かつショットパターンの数も実施例５と同じとすることができる。
【実施例６】
【００４６】
実施例６は、実施例１から実施例５の製造方法を示す例である。図１５は、実施例６に係る半導体装置の断面模式図である。回路領域２０内のｐｎ接合ダイオード３３が形成される領域１０４、パッド２２、第２拡散領域２４および第１金属層１８ａが形成される領域１００ａ、第２金属層１８ｂが形成される領域１００ｂおよびスクライブライン２６内のモニタトランジスタ領域を図示している。パッド２２下には電子回路のトランジスタ３５が形成されている。スクライブライン２６には、モニタトランジスタ３７が形成されている。領域１０４には第１ｐｎ接合ダイオード３３が形成されている。領域１００ａには第２ｐｎ接合ダイオード２３が形成されている。第１ｐｎ接合ダイオード３３および第２ｐｎ接合ダイオード２３が形成される領域には、ｐ型半導体基板１０内にｎ型の第１拡散領域３２および第２拡散領域２４が形成されている。モニタトランジスタ３７およびトランジスタ３５が形成される領域には、半導体基板１０内にｐ型の拡散領域３４が形成されている。各ダイオードおよびトランジスタ間を電気的に分離するため半導体基板１０内に素子分離酸化膜３６が形成されている。
【００４７】
トランジスタ３５およびモニタトランジスタ３７の拡散領域３４上にゲート電極４０がゲート絶縁膜３８を介し形成されている。ゲート電極４０の側面にサイドウォール４２が形成されている。半導体基板１０上にシリサイド抑制膜４４およびエッチングストッパ膜４６が形成されている。さらに、半導体基板１０上に絶縁膜５２が形成されている。絶縁膜５２を上下に貫通するビア内にバリア層５４が形成されている。バリア層５４内にプラグ金属層５６が形成されている。バリア層５４とプラグ金属層５６とは金属層５８を形成する。
【００４８】
絶縁膜５２および金属層５８上にエッチングストッパ膜６０ａが形成されている。エッチングストッパ膜６０ａ上に絶縁膜６２ａが形成されている。絶縁膜６２ａを上下に貫通するビア内にバリア層６４ａが形成されている。バリア層６４ａ内に配線層６６ａが形成されている。バリア層６４ａと配線層６６ａとは金属層６８ａを形成する。絶縁膜６２ａおよび金属層６８ａ上にエッチングストッパ膜６０ｂが形成されている。エッチングストッパ膜６０ｂ上に絶縁膜６２ｂが形成されている。絶縁膜６２ｂを上下に貫通するビア内にバリア層６４ｂが形成されている。バリア層６４ｂ内にプラグ金属層６６ｂが形成されている。バリア層６４ｂとプラグ金属層６６ｂとは金属層６８ｂを形成する。
【００４９】
絶縁膜６２ｂおよび金属層６８ｂ上にエッチングストッパ膜６０ｃが形成されている。エッチングストッパ膜６０ｃ上に絶縁膜６２ｃが形成されている。絶縁膜６２ｃを上下に貫通するビア内にバリア層６４ｃが形成されている。バリア層６４ｃ内に配線層６６ｃが形成されている。バリア層６４ｃと配線層６６ｃとは金属層６８ｃを形成する。絶縁膜６２ｃおよび金属層６８ｃ上にエッチングストッパ膜６０ｄが形成されている。エッチングストッパ膜６０ｄ上に絶縁膜６２ｄが形成されている。絶縁膜６２ｄを上下に貫通するビア内にバリア層６４ｄが形成されている。バリア層６４ｄ内にプラグ金属層６６ｄが形成されている。バリア層６４ｄとプラグ金属層６６ｄとは金属層６８ｄを形成する。
【００５０】
絶縁膜６２ｄ上に、金属層６８ｄに電気的に接続する金属層７８が形成されている。金属層７８は、例えばバリア層７４、配線層７６および表面層７７から形成される。絶縁膜６２ｄ上および金属層７８を覆うように、カバー膜として酸化シリコン膜７２および窒化シリコン膜８０が形成されている。カバー膜に開口８２が設けられている。開口８２を介し金属層７８に外部より電気的に接続することができる。第１金属層１８ａは、金属層７８、６８ｄ、６８ｃ、６８ｂ、６８ａおよび５８が積層され形成されている。金属層５８は、第２拡散領域２４と電気的に接触している。第２金属層１８ｂは、金属層７８、６８ｄ、６８ｃ、６８ｂ、６８ａおよび５８が積層され形成されている。金属層５８は、半導体基板１０と電気的に接触している。
【００５１】
実施例６のように、第１金属層１８ａおよび第２金属層１８ｂは、第２拡散領域２４または半導体基板１０上に接して設けられ、半導体基板１０から最上配線層（金属層７８）まで形成されていることが好ましい。これにより、耐湿リングとしての機能を高めることができる。なお、耐湿リングとしての機能をより高めるため、各プラグ金属層５６、６６ｂおよび６６ｄは、電子回路を囲むようにリング状に形成されていることが好ましい。各配線層６６ａ、６６ｃおよび７６は、回路領域２０を囲むようにリング状に形成されていることが好ましい。
【００５２】
図１６（ａ）から図２３は、実施例６に係る半導体装置の製造工程を示す図である。図１６（ａ）、図１７（ａ）、図１８（ａ）、図１９（ａ）および図２０（ａ）はフォトマスク上の平面図である。図１６（ｂ）、図１７（ｂ）、図１８（ｂ）、図１９（ｂ）、図２０（ｂ）および図２１から図２２は、断面図であり、図１６（ａ）、図１７（ａ）、図１８（ａ）、図１９（ａ）および図２０（ａ）のＡ−Ａ断面に相当する。
【００５３】
図１６（ｂ）のように、半導体基板１０内に素子分離絶縁膜３６を形成する。トランジスタが形成される領域の半導体基板１０内にｐ型拡散領域３４を形成する。半導体基板１０は、例えばシリコン基板であり、ｐ型の不純物濃度は、例えば１×１０１５ｃｍ−３である。素子分離絶縁膜３６は、例えば酸化シリコン膜である。ｐ型拡散領域３４は、半導体基板１０内にＢ等の不純物をイオン注入し、その後熱処理することにより形成される。図１６（ａ）のように、素子分離絶縁膜３６を形成するマスクのパターンは、ｐｎ接合ダイオードおよびトランジスタが形成される領域以外の領域に素子分離絶縁膜３６が形成されるように設けられている。拡散領域３４を形成するマスクのパターンの端は、素子分離絶縁膜３６上に一部重なるように設けられている。なお、図１６（ａ）内のクロスで示した領域が素子分離絶縁膜３６が形成される領域である。
【００５４】
図１７（ｂ）のように、ｐｎ接合ダイオードが形成される領域に第１拡散領域３２および第２拡散領域２４を形成する。第１拡散領域３２および第２拡散領域２４は、例えばＰイオンを３５０ｋｅＶの注入エネルギー、５×１０１２ｃｍ−２のドーズ量、７°のチルトでイオン注入する。その後熱処理する。これにより、半導体基板１０と第１拡散領域３２および第２拡散領域２４との間にｐｎ接合が形成される。図１７（ａ）のように、第１拡散領域３２および第２拡散領域２４を形成するマスクのパターンは、素子分離絶縁膜３６より内側に設けられている。
【００５５】
図１８（ｂ）のように、半導体基板１０上にゲート絶縁膜３８を形成する。ゲート絶縁膜３８上にゲート電極４０を形成する。ゲート電極４０をマスクにゲート絶縁膜３８をエッチングする。半導体基板１０上にゲート電極４０を覆うように絶縁膜を形成する。絶縁膜を異方性エッチングすることにより、ゲート電極４０の両側側面にサイドウォール４２を、半導体基板１０上にシリサイド抑制膜４４を形成する。ゲート電極４０の上面、トランジスタのソースおよびドレインとなる領域の半導体基板１０の上面、ｐｎ接合ダイオードのコンタクト領域４５の半導体基板１０の上面をシリサイド化する。このとき。ｐｎ接合ダイオードの半導体基板１０の上面は、コンタクト領域４５以外はシリサイド化されない。ゲート絶縁膜３８は例えば酸化シリコン膜により形成する。ゲート電極４０は、例えば多結晶シリコン膜により形成する。サイドウォール４２およびシリサイド抑制膜４４は、例えば酸化シリコン膜により形成する。シリサイド化は、例えばＣｏを用いコバルトシリサイドを形成する。
【００５６】
図１８（ａ）のように、ゲート電極４０を形成するマスクのパターンは、トランジスタを形成する領域の素子分離絶縁膜３６を横切るように設けられる。シリサイド抑制膜４４を形成するマスクのパターンは、トランジスタが形成される領域の素子分離絶縁膜３６から半導体基板が露出する領域とゲート電極４０が露出するように設けられる。また、シリサイド抑制膜４４を形成するマスクのパターンは、ｐｎ接合ダイオードが形成される領域のコンタクト領域４５に設けられる。
【００５７】
図１９（ｂ）のように、半導体基板１０上にエッチングストッパ膜４６を形成する。コンタクト領域４５以外の第２ｐｎ接合ダイオード２３および３３上にはエッチングストッパ膜４６が残存しないようにエッチングストッパ膜４６をエッチングする。エッチングストッパ膜４６は、例えば窒化シリコン膜である。図１９（ａ）のように、エッチングストッパ膜４６を形成するマスクのパターンは、ｐｎ接合ダイオードが形成される領域においてコンタクト領域４５以外にエッチングストッパ膜４６が残存しないように設けられる。
【００５８】
図２０（ｂ）のように、シリサイド抑制膜４４およびエッチングストッパ膜４６上に絶縁膜５２を形成する。エッチングストッパ膜４６および絶縁膜５２を上下に貫通するビアを形成する。ビア内および絶縁膜５２上にバリア層５４を形成する。ビア内のバリア層５４内および絶縁膜５２上のバリア層５４上にプラグ金属層５６を形成する。ＣＭＰ（Chemical Mechanical Polish）法を用い、絶縁膜５２上の余分なバリア層５４およびプラグ金属層５６を除去する。バリア層５４およびプラグ金属層５６により金属層５８が形成される。エッチングストッパ膜４６は、ビアを形成する際のストッパ膜として機能する。例えば、絶縁膜５２を貫通するビアを形成する際に、エッチングストッパ膜４６はエッチングされない。その後、エッチングストッパ膜を貫通するビアを形成する。これにより、シリサイド化された半導体基板１０およびゲート電極４０の上面へのダメージが緩和される。バリア層５４は、例えばＴｉＮ膜を用い形成する。プラグ金属層５６は、例えばＷ膜を用い形成する。図１９（ａ）のように、金属層５８を形成するマスクのパターンは、ｐｎ接合ダイオードが形成される領域のコンタクト領域にビアが形成されるように設けられる。また、金属層５８を形成するマスクのパターンは、トランジスタが形成される領域のゲート電極４０、ソース領域、ドレイン領域にビアが形成されるように設けられる。
【００５９】
図２１のように、絶縁膜５２および金属層５８上にエッチングストッパ膜６０ａを形成するエッチングストッパ膜６０ａ上に絶縁膜６２ａを形成する。エッチングストッパ膜６０ａおよび絶縁膜６２ａを上下に貫通するビアを形成する。ビア内および絶縁膜６２ａ上にバリア層６４ａを形成する。ビア内のバリア層６４ａ内および絶縁膜６２ａ上のバリア層６４ａ上に配線層６６ａを形成する。ＣＭＰ（Chemical Mechanical Polish）法を用い、絶縁膜６２ａ上の余分なバリア層６４ａおよび配線層６６ａを除去する。バリア層６４ａおよび配線層６６ａにより金属層６８ａが形成される。例えば、絶縁膜６２ａを貫通するビアを形成する際に、エッチングストッパ膜６０ａはエッチングされない。その後、エッチングストッパ膜６０ａを貫通するビアを形成する。エッチングストッパ膜６０ａは例えば炭化酸化シリコン膜から形成される。絶縁膜６２ａは、例えば酸化シリコン膜から形成される。バリア層６４ａは、例えばＴａ膜を用い形成する。配線層６６ａは、例えばＣｕ膜を用い形成する。
【００６０】
図２２のように、絶縁膜６２ａおよび金属層６８ａ上にエッチングストッパ膜６０ｂを形成する。エッチングストッパ膜６０ｂ上に絶縁膜６２ｂを形成する。絶縁膜６２ｂ上にエッチングストッパ膜６０ｃを形成する。エッチングストッパ膜６０ｃ上に絶縁膜６２ｃを形成する。エッチングストッパ膜６０ｂおよび絶縁膜６２ｂを上下に貫通するビアと、エッチングストッパ膜６０ｃおよび絶縁膜６２ｃを上下に貫通するビアを形成する。ビア内および絶縁膜６２ｃ上にバリア層６４ｂおよび６４ｃを形成する。ビア内のバリア層６４ｂおよび６４ｃ内および絶縁膜６２ｃ上のバリア層６４ｃ上にプラグ金属層６６ｂおよび配線層６６ｃをめっき法を用い同時に形成する。ＣＭＰ法を用い、絶縁膜６２ｃ上の余分なバリア層６４ｃおよび配線層６６ｃを除去する。バリア層６４ｂおよびプラグ金属層６６ｂにより金属層６８ｂが形成される。バリア層６４ｃおよび配線層６６ｃにより金属層６８ｃが形成される。エッチングストッパ膜６０ｂおよび６０ｃは例えば炭化酸化シリコン膜から形成される。絶縁膜６２ｂおよび６２ｃは、例えば酸化シリコン膜から形成される。バリア層６４ｂおよび６４ｃは、例えばＴａ膜を用い形成する。プラグ金属層６６ｂおよび配線層６６ｃは、例えばＣｕ膜を用い形成する。このように、配線は例えばデュアルダマシン法を用い形成される。
【００６１】
図２３のように、絶縁膜６２ｃおよび金属層６８ｃ上にエッチングストッパ膜６０ｄを形成する。エッチングストッパ膜６０ｄ上に絶縁膜６２ｄを形成する。エッチングストッパ膜６０ｄおよび絶縁膜６２ｄを上下に貫通するビアを形成する。ビア内および絶縁膜６２ｄ上にバリア層７４を形成する。ビア内のバリア層７４内および絶縁膜６２ｃ上のバリア層７４上に配線層７６を形成する。配線層７６上に表面層７７を形成する。バリア層７４、配線層７６および表面層７７により金属層７８が形成される。バリア層６４ｃおよび配線層６６ｃにより金属層６８ｃが形成される。エッチングストッパ膜６０ｄは例えば炭化酸化シリコン膜から形成される。絶縁膜６２ｄは、例えば酸化シリコン膜から形成される。バリア層７４は、例えばＴｉＮ膜を用い形成する。配線層７６は、例えばＡｌＣｕ膜を用い形成する。表面層７７は、例えばＴｉＮ膜を用い形成する。
【００６２】
絶縁膜６２ｄ上に金属層７８を覆うように、カバー膜として酸化シリコン膜７２および窒化シリコン膜８０を形成する。カバー膜に開口８２を形成する。以上により、図１５の半導体装置が完成する。
【００６３】
図１６（ａ）から図２３を用い、実施例６に係る半導体装置の製造方法の一例を説明したが、言うまでもなく、その他の方法を用い、実施例６に係る半導体装置を形成してもよい。
【００６４】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００６５】
１０ 半導体基板
１８ａ 第１金属層
１８ｂ 第２金属層
２０ 回路領域
２３ 第２ｐｎ接合ダイオード
２４ 第２拡散領域
２６ スクライブライン
３２ 第１拡散領域
３３ 第１ｐｎ接合ダイオード
【特許請求の範囲】
【請求項１】
半導体基板とｐｎ接合を形成する第１拡散領域を備える電子回路を形成する工程と、
前記電子回路が形成される回路領域の少なくとも一辺とスクライブラインとの間に、前記半導体基板内に前記半導体基板とｐｎ接合を形成する第２拡散領域を形成する工程と、
前記第２拡散領域上に前記第２拡散領域と電気的に接触し、前記回路領域を囲む第１金属層を形成する工程と、
前記回路領域の前記少なくとも一辺の前記スクライブラインに対し反対側に前記スクライブラインに沿って前記半導体基板上に、前記半導体基板と電気的に接触するように第２金属層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記回路領域は、ショット領域内の列方向および行方向にそれぞれ偶数配列され、前記回路領域のうち第１回路領域と第２回路領域とが交互に配列され、
前記第２拡散領域を形成する工程においては、前記第１回路領域を囲むように前記第２拡散領域を形成し、
前記第１金属層を形成する工程においては、前記第１回路領域を囲み前記第２拡散領域に電気的に接触するように第１金属層を形成し、
前記第２金属層を形成する工程においては、前記第２回路領域を囲み前記半導体基板に電気的に接触するように前記第２金属層を形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第２拡散領域を形成する工程は、前記回路領域の両側のスクライブラインのそれぞれ同じ側に第２拡散領域を形成し、前記回路領域の両側のスクライブラインのそれぞれ前記同じ側とは反対の側に第２拡散領域を形成せず、
前記第１金属層を形成する工程は、前記回路領域の両側のスクライブラインのそれぞれ前記同じ側の前記第２拡散領域上に前記第１金属層を形成し、
前記第２金属層を形成する工程は、前記回路領域の両側のスクライブラインのそれぞれ前記同じ側とは反対の側に、前記半導体基板と電気的に接触するように前記第２金属層を形成する工程であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記第１金属層と前記第２金属層とは、ウエーハの周辺部に形成された金属線を介し電気的に接続されないことを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
半導体基板とｐｎ接合を形成する第１拡散領域を備える電子回路が形成された回路領域と、
前記回路領域の少なくとも一辺とスクライブラインとの間に、前記半導体基板内に前記半導体基板とｐｎ接合を形成するように形成された第２拡散領域と、
前記第２拡散領域上に前記第２拡散領域と電気的に接触し、前記回路領域を囲み形成された第１金属層と、
前記回路領域の前記少なくとも一辺のスクライブラインに対し反対側にスクライブラインに沿って前記半導体基板上に、前記半導体基板と電気的に接触するように形成された第２金属層と、
を具備することを特徴とする半導体ウエーハ。
【請求項１】
半導体基板とｐｎ接合を形成する第１拡散領域を備える電子回路を形成する工程と、
前記電子回路が形成される回路領域の少なくとも一辺とスクライブラインとの間に、前記半導体基板内に前記半導体基板とｐｎ接合を形成する第２拡散領域を形成する工程と、
前記第２拡散領域上に前記第２拡散領域と電気的に接触し、前記回路領域を囲む第１金属層を形成する工程と、
前記回路領域の前記少なくとも一辺の前記スクライブラインに対し反対側に前記スクライブラインに沿って前記半導体基板上に、前記半導体基板と電気的に接触するように第２金属層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記回路領域は、ショット領域内の列方向および行方向にそれぞれ偶数配列され、前記回路領域のうち第１回路領域と第２回路領域とが交互に配列され、
前記第２拡散領域を形成する工程においては、前記第１回路領域を囲むように前記第２拡散領域を形成し、
前記第１金属層を形成する工程においては、前記第１回路領域を囲み前記第２拡散領域に電気的に接触するように第１金属層を形成し、
前記第２金属層を形成する工程においては、前記第２回路領域を囲み前記半導体基板に電気的に接触するように前記第２金属層を形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第２拡散領域を形成する工程は、前記回路領域の両側のスクライブラインのそれぞれ同じ側に第２拡散領域を形成し、前記回路領域の両側のスクライブラインのそれぞれ前記同じ側とは反対の側に第２拡散領域を形成せず、
前記第１金属層を形成する工程は、前記回路領域の両側のスクライブラインのそれぞれ前記同じ側の前記第２拡散領域上に前記第１金属層を形成し、
前記第２金属層を形成する工程は、前記回路領域の両側のスクライブラインのそれぞれ前記同じ側とは反対の側に、前記半導体基板と電気的に接触するように前記第２金属層を形成する工程であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記第１金属層と前記第２金属層とは、ウエーハの周辺部に形成された金属線を介し電気的に接続されないことを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
半導体基板とｐｎ接合を形成する第１拡散領域を備える電子回路が形成された回路領域と、
前記回路領域の少なくとも一辺とスクライブラインとの間に、前記半導体基板内に前記半導体基板とｐｎ接合を形成するように形成された第２拡散領域と、
前記第２拡散領域上に前記第２拡散領域と電気的に接触し、前記回路領域を囲み形成された第１金属層と、
前記回路領域の前記少なくとも一辺のスクライブラインに対し反対側にスクライブラインに沿って前記半導体基板上に、前記半導体基板と電気的に接触するように形成された第２金属層と、
を具備することを特徴とする半導体ウエーハ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【公開番号】特開２０１２−１１９５０６（Ｐ２０１２−１１９５０６Ａ）
【公開日】平成２４年６月２１日（２０１２．６．２１）
【国際特許分類】
【出願番号】特願２０１０−２６８２７３（Ｐ２０１０−２６８２７３）
【出願日】平成２２年１２月１日（２０１０．１２．１）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２４年６月２１日（２０１２．６．２１）
【国際特許分類】
【出願日】平成２２年１２月１日（２０１０．１２．１）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]