シリコン基板の評価方法及び半導体デバイスの製造方法
【課題】ＣＬ法の感度を向上させてシリコン基板を評価することで、デバイス活性領域の点欠陥を精密に非破壊検査により評価することができるシリコン基板の評価方法、及びその評価方法を用いた半導体デバイスの製造方法を提供することを目的とする。
【解決手段】シリコン基板表面にＰＮ接合を作製し、ＰＮ接合が作製されたシリコン基板の空乏領域に電子線を照射して、電子線が照射されたシリコン基板から得られる発光の波長及び強度からシリコン基板の評価を行うシリコン基板の評価方法。
【解決手段】シリコン基板表面にＰＮ接合を作製し、ＰＮ接合が作製されたシリコン基板の空乏領域に電子線を照射して、電子線が照射されたシリコン基板から得られる発光の波長及び強度からシリコン基板の評価を行うシリコン基板の評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カソードルミネッセンス法によるシリコン基板の評価方法に関する。
【背景技術】
【０００２】
最近では、半導体デバイスのさらなる微細化、高性能化のため、より高品質なシリコン基板が求められている。このシリコン基板の評価法としては、物理・化学分析を用いた多種多様の手法が知られており、極めて範囲が広い。この中でも、電気特性評価は、実際のデバイスに近い方法であり、また感度の点からも有望視されている。
【０００３】
デバイス材料としてのシリコンウェーハの電気特性評価法としては、ＧＯＩ（Ｇａｔｅ Ｏｘｉｄｅ Ｉｎｔｅｇｒｉｔｙ）やライフタイム、ＤＬＴＳ（Ｄｅｅｐ Ｌｅｖｅｌ Ｔｒａｎｓｉｅｎｔ Ｓｐｅｃｔｒｏｓｃｏｐｙ）等が知られている。特にＧＯＩは、ＣＺシリコン結晶中に存在するＣＯＰや、酸素析出などに感度が良く、重要な評価手法である。しかし、このＧＯＩはシリコン基板の最表面を２０ｎｍ程度酸化し、これに電極を形成して絶縁破壊特性を評価するものであり、シリコン基板表層の評価を行う方法である。
【０００４】
一方、デバイス活性領域（表面近傍）の評価手法の一つとして、接合リーク電流特性がある。
接合リーク電流特性は、図５に示すように、シリコン基板５１表面の酸化膜５２が除去された位置に、基板５１とは異なる導電型のドーパントを拡散した拡散層５３を形成することによりＰＮ接合を作製して、電極５４から逆方向電圧を加え、その漏れ電流による評価手法である。
【０００５】
具体例を上げて説明する。ここでは、Ｐ型基板にＮ型ドーパントを拡散させた場合で説明すると、Ｎ型領域に＋の電界を印加すると、Ｐ型領域に向かって空乏領域（空間電荷領域）が形成される。この空乏領域に重金属などの欠陥が存在することで、キャリアが発生し、印加電圧により電流（リーク電流）として検出される（非特許文献１参照）。
【０００６】
通常のリーク電流値は非常に小さく、測定にはシールドを施したシステムが必須である。
また、リーク電流値は、空乏領域（空間電荷領域）の大きさにも影響を受ける。すなわち、基板抵抗が大きければ、その分空乏領域も大きくなり、これに伴い、リーク電流も大きくなる傾向がある。
このように、接合リーク電流測定は有効な手段であるが、リーク電流値が小さいため、寄生抵抗の影響を受けやすい。また、材料評価の観点からは、シリコン基板抵抗率の影響を受けやすいという特徴がある。
【０００７】
また、電気特性劣化原因は電気特性測定のみからは判断することが出来ず、物理解析も必要である。従来、このような解析にはＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）を代表とした電子線をプローブとした手法が用いられているが、主に形態観察、元素分析が主目的である。一方、ＦＴ−ＩＲ（Ｆｏｕｒｉｅ−Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａｒｅｄ ｓｐｅｃｔｒｏｓｃｏｐｙ）やラマン、フォトルミネッセンス（ＰＬ）法などに代表される分光学的手法は、元素情報以外の重要な情報、例えば、有機材料の結合状態や結晶の応力・歪、欠陥、キャリア濃度等の情報を得ることが出来るものの、空間分解能という点では必ずしも充分でない。
【０００８】
一方、カソードルミネッセンス（ＣＬ）法は、電子線をプローブとして、高い空間分解能で試料の応力・歪分布、欠陥分布、キャリア分布を評価することが出来る。ＣＬとは電子線を試料に照射したときに放出される紫外・可視・近赤外領域の発光のことである。
【０００９】
図６に電子線遷移の模式図を示す。特性Ｘ線は内郭電子遷移に由来しており、主に元素情報を反映するが、ＣＬは伝導帯の底付近から価電子帯の頂上付近への遷移に対応するため、元素情報でなく結晶としての性質を反映する。近年の半導体基板の特性向上及び半導体デバイスの微細化に伴い、半導体デバイス不良原因が必ずしも形態として捉えられることができない、いわゆる点欠陥に起因していることが多くなってきており、ＣＬが結晶としての性質を反映することは大きなポイントであり、結晶性を維持しつつ、その中で結晶性の違いを検出できる点がＣＬ法の大きな特徴であり、利点である。
【００１０】
このＣＬ法における発光のメカニズムは材料によって異なるが、半導体の場合は、（１）電子・正孔対の生成、（２）キャリアの拡散、（３）発光再結合の３つが存在する。シリコンの場合は、バンドギャップ（約１．１ｅＶ）に相当するＴＯフォノン線が強く観察される。これは、シリコンが間接遷移型半導体であるためのフォノン放出を伴うバンド間遷移である。結晶欠陥や不純物がバンドギャップ内にエネルギー準位を形成するとバンド間遷移発光以外にこの欠陥や不純物を介した発光が生じる。
【００１１】
装置としては、一般的に電子線源としてＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）を用い、これに試料からの発光を検出する検出器・分光器、さらに格子振動を押さえて発光強度を得るためのステージ冷却などの機構が必要である。電子線源としてＳＥＭを使用する装置概要からも分かる通り、ＣＬ法の特徴としては、ＳＥＭ像との比較が可能、広範囲波長の発光スペクトルが得られる、高分解能、加速電圧を変化させることで深さ分析が可能な点がある。
【先行技術文献】
【非特許文献】
【００１２】
【非特許文献１】超ＬＳＩプロセス制御工学、津屋英樹（丸善、１９９５）の第２章
【発明の概要】
【発明が解決しようとする課題】
【００１３】
以上のように、シリコン基板の評価において、電気特性のみでは欠陥を十分に検出することは不可能に近く、シリコン基板の品質を改善するにはおのずから限界がある。一方、物理解析であるＣＬは、発光特性を利用するため、発光強度が極めて小さい間接遷移型材料であるシリコンにとっては、正確な解析に必要なデータを充分に得ることは難しいという問題点があった。
【００１４】
本発明は、上記問題点に鑑みてなされたものであって、ＣＬ法の感度を向上させてシリコン基板を評価することで、デバイス活性領域の点欠陥を精密に非破壊検査により評価することができるシリコン基板の評価方法、及びその評価方法を用いた半導体デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明は、少なくとも、シリコン基板表面にＰＮ接合を作製し、該ＰＮ接合が作製されたシリコン基板の空乏領域に電子線を照射して、該電子線が照射されたシリコン基板から得られる発光の波長及び強度からシリコン基板の評価を行うことを特徴とするシリコン基板の評価方法を提供する。
【００１６】
このように、シリコン基板表面にＰＮ接合を作製することで、バンドが曲がり、このＰＮ接合の空乏領域に電子線を照射すれば、ＰＮ接合が作製されていないシリコン基板に比べキャリアがより拡散する。これにより基板から得られる発光が、シリコン基板のデバイス活性領域を含む周辺領域に存在する欠陥の影響を受けた十分な発光特性を有するため、欠陥の検出感度が向上する。従って、シリコン基板であっても、電子線をプローブとして欠陥を精密に評価することができる。また、本発明であれば、ＰＮ接合を作製して評価できるため、実際の半導体デバイスを作製したものに近い構造で評価することができ、さらに、リーク電流測定のようなＰＮ接合を作製して行う他の評価との対比も可能になる。
以上より、本発明であれば、シリコン基板のデバイス活性領域の結晶評価を非破壊検査で精密に行うことができるため、この結果に基づいて半導体デバイス用のシリコン基板の品質を効果的に向上させることができる。
【００１７】
このとき、前記ＰＮ接合が作製されたシリコン基板の空乏領域に電子線を照射する際に、前記シリコン基板を７７Ｋ以下に冷却しながら行うことが好ましい。
このように、基板を７７Ｋ以下に冷却しながら行うことで、格子振動の影響を受けにくく、発光波長がブロードにならないため、より強い発光を得ることができる。
【００１８】
また、本発明は、半導体デバイスの製造方法であって、少なくとも、本発明のシリコン基板の評価方法によりシリコン基板を評価し、該評価により欠陥が検出されないシリコン基板を用いて半導体デバイスを製造することを特徴とする半導体デバイスの製造方法を提供する。
このように、非破壊検査である本発明の評価方法により検出感度良く欠陥評価して、欠陥が検出されないシリコン基板を用いることで、製造される半導体デバイスを高品質とすることができるとともに、歩留まりも良くなる。
【発明の効果】
【００１９】
以上のように、本発明の評価方法によれば、シリコン基板のデバイス活性領域の結晶評価を非破壊検査で精密に行うことができるため、半導体デバイス用のシリコン基板の品質を効果的に向上させることができ、当該評価方法を用いて半導体デバイスを製造することで、品質の保証されたものを歩留まり良く製造することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明のシリコン基板の評価方法を説明するための説明図である。
【図２】実施例１における発光強度と波長の関係を示すグラフである。
【図３】実施例２における発光強度と波長の関係を示すグラフである。
【図４】比較例における発光強度と波長の関係を示すグラフである。
【図５】接合リーク電流測定用素子の模式図である。
【図６】カソードルミネッセンス（ＣＬ）法による測定の原理図である。
【図７】入射電子線の加速電圧によりシリコン中に発生する電子・正孔対の分布を示すグラフである。
【発明を実施するための形態】
【００２１】
以下、本発明のシリコン基板の評価方法及び半導体デバイスの製造方法について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
図１は、本発明のシリコン基板の評価方法を説明するための説明図である。図７は、入射電子線の加速電圧によりシリコン中に発生する電子・正孔対の分布を示すグラフである。
【００２２】
本発明の評価方法によって評価できるシリコン基板としては、特に限定されず、ＰＷ（Ｐｏｌｉｓｈｅｄ Ｗａｆｅｒ）、エピタキシャルウェーハ又はＳＯＩウェーハ等を評価することができる。
そして、これらのようなシリコン基板表面にＰＮ接合を作製するが、作製方法は特に限定されず、例えば以下のように作製することができる。
【００２３】
まず、シリコン基板表面に酸化膜を形成する。
ここで形成される酸化膜は、この後工程のドーパント拡散時のマスクとして形成されるものであり、熱酸化膜を形成してもよいし、ＣＶＤ酸化膜をデポしてもよい。また、形成する酸化膜の厚さとしては、後工程でドーパントが拡散しない程度の厚さであれば良く、５００ｎｍ以上の厚さとすることが好ましい。なお、ＣＶＤ酸化膜を形成する場合、特にプラズマＣＶＤの場合は、プラズマによる基板へのチャージダメージに注意すべきである。
【００２４】
次に、フォトリソにより酸化膜に窓明け用のパターンを形成する。
酸化膜のエッチングとしては、特に限定されず、ドライエッチングでも、ＨＦをベースにしたウェットエッチングでも良い。ドライエッチングの方が微細パターンを加工するのに向いているが、プラズマダメージに注意すべきである。一方、ウエットエッチングは、プラズマダメージは生じないが、微細パターンの加工には不向きである。
【００２５】
酸化膜への窓明け後に、ドーパントの拡散を行う。
基板とは導電型の異なるドーパントを拡散させて、ＰＮ接合を形成する。例えばシリコン基板がボロンドープされたＰ型である場合には、ドーパントとしてリンを拡散させることで、ＰＮ接合を作製することができる。拡散方法としては、イオン注入、ガラスデポ、塗布拡散等の各種手法、どれを用いても良い。ＰＮ接合深さは、アニール条件に依存するため、予備実験で所望の深さになるようにアニール時間を調整する。また、拡散後の基板最表面のドーパント濃度を、１Ｅ２０／ｃｍ３以上の高濃度にすると、測定時の電極を特別に形成する必要が無く、拡散最表層をそのまま電極として使えるため好ましい。
【００２６】
また、別のＰＮ接合の作製方法としては、酸化膜を形成せずにドーパントを拡散させて、フォトリソによりパターンを形成して、エッチング等によりＭＥＳＡ構造のＰＮ接合を作製することもできる。
【００２７】
このように、シリコン基板表面にＰＮ接合を作製することで、ＰＮ接合界面付近には空乏領域が形成される。そして、本発明の評価方法では、このＰＮ接合の空乏領域に電子線を照射して、電子線が照射されたシリコン基板から得られる発光の波長及び強度からシリコン基板の評価を行う。
【００２８】
このように、シリコン基板表面にＰＮ接合を作製することで、バンドが曲がり、このＰＮ接合の空乏領域に電子線を照射すれば、ＰＮ接合が作製されていないシリコン基板に比べキャリアがより拡散する。これにより基板から得られる発光が、シリコン基板のデバイス活性領域を含む周辺領域に存在する欠陥の影響を受けた十分な発光特性を有するため、欠陥の検出感度が向上する。従って、シリコン基板であっても、電子線をプローブとして欠陥を精密に評価することができる。また、本発明であれば、ＰＮ接合を作製して評価できるため、実際の半導体デバイスを作製したものに近い構造で評価することができ、さらに、リーク電流測定のようなＰＮ接合を作製して行う他の評価との対比も可能になる。
以上より、本発明であれば、シリコン基板のデバイス活性領域の結晶評価を非破壊検査で精密に行うことができるため、この情報を基に半導体デバイス用のシリコン基板の品質を効果的に向上させることができる。
【００２９】
本発明の評価方法では、例えば図１に示すように、冷却機構のついたステージにＰＮ接合が作製された基板を載置し、真空チャンバーに入れて真空状態に保ち、十分に冷却した後、フィラメントから電子線を例えば加速電圧３０ｋｅＶでＰＮ接合の空乏領域に照射して、基板からの発光（Ｃａｔｈｏｄｅ ｌｕｍｉｎｅｓｃｅｎｃｅ）を検出器で検出し、その発光スペクトルを取得することができる。
このとき、電子線の加速電圧を３０ｋｅＶ以上にすることで、図７に示すように、約５μｍの深さ位置をピークに最大１０μｍの深さまでキャリアが拡散する。このため、ＰＮ接合の空乏領域まで、好ましくはＰＮ接合界面まで十分に電子線が照射される。
【００３０】
このとき、ＰＮ接合が作製されたシリコン基板の空乏領域に電子線を照射する際に、シリコン基板を７７Ｋ以下に冷却しながら行うことが好ましく、３０Ｋ以下に冷却することがより好ましい。
このように、基板を７７Ｋ以下、さらには３０Ｋ以下に冷却しながら行うことで、格子振動の影響を受けにくく、発光波長がブロードにならないため、より強い発光を得ることができる。冷却方法としては、特に限定されず、例えば、上記したようにシリコン基板を載置するステージに冷却機構をつけて冷却することができる。
【００３１】
そして、例えば図２に示すような得られた発光の強度及び波長から、ピークの位置を調べて欠陥に帰属する波長付近に発光が得られている場合には、評価した基板のデバイス活性領域に欠陥が存在することがわかる。本発明の評価方法であれば、図２に示すように、ピークが明確に出るため、正確な欠陥評価を行うことができる。
【００３２】
また、本発明は、上記のように本発明の評価方法によりシリコン基板を評価し、欠陥が検出されないシリコン基板を用いて半導体デバイスを製造する。
このように、非破壊検査である本発明の評価方法により欠陥検出感度良く評価して、欠陥が検出されないシリコン基板を用いることで、製造される半導体デバイスの品質の良さを保証することができ、歩留まりが良くなる。
【実施例】
【００３３】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
測定対象ウェーハとしては、導電型Ｐ型、直径２００ｍｍ、結晶方位＜１００＞であるシリコンウェーハを用いた。なお、ウェーハをＰ型にするためのドーパントとしてボロンを用い、基板抵抗は１０Ω・ｃｍにした。
【００３４】
このシリコンウェーハに１０００℃のパイロ酸化を行い、１μｍの酸化膜を形成した。形成後、０．５ｍｍ角のパターンを多数配置したマスクを用いてフォトリソを行い、バッファードＨＦで酸化膜へ窓開けエッチングを行い、０．５ｍｍ角の開口部を酸化膜に１０ｍｍ間隔で形成した。そして、ウェーハにＰＯＣｌ３を原料にしてリンガラスをデポし、引き続き、１０００℃で窒素アニールを２時間行なった後、リンガラスをＨＦで除去してＰＮ接合を作製した。なお、このときのリンの拡散深さは、およそ２μｍであった。
【００３５】
次に、ＰＮ接合が作製されたウェーハ（サンプル）を、冷却機構のついたステージに乗せ、真空チャンバーに入れて真空状態に保ち、サンプルが１０Ｋにまで十分冷却された後に、電子線の照射を空乏領域まで十分に照射されるように加速電圧３０ｋｅＶで行い、発光スペクトルを取得した。このとき得られた発光スペクトルを図２に示す。
図２に示すように、波長が１４００及び１５００ｎｍ付近にＤ２、Ｄ１線と呼ばれる発光が明確に得られている。これは転位に帰属するといわれており、本実施例では、酸素析出周辺部に存在する転位によるものと考えられ、サンプルのデバイス活性領域に点欠陥が存在していることが分かる。ＴＯ線というのはシリコンバンド端発光であり、これは材料特有のものである。なお、図中に複数のスペクトルが存在しているが、これは、ＰＮ接合のある位置を複数箇所測定したデータであり、全部で１６箇所の測定を行っている。
【００３６】
（実施例２）
測定対象ウェーハとして、実施例１と同様のシリコンウェーハを用いた。
このシリコンウェーハに、ＰＯＣｌ３を原料にしてリンガラスをデポし、引き続き、１０００℃で窒素アニールを２時間行なった後、リンガラスをＨＦで除去して、０．５ｍｍ角のパターンを多数配置したマスクを用いてフォトリソを行い、ＲＩＥにて深さ２μｍ程度のＭＥＳＡエッチングを行うことで、ウェーハにＰＮ接合を作製した。なお、このときのリンの拡散深さは、およそ２μｍであった。
【００３７】
このようにＰＮ接合が作製されたウェーハを、実施例１と同様に電子線照射し、発光スペクトルを取得した。このとき得られた発光スペクトルを図３に示す。
図３に示すように、実施例２においても、波長が１４００及び１５００ｎｍ付近にＤ２、Ｄ１線と呼ばれる発光が明確に得られ、点欠陥が存在していることが分かる。
【００３８】
（比較例）
測定対象ウェーハとして、実施例１、２と同様のシリコンウェーハを準備した。
このシリコンウェーハに、ＰＯＣｌ３を原料にしてリンガラスをデポし、引き続き、１０００℃で窒素アニールを２時間行なった後、リンガラスをＨＦで除去して、０．５ｍｍ角のパターンを多数配置したマスクを用いてフォトリソを行い、ＲＩＥにて深さ２μｍ程度のＭＥＳＡエッチングを行うことで、ウェーハにＰＮ接合を作製した。なお、このときのリンの拡散深さは、およそ２μｍであった。
【００３９】
次に、ＰＮ接合が作製されたウェーハ（サンプル）を、冷却機構のついたステージに乗せ、真空チャンバーに入れて真空状態に保ち、サンプルが１０Ｋにまで十分冷却された後に、電子線を加速電圧３０ｋｅＶでサンプルに照射し、発光スペクトルを取得した。今回は、ＭＥＳＡ構造のＰＮ接合のない位置４箇所の発光スペクトルを測定することで、比較例とした。このとき得られた発光スペクトルを図４に示す。
図４に示すように、波長が１５００ｎｍ付近にＤ１線と呼ばれる発光が得られているが、実施例１、２と比べても、ＴＯ線に対して欠陥起因のＤ１線は弱く、またＤ２線についてはほとんど出ていない。
【００４０】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００４１】
５１…シリコン基板、 ５２…酸化膜、 ５３…拡散層、 ５４…電極。
【技術分野】
【０００１】
本発明は、カソードルミネッセンス法によるシリコン基板の評価方法に関する。
【背景技術】
【０００２】
最近では、半導体デバイスのさらなる微細化、高性能化のため、より高品質なシリコン基板が求められている。このシリコン基板の評価法としては、物理・化学分析を用いた多種多様の手法が知られており、極めて範囲が広い。この中でも、電気特性評価は、実際のデバイスに近い方法であり、また感度の点からも有望視されている。
【０００３】
デバイス材料としてのシリコンウェーハの電気特性評価法としては、ＧＯＩ（Ｇａｔｅ Ｏｘｉｄｅ Ｉｎｔｅｇｒｉｔｙ）やライフタイム、ＤＬＴＳ（Ｄｅｅｐ Ｌｅｖｅｌ Ｔｒａｎｓｉｅｎｔ Ｓｐｅｃｔｒｏｓｃｏｐｙ）等が知られている。特にＧＯＩは、ＣＺシリコン結晶中に存在するＣＯＰや、酸素析出などに感度が良く、重要な評価手法である。しかし、このＧＯＩはシリコン基板の最表面を２０ｎｍ程度酸化し、これに電極を形成して絶縁破壊特性を評価するものであり、シリコン基板表層の評価を行う方法である。
【０００４】
一方、デバイス活性領域（表面近傍）の評価手法の一つとして、接合リーク電流特性がある。
接合リーク電流特性は、図５に示すように、シリコン基板５１表面の酸化膜５２が除去された位置に、基板５１とは異なる導電型のドーパントを拡散した拡散層５３を形成することによりＰＮ接合を作製して、電極５４から逆方向電圧を加え、その漏れ電流による評価手法である。
【０００５】
具体例を上げて説明する。ここでは、Ｐ型基板にＮ型ドーパントを拡散させた場合で説明すると、Ｎ型領域に＋の電界を印加すると、Ｐ型領域に向かって空乏領域（空間電荷領域）が形成される。この空乏領域に重金属などの欠陥が存在することで、キャリアが発生し、印加電圧により電流（リーク電流）として検出される（非特許文献１参照）。
【０００６】
通常のリーク電流値は非常に小さく、測定にはシールドを施したシステムが必須である。
また、リーク電流値は、空乏領域（空間電荷領域）の大きさにも影響を受ける。すなわち、基板抵抗が大きければ、その分空乏領域も大きくなり、これに伴い、リーク電流も大きくなる傾向がある。
このように、接合リーク電流測定は有効な手段であるが、リーク電流値が小さいため、寄生抵抗の影響を受けやすい。また、材料評価の観点からは、シリコン基板抵抗率の影響を受けやすいという特徴がある。
【０００７】
また、電気特性劣化原因は電気特性測定のみからは判断することが出来ず、物理解析も必要である。従来、このような解析にはＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）を代表とした電子線をプローブとした手法が用いられているが、主に形態観察、元素分析が主目的である。一方、ＦＴ−ＩＲ（Ｆｏｕｒｉｅ−Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａｒｅｄ ｓｐｅｃｔｒｏｓｃｏｐｙ）やラマン、フォトルミネッセンス（ＰＬ）法などに代表される分光学的手法は、元素情報以外の重要な情報、例えば、有機材料の結合状態や結晶の応力・歪、欠陥、キャリア濃度等の情報を得ることが出来るものの、空間分解能という点では必ずしも充分でない。
【０００８】
一方、カソードルミネッセンス（ＣＬ）法は、電子線をプローブとして、高い空間分解能で試料の応力・歪分布、欠陥分布、キャリア分布を評価することが出来る。ＣＬとは電子線を試料に照射したときに放出される紫外・可視・近赤外領域の発光のことである。
【０００９】
図６に電子線遷移の模式図を示す。特性Ｘ線は内郭電子遷移に由来しており、主に元素情報を反映するが、ＣＬは伝導帯の底付近から価電子帯の頂上付近への遷移に対応するため、元素情報でなく結晶としての性質を反映する。近年の半導体基板の特性向上及び半導体デバイスの微細化に伴い、半導体デバイス不良原因が必ずしも形態として捉えられることができない、いわゆる点欠陥に起因していることが多くなってきており、ＣＬが結晶としての性質を反映することは大きなポイントであり、結晶性を維持しつつ、その中で結晶性の違いを検出できる点がＣＬ法の大きな特徴であり、利点である。
【００１０】
このＣＬ法における発光のメカニズムは材料によって異なるが、半導体の場合は、（１）電子・正孔対の生成、（２）キャリアの拡散、（３）発光再結合の３つが存在する。シリコンの場合は、バンドギャップ（約１．１ｅＶ）に相当するＴＯフォノン線が強く観察される。これは、シリコンが間接遷移型半導体であるためのフォノン放出を伴うバンド間遷移である。結晶欠陥や不純物がバンドギャップ内にエネルギー準位を形成するとバンド間遷移発光以外にこの欠陥や不純物を介した発光が生じる。
【００１１】
装置としては、一般的に電子線源としてＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）を用い、これに試料からの発光を検出する検出器・分光器、さらに格子振動を押さえて発光強度を得るためのステージ冷却などの機構が必要である。電子線源としてＳＥＭを使用する装置概要からも分かる通り、ＣＬ法の特徴としては、ＳＥＭ像との比較が可能、広範囲波長の発光スペクトルが得られる、高分解能、加速電圧を変化させることで深さ分析が可能な点がある。
【先行技術文献】
【非特許文献】
【００１２】
【非特許文献１】超ＬＳＩプロセス制御工学、津屋英樹（丸善、１９９５）の第２章
【発明の概要】
【発明が解決しようとする課題】
【００１３】
以上のように、シリコン基板の評価において、電気特性のみでは欠陥を十分に検出することは不可能に近く、シリコン基板の品質を改善するにはおのずから限界がある。一方、物理解析であるＣＬは、発光特性を利用するため、発光強度が極めて小さい間接遷移型材料であるシリコンにとっては、正確な解析に必要なデータを充分に得ることは難しいという問題点があった。
【００１４】
本発明は、上記問題点に鑑みてなされたものであって、ＣＬ法の感度を向上させてシリコン基板を評価することで、デバイス活性領域の点欠陥を精密に非破壊検査により評価することができるシリコン基板の評価方法、及びその評価方法を用いた半導体デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明は、少なくとも、シリコン基板表面にＰＮ接合を作製し、該ＰＮ接合が作製されたシリコン基板の空乏領域に電子線を照射して、該電子線が照射されたシリコン基板から得られる発光の波長及び強度からシリコン基板の評価を行うことを特徴とするシリコン基板の評価方法を提供する。
【００１６】
このように、シリコン基板表面にＰＮ接合を作製することで、バンドが曲がり、このＰＮ接合の空乏領域に電子線を照射すれば、ＰＮ接合が作製されていないシリコン基板に比べキャリアがより拡散する。これにより基板から得られる発光が、シリコン基板のデバイス活性領域を含む周辺領域に存在する欠陥の影響を受けた十分な発光特性を有するため、欠陥の検出感度が向上する。従って、シリコン基板であっても、電子線をプローブとして欠陥を精密に評価することができる。また、本発明であれば、ＰＮ接合を作製して評価できるため、実際の半導体デバイスを作製したものに近い構造で評価することができ、さらに、リーク電流測定のようなＰＮ接合を作製して行う他の評価との対比も可能になる。
以上より、本発明であれば、シリコン基板のデバイス活性領域の結晶評価を非破壊検査で精密に行うことができるため、この結果に基づいて半導体デバイス用のシリコン基板の品質を効果的に向上させることができる。
【００１７】
このとき、前記ＰＮ接合が作製されたシリコン基板の空乏領域に電子線を照射する際に、前記シリコン基板を７７Ｋ以下に冷却しながら行うことが好ましい。
このように、基板を７７Ｋ以下に冷却しながら行うことで、格子振動の影響を受けにくく、発光波長がブロードにならないため、より強い発光を得ることができる。
【００１８】
また、本発明は、半導体デバイスの製造方法であって、少なくとも、本発明のシリコン基板の評価方法によりシリコン基板を評価し、該評価により欠陥が検出されないシリコン基板を用いて半導体デバイスを製造することを特徴とする半導体デバイスの製造方法を提供する。
このように、非破壊検査である本発明の評価方法により検出感度良く欠陥評価して、欠陥が検出されないシリコン基板を用いることで、製造される半導体デバイスを高品質とすることができるとともに、歩留まりも良くなる。
【発明の効果】
【００１９】
以上のように、本発明の評価方法によれば、シリコン基板のデバイス活性領域の結晶評価を非破壊検査で精密に行うことができるため、半導体デバイス用のシリコン基板の品質を効果的に向上させることができ、当該評価方法を用いて半導体デバイスを製造することで、品質の保証されたものを歩留まり良く製造することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明のシリコン基板の評価方法を説明するための説明図である。
【図２】実施例１における発光強度と波長の関係を示すグラフである。
【図３】実施例２における発光強度と波長の関係を示すグラフである。
【図４】比較例における発光強度と波長の関係を示すグラフである。
【図５】接合リーク電流測定用素子の模式図である。
【図６】カソードルミネッセンス（ＣＬ）法による測定の原理図である。
【図７】入射電子線の加速電圧によりシリコン中に発生する電子・正孔対の分布を示すグラフである。
【発明を実施するための形態】
【００２１】
以下、本発明のシリコン基板の評価方法及び半導体デバイスの製造方法について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
図１は、本発明のシリコン基板の評価方法を説明するための説明図である。図７は、入射電子線の加速電圧によりシリコン中に発生する電子・正孔対の分布を示すグラフである。
【００２２】
本発明の評価方法によって評価できるシリコン基板としては、特に限定されず、ＰＷ（Ｐｏｌｉｓｈｅｄ Ｗａｆｅｒ）、エピタキシャルウェーハ又はＳＯＩウェーハ等を評価することができる。
そして、これらのようなシリコン基板表面にＰＮ接合を作製するが、作製方法は特に限定されず、例えば以下のように作製することができる。
【００２３】
まず、シリコン基板表面に酸化膜を形成する。
ここで形成される酸化膜は、この後工程のドーパント拡散時のマスクとして形成されるものであり、熱酸化膜を形成してもよいし、ＣＶＤ酸化膜をデポしてもよい。また、形成する酸化膜の厚さとしては、後工程でドーパントが拡散しない程度の厚さであれば良く、５００ｎｍ以上の厚さとすることが好ましい。なお、ＣＶＤ酸化膜を形成する場合、特にプラズマＣＶＤの場合は、プラズマによる基板へのチャージダメージに注意すべきである。
【００２４】
次に、フォトリソにより酸化膜に窓明け用のパターンを形成する。
酸化膜のエッチングとしては、特に限定されず、ドライエッチングでも、ＨＦをベースにしたウェットエッチングでも良い。ドライエッチングの方が微細パターンを加工するのに向いているが、プラズマダメージに注意すべきである。一方、ウエットエッチングは、プラズマダメージは生じないが、微細パターンの加工には不向きである。
【００２５】
酸化膜への窓明け後に、ドーパントの拡散を行う。
基板とは導電型の異なるドーパントを拡散させて、ＰＮ接合を形成する。例えばシリコン基板がボロンドープされたＰ型である場合には、ドーパントとしてリンを拡散させることで、ＰＮ接合を作製することができる。拡散方法としては、イオン注入、ガラスデポ、塗布拡散等の各種手法、どれを用いても良い。ＰＮ接合深さは、アニール条件に依存するため、予備実験で所望の深さになるようにアニール時間を調整する。また、拡散後の基板最表面のドーパント濃度を、１Ｅ２０／ｃｍ３以上の高濃度にすると、測定時の電極を特別に形成する必要が無く、拡散最表層をそのまま電極として使えるため好ましい。
【００２６】
また、別のＰＮ接合の作製方法としては、酸化膜を形成せずにドーパントを拡散させて、フォトリソによりパターンを形成して、エッチング等によりＭＥＳＡ構造のＰＮ接合を作製することもできる。
【００２７】
このように、シリコン基板表面にＰＮ接合を作製することで、ＰＮ接合界面付近には空乏領域が形成される。そして、本発明の評価方法では、このＰＮ接合の空乏領域に電子線を照射して、電子線が照射されたシリコン基板から得られる発光の波長及び強度からシリコン基板の評価を行う。
【００２８】
このように、シリコン基板表面にＰＮ接合を作製することで、バンドが曲がり、このＰＮ接合の空乏領域に電子線を照射すれば、ＰＮ接合が作製されていないシリコン基板に比べキャリアがより拡散する。これにより基板から得られる発光が、シリコン基板のデバイス活性領域を含む周辺領域に存在する欠陥の影響を受けた十分な発光特性を有するため、欠陥の検出感度が向上する。従って、シリコン基板であっても、電子線をプローブとして欠陥を精密に評価することができる。また、本発明であれば、ＰＮ接合を作製して評価できるため、実際の半導体デバイスを作製したものに近い構造で評価することができ、さらに、リーク電流測定のようなＰＮ接合を作製して行う他の評価との対比も可能になる。
以上より、本発明であれば、シリコン基板のデバイス活性領域の結晶評価を非破壊検査で精密に行うことができるため、この情報を基に半導体デバイス用のシリコン基板の品質を効果的に向上させることができる。
【００２９】
本発明の評価方法では、例えば図１に示すように、冷却機構のついたステージにＰＮ接合が作製された基板を載置し、真空チャンバーに入れて真空状態に保ち、十分に冷却した後、フィラメントから電子線を例えば加速電圧３０ｋｅＶでＰＮ接合の空乏領域に照射して、基板からの発光（Ｃａｔｈｏｄｅ ｌｕｍｉｎｅｓｃｅｎｃｅ）を検出器で検出し、その発光スペクトルを取得することができる。
このとき、電子線の加速電圧を３０ｋｅＶ以上にすることで、図７に示すように、約５μｍの深さ位置をピークに最大１０μｍの深さまでキャリアが拡散する。このため、ＰＮ接合の空乏領域まで、好ましくはＰＮ接合界面まで十分に電子線が照射される。
【００３０】
このとき、ＰＮ接合が作製されたシリコン基板の空乏領域に電子線を照射する際に、シリコン基板を７７Ｋ以下に冷却しながら行うことが好ましく、３０Ｋ以下に冷却することがより好ましい。
このように、基板を７７Ｋ以下、さらには３０Ｋ以下に冷却しながら行うことで、格子振動の影響を受けにくく、発光波長がブロードにならないため、より強い発光を得ることができる。冷却方法としては、特に限定されず、例えば、上記したようにシリコン基板を載置するステージに冷却機構をつけて冷却することができる。
【００３１】
そして、例えば図２に示すような得られた発光の強度及び波長から、ピークの位置を調べて欠陥に帰属する波長付近に発光が得られている場合には、評価した基板のデバイス活性領域に欠陥が存在することがわかる。本発明の評価方法であれば、図２に示すように、ピークが明確に出るため、正確な欠陥評価を行うことができる。
【００３２】
また、本発明は、上記のように本発明の評価方法によりシリコン基板を評価し、欠陥が検出されないシリコン基板を用いて半導体デバイスを製造する。
このように、非破壊検査である本発明の評価方法により欠陥検出感度良く評価して、欠陥が検出されないシリコン基板を用いることで、製造される半導体デバイスの品質の良さを保証することができ、歩留まりが良くなる。
【実施例】
【００３３】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
測定対象ウェーハとしては、導電型Ｐ型、直径２００ｍｍ、結晶方位＜１００＞であるシリコンウェーハを用いた。なお、ウェーハをＰ型にするためのドーパントとしてボロンを用い、基板抵抗は１０Ω・ｃｍにした。
【００３４】
このシリコンウェーハに１０００℃のパイロ酸化を行い、１μｍの酸化膜を形成した。形成後、０．５ｍｍ角のパターンを多数配置したマスクを用いてフォトリソを行い、バッファードＨＦで酸化膜へ窓開けエッチングを行い、０．５ｍｍ角の開口部を酸化膜に１０ｍｍ間隔で形成した。そして、ウェーハにＰＯＣｌ３を原料にしてリンガラスをデポし、引き続き、１０００℃で窒素アニールを２時間行なった後、リンガラスをＨＦで除去してＰＮ接合を作製した。なお、このときのリンの拡散深さは、およそ２μｍであった。
【００３５】
次に、ＰＮ接合が作製されたウェーハ（サンプル）を、冷却機構のついたステージに乗せ、真空チャンバーに入れて真空状態に保ち、サンプルが１０Ｋにまで十分冷却された後に、電子線の照射を空乏領域まで十分に照射されるように加速電圧３０ｋｅＶで行い、発光スペクトルを取得した。このとき得られた発光スペクトルを図２に示す。
図２に示すように、波長が１４００及び１５００ｎｍ付近にＤ２、Ｄ１線と呼ばれる発光が明確に得られている。これは転位に帰属するといわれており、本実施例では、酸素析出周辺部に存在する転位によるものと考えられ、サンプルのデバイス活性領域に点欠陥が存在していることが分かる。ＴＯ線というのはシリコンバンド端発光であり、これは材料特有のものである。なお、図中に複数のスペクトルが存在しているが、これは、ＰＮ接合のある位置を複数箇所測定したデータであり、全部で１６箇所の測定を行っている。
【００３６】
（実施例２）
測定対象ウェーハとして、実施例１と同様のシリコンウェーハを用いた。
このシリコンウェーハに、ＰＯＣｌ３を原料にしてリンガラスをデポし、引き続き、１０００℃で窒素アニールを２時間行なった後、リンガラスをＨＦで除去して、０．５ｍｍ角のパターンを多数配置したマスクを用いてフォトリソを行い、ＲＩＥにて深さ２μｍ程度のＭＥＳＡエッチングを行うことで、ウェーハにＰＮ接合を作製した。なお、このときのリンの拡散深さは、およそ２μｍであった。
【００３７】
このようにＰＮ接合が作製されたウェーハを、実施例１と同様に電子線照射し、発光スペクトルを取得した。このとき得られた発光スペクトルを図３に示す。
図３に示すように、実施例２においても、波長が１４００及び１５００ｎｍ付近にＤ２、Ｄ１線と呼ばれる発光が明確に得られ、点欠陥が存在していることが分かる。
【００３８】
（比較例）
測定対象ウェーハとして、実施例１、２と同様のシリコンウェーハを準備した。
このシリコンウェーハに、ＰＯＣｌ３を原料にしてリンガラスをデポし、引き続き、１０００℃で窒素アニールを２時間行なった後、リンガラスをＨＦで除去して、０．５ｍｍ角のパターンを多数配置したマスクを用いてフォトリソを行い、ＲＩＥにて深さ２μｍ程度のＭＥＳＡエッチングを行うことで、ウェーハにＰＮ接合を作製した。なお、このときのリンの拡散深さは、およそ２μｍであった。
【００３９】
次に、ＰＮ接合が作製されたウェーハ（サンプル）を、冷却機構のついたステージに乗せ、真空チャンバーに入れて真空状態に保ち、サンプルが１０Ｋにまで十分冷却された後に、電子線を加速電圧３０ｋｅＶでサンプルに照射し、発光スペクトルを取得した。今回は、ＭＥＳＡ構造のＰＮ接合のない位置４箇所の発光スペクトルを測定することで、比較例とした。このとき得られた発光スペクトルを図４に示す。
図４に示すように、波長が１５００ｎｍ付近にＤ１線と呼ばれる発光が得られているが、実施例１、２と比べても、ＴＯ線に対して欠陥起因のＤ１線は弱く、またＤ２線についてはほとんど出ていない。
【００４０】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００４１】
５１…シリコン基板、 ５２…酸化膜、 ５３…拡散層、 ５４…電極。
【特許請求の範囲】
【請求項１】
少なくとも、シリコン基板表面にＰＮ接合を作製し、該ＰＮ接合が作製されたシリコン基板の空乏領域に電子線を照射して、該電子線が照射されたシリコン基板から得られる発光の波長及び強度からシリコン基板の評価を行うことを特徴とするシリコン基板の評価方法。
【請求項２】
前記ＰＮ接合が作製されたシリコン基板の空乏領域に電子線を照射する際に、前記シリコン基板を７７Ｋ以下に冷却しながら行うことを特徴とする請求項１に記載のシリコン基板の評価方法。
【請求項３】
半導体デバイスの製造方法であって、少なくとも、請求項１又は請求項２に記載のシリコン基板の評価方法によりシリコン基板を評価し、該評価により欠陥が検出されないシリコン基板を用いて半導体デバイスを製造することを特徴とする半導体デバイスの製造方法。
【請求項１】
少なくとも、シリコン基板表面にＰＮ接合を作製し、該ＰＮ接合が作製されたシリコン基板の空乏領域に電子線を照射して、該電子線が照射されたシリコン基板から得られる発光の波長及び強度からシリコン基板の評価を行うことを特徴とするシリコン基板の評価方法。
【請求項２】
前記ＰＮ接合が作製されたシリコン基板の空乏領域に電子線を照射する際に、前記シリコン基板を７７Ｋ以下に冷却しながら行うことを特徴とする請求項１に記載のシリコン基板の評価方法。
【請求項３】
半導体デバイスの製造方法であって、少なくとも、請求項１又は請求項２に記載のシリコン基板の評価方法によりシリコン基板を評価し、該評価により欠陥が検出されないシリコン基板を用いて半導体デバイスを製造することを特徴とする半導体デバイスの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１０−２８７７７８（Ｐ２０１０−２８７７７８Ａ）
【公開日】平成２２年１２月２４日（２０１０．１２．２４）
【国際特許分類】
【出願番号】特願２００９−１４１２３２（Ｐ２００９−１４１２３２）
【出願日】平成２１年６月１２日（２００９．６．１２）
【出願人】（０００１９０１４９）信越半導体株式会社 (867)
【Ｆターム（参考）】
【公開日】平成２２年１２月２４日（２０１０．１２．２４）
【国際特許分類】
【出願日】平成２１年６月１２日（２００９．６．１２）
【出願人】（０００１９０１４９）信越半導体株式会社 (867)
【Ｆターム（参考）】
[ Back to top ]