説明

Fターム[4M112DA06]の内容

圧力センサ (26,807) | 製造工程 (5,073) | 素子本体の製造工程 (5,065) | CVD (331)

Fターム[4M112DA06]に分類される特許

201 - 220 / 331


【課題】ダイシングに伴う収率の低下が抑制される加速度センサの製造方法を提供する。
【解決手段】単結晶シリコン基板10の主表面側に拡散抵抗配線15を形成し、シリコン窒化膜19aを形成した後に、シリコン窒化膜19a上に接合用金属層17を形成するとともに、接合用金属層17と上部キャップ30との間に隙間が形成される部位とスクライブ線との間の所定位置にダイシング時の水流が隙間へ到達するのを防ぐための障壁17aを形成し、その後、第1のキャップを上記金属層を介して半導体基板に接合し、さらに第2のキャップを半導体基板の裏面側に接合する。 (もっと読む)


【課題】微小電気機械装置の特性向上を図る。
【解決手段】微小電気機械装置を、半導体層(1)と、前記半導体層の上部に形成された空洞(15a)と、前記空洞上に形成されたゲート電極(17)と、前記空洞の下部に位置する前記半導体層中に形成された複数のソース、ドレイン対(13sa,13da等)と、を有し、前記ゲート電極は、前半導体層方向に可動に構成され、前記複数のソース、ドレイン対間は、それぞれ独立してソース、ドレイン間電流を測定可能に構成され、前記複数のソース、ドレイン対のいずれか1つを選択し、選択されたソース領域およびドレイン対間に流れる電流により、前記ゲート電極上に加わる力を検出するように構成する。かかる構成によれば、複数のソース、ドレイン対のうち、ゲート電極に加わる力に対するソース、ドレイン対間に流れる電流特性が線形的なものを選択することができ、検出精度の向上を図ることができる。 (もっと読む)


【課題】加速度センサや角速度センサのようにバルクマイクロマシニング技術により形成したMEMSセンサとLSI回路からなる半導体装置の小型化や薄型化と、高感度化を両立しつつ、MEMSセンサとLSI回路からなる半導体装置の実装構造を簡易化する。
【解決手段】SOI基板のシリコン層102上にMISFETや配線を有する集積回路を形成し、SOI基板の基板層100を加工して、構造体125を含むMEMSセンサを形成している。すなわち、SOI基板の両面を使用して、1つのSOI基板に集積回路とMEMSセンサを搭載する。そして、集積回路とMEMSセンサとは、SOI基板の内部に設けられている貫通電極121によって電気的に接続されている。 (もっと読む)


【課題】基板上の空洞内に配置される機能構造体と電子回路を高度に一体化させることで、小型化された電子装置を実現するとともに、基板上の空洞内に配置される機能構造体を電子回路と並行して製造可能とすることで、製造コストを低減する。
【解決手段】本発明は、基板1と、該基板上に形成された機能素子を構成する機能構造体3Xと、該機能構造体が配置された空洞部Sを画成する被覆構造とを具備する電子装置において、前記被覆構造は、前記空洞部の周囲を取り巻くように前記基板上に形成された層間絶縁膜4,6と配線層5,7の積層構造を含み、前記被覆構造のうち前記空洞部を上方から覆う上方被覆部7Yは、前記機能構造体の上方に配置された前記配線層の一部で構成されていることを特徴とする。 (もっと読む)


【課題】3つすべての空間的方向で検出精度が改善され、なおかつ、コンパクトかつ簡単に製造可能なケーシング内に挿入できる加速度センサを提供すること。
【解決手段】質量体(15)に設けられた第1の電極と、離隔して配置された第2の電極(3)とが、時間に依存する該質量体の位置変化を検出するための容量センサを構成し、該質量体の該容量センサに対向する側に少なくとも1つのばねエレメント(12,17)が設けられており、該質量体が静止位置から偏向した場合に該ばねエレメントは復元力を生成する加速度センサにおいて、該質量体が材料層(8)から輪郭分離されることによって得られ、少なくとも側面において該材料(16)によって包囲されている加速度センサ。 (もっと読む)


【課題】加速度センサおよび圧力センサとして使用可能なMEMSセンサを備える、半導体装置を提供する。
【解決手段】半導体装置1では、半導体基板2上に、4つの下薄膜6(下電極8)および4つの上薄膜7(上電極11)を備えるMEMSセンサ5が設けられている。上薄膜7は、それぞれ振動可能に設けられ、下薄膜6は、それぞれ上薄膜7に対して所定の間隔を空けて対向配置されている。 (もっと読む)


【課題】加速度センサおよび圧力センサとして使用可能なMEMSセンサを備える、半導体装置を提供する。
【解決手段】半導体装置1では、半導体基板2上に、4つの下薄膜6(下電極8)および1つの上薄膜7(上電極11)を備えるMEMSセンサ5が設けられている。上薄膜7は、振動可能に設けられ、4つの下薄膜6は、上薄膜7に対して所定の間隔を空けて対向配置されている。 (もっと読む)


【課題】振動トランスデューサの感度を高める。
【解決手段】基板と、前記基板上の堆積膜からなり導電性を有するダイヤフラムと、前記基板上の堆積膜からなり導電性を有するプレートと、前記ダイヤフラムを構成している導電膜からなり前記ダイヤフラムから切り離されているガード部と、上層絶縁膜からなり、前記プレートと前記ガード部とに接合され、前記ダイヤフラムとの間に空隙を挟んで前記プレートを支持する、プレートスペーサと、前記基板と前記ガード部とに接合されている下層絶縁膜と、を備え、前記ダイヤフラムが前記プレートに対して振動することにより前記ダイヤフラムと前記プレートとで形成される静電容量が変化する、振動トランスデューサ。 (もっと読む)


【課題】振動トランスデューサの感度を高めつつダイヤフラムのスティクションを防止する。
【解決手段】基板と、前記基板上の堆積膜からなり、導電性を有し、中央部と前記中央部から外側に放射状に延びる複数の腕部とを備えるダイヤフラムと、前記基板上の堆積膜からなり、導電性を有するプレートと、前記基板上の堆積膜からなり、複数の前記腕部のそれぞれに接合され、前記プレートとの間に空隙を挟んで前記ダイヤフラムを支持するダイヤフラム支持部と、を備え、前記基板または前記プレートに前記ダイヤフラムが付着することを防止する複数の突起が前記ダイヤフラムの腕部に形成され、前記ダイヤフラムが前記プレートに対して振動することにより前記ダイヤフラムと前記プレートとで形成される静電容量が変化する、振動トランスデューサ。 (もっと読む)


【課題】センサー部の梁部への衝撃の伝達を軽減して、梁部の破損を防ぐ電気機械変換器の構造と、この構造を実現する製造方法を提供する。
【解決手段】本発明の電気機械変換器の構造は、錘部12と、錘部12と第1の間隔22をおいて梁部32で連結された第1の支持部20と、第1の支持部20と第2の間隔26所定間隔をおいて連結部30で連結された第2の支持部24とを有し、梁部32上にピエゾ抵抗素子28が配設される。連結部30は、積層された第1の絶縁膜16と第2の絶縁膜18により構成される。この構造によって、第2の支持部24に外部から応力が加わっても連結部30で吸収するために梁部32への応力が伝達しにくくなる。これにより、衝撃の伝達を軽減して、梁部32の破損を防ぐことが可能となる。また、連結部30を構成する積層材料の材質、膜厚を変更することで、連結部30を所望の応力緩和特性に調整することができる。 (もっと読む)


【課題】 MEMS部材を備えた半導体装置において、薄型化する。
【解決手段】 絶縁膜3およびシリコン基板1の上面中央部に設けられた凹部5内には、MEMS部材を構成する片持ち状の可動電極9が可動可能に配置されている。凹部5の周囲における絶縁膜3の上面には空間形成膜10の下面周辺部が接着剤等を介して固着されている。この状態では、空間形成膜10下における凹部5内には、可動電極9の可動を許容するための空間11が形成されている。 (もっと読む)


【課題】小型化された構造においても温度ヒステリシスの低減が可能な圧力検出装置を提供する。
【解決手段】受圧部にかかる圧力を電気信号に変えて検出する圧力検出素子において、基板と、基板の裏面に設けられ、その底部が受圧部となる凹部と、受圧部に設けられた歪センサ部と、基板に設けられ、歪センサ部に接続された拡散配線と、基板の表面上に設けられ、拡散配線と接続された金属膜とを含み、受圧部が、基板の表面に垂直な対称中心軸に対して対称な形状からなり、対称中心軸から受圧部の端部までの最短距離Lと、受圧部の端部から金属膜までの最短距離Sとの間に、以下の式(1):
L/S≦3.5 (1)
の関係が成立する。 (もっと読む)


【課題】製造に要する時間の短縮を図ることができる、半導体装置を提供する。
【解決手段】PMOSFET3が形成された半導体基板2上に、下薄膜10および上薄膜11を備えるSiマイク9が設けられている。半導体基板2上には、表面が平坦面である平坦部8を有する配線層7が積層されており、下薄膜10は、その平坦部8の表面と平行をなして対向している。すなわち、半導体基板2上に積層される配線層7において、下薄膜10が対向する平坦部8の表面は、凹部を有していない平坦面となっている。上薄膜11は、下薄膜10に対して配線層7と反対側に所定の間隔を空けて対向している。これにより、上薄膜11は、下薄膜10との対向方向に振動可能となっている。したがって、上薄膜11を振動可能とするために、半導体基板2や配線層7に凹部を形成する必要がない。 (もっと読む)


【課題】本発明は、配線パターンの断線を防止することのできる半導体圧力センサ及びその製造方法を提供することを課題とする。
【解決手段】ダイアフラム11の上面11Aと直交する面と貫通部31−1,31−2,32−1,32−2,33−1,33−2,34−1,34−2の側面31−1A,31−2A,32−1A,32−2A,33−1A,33−2A,34−1A,34−2Aの上端との交点E,F,G,Hと、ダイアフラム11の上面11Aと直交する面と貫通部31−1,31−2,32−1,32−2,33−1,33−2,34−1,34−2の側面31−1A,31−2A,32−1A,32−2A,33−1A,33−2A,34−1A,34−2Aの下端との交点E,F,G,Hとを結ぶ直線E〜Hの長さの値が絶縁膜19の厚さM1の値の√2倍よりも大きくなるようにした。 (もっと読む)


【課題】簡単な構成、ダイヤフラム部の厚さの制御等も容易で、高歩留まり、低コスト、かつ温度依存性が低く、高感度の半導体圧力センサを提供する。
【解決手段】複数のショットキーバリアダイオードが半導体基板17に、分散して形成されている。各ショットキーバリアダイオードD1、D2、D3、D4は、バリア膜、電極、半導体基板で構成されている。バリア膜1、3、5、7と半導体基板17とを接触させることで、半導体基板17側の接触面に空乏層が生じ、ショットキー障壁が発生する。このショットキー接合部分が、半導体基板17におけるダイヤフラム領域18に含まれており、圧力を感知する領域となる。 (もっと読む)


本発明は、圧力に応じて変形可能な可撓性のある膜を有し、空所2を覆う圧力センサに関する。当該圧力センサは、可撓性のある膜の変形に応じた信号を生成する応力ゲージ21を有し、当該可撓性のある膜は、可撓性のあるモノリシックICの箔10である。この態様にて、半導体集積回路自体が可撓性のある膜として機能し、より複雑ではない製造プロセスに至る。
(もっと読む)


【課題】簡単な構成、ダイヤフラム部の厚さの制御等も容易で、高歩留まり、低コスト、かつ温度依存性が低い半導体圧力センサを提供する。
【解決手段】半導体圧力センサは、バリア膜1、電極膜2、n型半導体基板3からなるショッキーバリアダイオード素子10と台座部4とで構成されている。ショットキーバリアダイオード素子10において、金属で構成されるバリア膜1とn型半導体基板3とを接触させることで、n型半導体基板3側の接触面に空乏層が生じ、ショットキー障壁が発生する。このショットキー接合部分が、n型半導体基板3におけるダイヤフラム部5に含まれており、圧力を感知する領域となる。 (もっと読む)


【課題】本発明は、ダイアフラムに印加された圧力の検出精度を向上させることのできる半導体圧力センサ及びその製造方法を提供することを課題とする。
【解決手段】第1及び第2の抵抗体14,15の上面及びダイアフラム11の上面を覆う絶縁膜17と、第1の抵抗体14又は第2の抵抗体15と接触すると共に、絶縁膜17を貫通するビア18,19と、ビア18,19の形成位置に対応する部分の絶縁膜17上に設けられ、ビア18,19を介して第1の抵抗体14又は第2の抵抗体15と電気的に接続される配線21,22と、を備えた半導体圧力センサ10であって、配線21,22の形成領域A,Bに対応する部分の絶縁膜17に、略平坦な底面26A,27Aを有した凹部26,27を設けて、凹部26,27の底面26A,27Aに配線21,22を配置すると共に、前記凹部26,27の深さD1,D2を配線21,22の厚さM1,M2と略等しくした。 (もっと読む)


【課題】半導体力学量センサについて、センサの構造の簡略化、チップサイズの低減を図る。
【解決手段】半導体力学量センサのうちキャップ部20においてセンサ部10と対向する一面に第1絶縁膜22、第1配線層23、第2絶縁膜24、および第2配線層25によって構成される配線構造を設け、他方、センサ部10にセンサ構造体15〜17を設ける。そして、キャップ部20とセンサ部10とを接合することで、配線構造をセンサ構造体15〜17に接続しつつ、センサ構造体15〜17を封止する構造とする。 (もっと読む)


【課題】簡単な構造で、入力される音波の共振を抑制することができるMEMSセンサおよび製造工程の簡素化を図ることができるMEMSセンサを提供すること。
【解決手段】Siマイク1は、センサ部3を有している。センサ部3は、Si基板2の上面29に接触して設けられた下薄膜5と、下薄膜5に対して間隔L1を空けて対向配置された上薄膜6とを備えている。下薄膜5は、下部電極8と、下部電極8を被覆する下薄膜絶縁層7とを備えている。下薄膜絶縁層7には、その厚さ方向に下薄膜絶縁層7を貫通する複数の下貫通孔12が形成されている。また、上薄膜6は、上部電極14と、上部電極14を被覆する上薄膜絶縁層13とを備えている。上薄膜絶縁層13には、その厚さ方向に上薄膜絶縁層13を貫通する複数の上貫通孔18が形成されている。 (もっと読む)


201 - 220 / 331