【課題】低電流で高速に動作可能な磁気メモリ素子の実現。
【解決手段】垂直磁化膜であって情報に対応して磁化の向きが変化する記憶層と、記憶層に対して非磁性層を介して設けられる垂直磁化膜であって磁化方向が固定されて記憶された情報の基準となる参照層とを有する磁気メモリ素子であって、記憶層、非磁性層、参照層から成る層間に電流を流した際に発生するスピントルクで磁化反転を行って情報を記憶する。この場合に、記憶層の記憶時の温度（２００℃）における保磁力が、室温（２３℃）時の保磁力の０．７倍以下とする。また記憶層の一面側に形成される電極の、膜面方向の中央部に、例えば低熱伝導率の絶縁体を補填することで、その周辺部よりも熱伝導度が低くなるように形成する。これにより記憶層の中央部での温度上昇を促進し、記憶時の磁化反転電流を下げる。 （もっと読む）

【課題】従来のＴＭＲ素子に比べて磁気抵抗を大きくし、出力電圧を大きくすることを目的とする。
【解決手段】磁気抵抗素子は、ＢＣＣ構造を有するＦｅ系合金であって（００１）結晶面が優先配向した単結晶または（００１）結晶面が優先配向した多結晶からなる第１の強磁性体層と、ＢＣＣ構造を有するＦｅ系合金であって（００１）結晶面が優先配向した単結晶または（００１）結晶面が優先配向した多結晶からなる第２の強磁性体層と、前記第１の強磁性体層と前記第２の強磁性体層との間に位置するトンネル障壁層とを有し、前記トンネル障壁層が、（００１）結晶面が優先配向した単結晶ＭｇＯあるいは（００１）結晶面が優先配向した多結晶ＭｇＯを含み、前記（００１）結晶面が優先配向した単結晶ＭｇＯあるいは（００１）結晶面が優先配向した多結晶ＭｇＯのトンネル障壁の高さφが０．２〜０．５ｅＶであることに特徴がある。 （もっと読む）

【課題】現在、反強磁性膜として、不規則相Mn₈₀Ir₂₀膜、規則相Mn₇₅Ir₂₅膜が業界標準である。しかしながら、両者とも結晶構造が立方晶であるが故に結晶磁気異方性エネルギー定数が10⁵ erg/cm³程度と小であり、熱揺らぎ耐性が不足している状態にある。いわゆる、ピンデグレが顕在化している問題がある。
【解決手段】上記課題を克服するため、結晶磁気異方性エネルギー定数約2×10⁸ erg/cm³を保有しているL1₀ Mn₅₀Ir₅₀膜を固定層用、反強磁性膜300として適用する。これにより、例えば、素子サイズ5 nm□、反強磁性膜厚5 nmになっても、緩和時間1.2×10⁴⁹ 年と、天文学的数値の熱揺らぎ耐性を確保できる。L1₀ Mn₅₀Ir₅₀系反強磁性膜の低温規則化手段については、Mn₅₀Ir₅₀膜下方に動的応力駆動・静的応力駆動MnIr低温規則化層を設けることにより、解決する。 （もっと読む）

【課題】磁気メモリの信頼性及び動作特性の向上を図る。
【解決手段】磁気メモリは、第１及び第２の磁性層の間に設けられた中間層とを有する磁気抵抗効果素子と、磁気抵抗効果素子に書き込まれた第１のデータが第１のデータが誤りを含むか否かを検出し、第１のデータが誤りを含む場合にその誤りが訂正された第２のデータを出力する誤り検出訂正回路と、第１のパルス幅Ｔ_ｗｐ１を有する第１の書き込み電流Ｉ_ｗ１及び第１のパルス幅Ｔ_ｗｐ１より長い第２のパルス幅Ｔ_ｗｐ２を有する第２の書き込み電流Ｉ_ｗ２のいずれか一方を生成し、磁気抵抗効果素子に流す書き込み回路と、第２のデータを磁気抵抗効果素子に書き込む場合、第２の書き込み電流Ｉ_ｗ２を磁気抵抗効果素子に流すように書き込み回路を制御する制御回路と、を備える。 （もっと読む）

【課題】書き込み電力消費量を削減することが可能な磁気トンネル接合部を有するＭＲＡＭセルを備えたメモリ装置の書き込み方法を提供する。
【解決手段】ビットラインＢＬの中の一つにビットライン電圧を印加するとともに、ワードラインＷＬの中の一つにワードライン電圧を印加して、選定したＭＲＡＭセル１の磁気トンネル接合部２に加熱電流を流す工程を有し、このワードライン電圧は、加熱電流の大きさが磁気トンネル接合部２を所定の高さの閾値温度に加熱するのに十分な大きさとなる、ＭＲＡＭセル１のコア動作電圧よりも高いワードラインオーバードライブ電圧を印加する。 （もっと読む）

【課題】大きい静電容量のキャパシタを含む抵抗変化メモリを提供する。
【解決手段】本実施形態の抵抗変化メモリは、アクティブ領域としての半導体領域２０と、ゲート絶縁膜２２を介して半導体領域２１の側面に対向するゲート電極２１とを有する選択トランジスタと、記憶するデータに応じて抵抗値が変化するメモリ素子１とを含むメモリセルＭＣと、第１のキャパシタ電極としての半導体領域３０と、半導体領域３０の側面に対向するキャパシタ電極３１と、半導体領域２０とキャパシタ電極３１との間に設けられたキャパシタ絶縁膜３２とを含むキャパシタ３と、を含む。 （もっと読む）

【課題】 書き込み電流の低減を図る。
【解決手段】 実施形態による磁気ランダムアクセスメモリは、メモリセルに磁気抵抗素子１００を備えた磁気ランダムアクセスメモリであって、磁気抵抗素子１００は、第１の金属磁性層２４と、第２の金属磁性層２６と、第１及び第２の金属磁性層２４、２６に挟まれた絶縁層２５と、を具備し、第１及び第２の金属磁性層２４、２６の各面積は、絶縁層２５の面積より小さい。 （もっと読む）

【課題】情報保持特性を低下することなくスピン注入による磁化反転を起こすために必要な電流を低減化する。
【解決手段】磁化方向が所定の方向に固定された参照層２６と、スピン注入により磁化方向が変化する記録層２８と、記録層２８と参照層２６を隔てる中間層２７と、記録層２８を加熱する発熱部３３と、を備える。記録層２８の材料は、磁化量が１５０℃で室温時の磁化量の５０％以上となり、１５０℃以上２００℃以下の範囲で室温時の磁化量の１０％以上８０％以下となる磁性体より構成する。 （もっと読む）

【課題】上部の反強磁性層の加工の際に生じる堆積物の量を低減することができる記憶装置を提供する。
【解決手段】記憶層１５に対して、トンネル絶縁層１４を介して下層に設けられた第１の磁化固定層１３と、トンネル絶縁層１６を介して上層に設けられた第２の磁化固定層１７と、第１の磁化固定層１３の磁化の向きを固定する第１の反強磁性層１２とを含む。そして、第２の磁化固定層１７の磁化の向きを固定し、第１の反強磁性層１２よりも厚さが薄い第２の反強磁性層１８を含み、各層の積層方向に電流を流すことにより情報の記録が行われる記憶素子１０と、記憶素子１０の各層の積層方向に流す電流を記憶素子１０に供給する配線を含む、記憶装置を構成する。 （もっと読む）

【課題】セル面積の縮小及び動作特性の向上に優れたレイアウトを提案する。
【解決手段】実施形態によれば、抵抗変化型半導体メモリは、第1方向に並ぶ第1乃至第4メモリセルを備える。第1乃至第4メモリセルの各々は、第1ソース/ドレインが第1方向に延びる第1ビット線BLA1に接続され、ゲートが第2方向に延びるワード線WL1, WL2, WL3, WL4に接続されるセルトランジスタT11, T12, T13, T14と、一端がセルトランジスタT11, T12, T13, T14の第2ソース/ドレインに接続され、他端が第2方向に延びる第2ビット線BLB1, BLB2, BLB3, BLB4に接続される抵抗性記憶素子M11, M12, M13, M14とを有する。第1及び第2メモリセル内の第1ソース/ドレインは、共有化され、第3及び第4メモリセル内の第1ソース/ドレインは、共有化される。 （もっと読む）

【課題】消費電力化が可能な記憶素子を提供する。
【解決手段】積層方向に電流を流して、スピン偏極した電子を注入することにより、記憶層１６の磁化Ｍ１の向きが変化して、記憶層１６に対して情報の記憶が行われる記憶素子３を構成する。この記憶素子３は、情報を磁性体の磁化状態により保持する記憶層１６と、記憶層１６に対してトンネルバリア層１５を介して設けられている磁化固定層１４とを備える。そして、トンネルバリア層１５は、厚さが０．１ｎｍ以上０．６ｎｍ以下であり、且つ、界面ラフネスが０．５ｎｍ未満である。 （もっと読む）

【課題】書き込み可能回数を増加させることを可能にする、記憶装置を提供する。
【解決手段】磁性体の磁化状態により情報を記憶する記憶層と、この記憶層に対してトンネル絶縁層を介して配置された、磁化の向きが固定された磁化固定層とを含み、記憶層及び磁化固定層の積層方向に書き込み電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に情報が記憶される記憶素子２と、この記憶素子２がアレイ状に配置されて構成され、かつ、複数のセルブロック５ａ，５ｂに分割され、セルブロック５ａ，５ｂ毎に記憶素子２の記憶層の熱安定性が異なる値を持つ、セルアレイ５とを含む記憶装置を構成する。 （もっと読む）

【課題】少ない電流で高速に動作させることが可能な記憶素子を提供する。
【解決手段】磁化の向きが膜面に垂直な方向の垂直磁化層１７と、非磁性層１６と、膜面内方向に磁化容易軸を有し、磁化の向きが膜面に垂直な方向から１５度以上４５度以下の角度で傾斜している、強磁性層１５と、垂直磁化層１７と強磁性層１５とが非磁性層１６を介して積層され、垂直磁化層１７と強磁性層１５とが磁気的結合して成る記憶層２２と、磁化の向きが膜面に垂直な方向に固定された磁化固定層２１と、記憶層２２及び磁化固定層２１の間に配置された、非磁性の中間層１５とを含み、各層の積層方向に電流を流すことにより情報の記録が行われる記憶素子２０を構成する。 （もっと読む）

【課題】半導体集積回路の高集積化と機能素子の高性能化とを同時に実現する。
【解決手段】実施形態に係わる半導体装置は、半導体基板１の表面領域に配置されるスイッチ素子３，４と、下面がスイッチ素子３，４に接続されるコンタクトプラグ６と、コンタクトプラグ６の上面の直上に配置される機能素子７とを備える。コンタクトプラグ６の上面の最大表面粗さは、０．２ｎｍ以下である。 （もっと読む）

【課題】エラーを生じることなく、短い時間で書き込み動作を行うことができる、記憶装置を提供する。
【解決手段】情報を磁性体の磁化状態により保持する記憶層１４と、この記憶層１４に対して、非磁性層１３を介して設けられ、磁化Ｍ１２の向きが膜面に平行な方向に固定された固定磁化層１２と、記憶層１４の固定磁化層１２とは反対の側に、非磁性層１５を介して設けられ、磁化Ｍ１６の向きが膜面に垂直な方向である磁性層１６とを含む記憶素子１０と、この記憶素子１０に、記憶素子１０の各層の積層方向に流す電流を供給する配線とを含む記憶装置を構成する。 （もっと読む）

【課題】磁化方向が膜面垂直方向に安定であり、磁気抵抗変化率が制御された磁気抵抗効果素子及びその磁気抵抗効果素子を用いた磁気メモリを提供する。
【解決手段】磁気抵抗効果素子を構成する強磁性層１０６，１０７の材料を、３ｄ遷移金属を少なくとも１種類含んだ強磁性材料で構成することで、磁気抵抗変化率を制御し、且つ、強磁性層の膜厚を原子層レベルで制御することで磁化方向を膜面内方向から膜面垂直方向に変化させた。 （もっと読む）

【課題】磁気トンネル接合素子を用いた磁気ランダムアクセスメモリ（ＭＲＡＭ）において、磁気トンネル接合素子形成プロセスで、磁気トンネル接合素子の側壁に導電性膜などが形成されてしまうと、トンネルバリア層から素子側壁導電性膜へ、電流リークが発生する。電流リークを防止し、信頼性の高い磁気トンネル接合素子を用いたＭＲＡＭおよびその製造方法を提供することを目的とする。
【解決手段】
素子側壁導電性膜であるＴａＯ層６０の上面６０Ｕよりも、トンネルバリア層４２の下面４２Ｌの位置のほうが高く形成できるように、バッファ層３０上に磁気トンネル接合素子を形成する。そのために、バッファ層３０の膜厚と、トンネルバリア層下面位置４２Ｌと、磁気トンネル接合素子周辺に形成されたＴａＯ層６０の上面６０Ｕと、の関係をあらかじめ求めておき、当該関係に基づき、バッファ層３０の成膜膜厚を決定する。 （もっと読む）

【課題】下層のハード層の面内ばらつきに影響されず初期化可能なＭＲＡＭを提供する。
【解決手段】ＭＲＡＭは、強磁性の磁気記録層１０と、磁化が固定された強磁性の磁化固定層３０と、磁気記録層１０と磁化固定層３０との間に設けられた非磁性のスペーサ層２０と磁気記録層１０の両端部の上部又は下部に設けられた導電層１４ａ、１４ｂとを具備する。磁気記録層１０は、磁化が反転可能であり、スペーサ層２０を介して磁化固定層３０に接合される磁化反転領域１３と、第１方向の磁化を有し、磁化反転領域１３と平行に設けられた第１磁化領域１１ａと、第２方向の磁化を有し、磁化反転領域１３と平行に設けられた第２磁化領域１１ｂと、磁化反転領域１３及び第１磁化領域１１ａと所定の傾斜角度φを成して結合する第１傾斜領域１２ａと、磁化反転領域１３及び第２磁化領域１１ｂと傾斜角度φを成して結合する第２傾斜領域１２ｂとを備える。 （もっと読む）

【課題】 ＭＴＪ素子が配置される凹部の平面寸法は微細であるため、下層構造との位置合わせが困難である。
【解決手段】 基板の上に下部導電膜を形成する。下部導電膜の上に第１の絶縁膜を形成する。第１の絶縁膜に、下部導電膜まで達する開口を形成する。開口内の下部導電膜の上、及び第１の絶縁膜の上に、磁化自由層とトンネル絶縁膜と磁化固定層とを有するＭＴＪ積層膜を堆積させる。ＭＴＪ積層膜の上に上部電極を形成する。第１の絶縁膜の上に堆積しているＭＴＪ積層膜を除去することにより、開口内に残ったＭＴＪ積層膜からなるＭＴＪ素子を形成する。第１の絶縁膜の少なくとも一部、及び下部導電膜の一部を除去することにより、ＭＴＪ素子の下に下部導電膜からなる下部電極を形成する。 （もっと読む）

【課題】記憶素子の下にあるコンタクトプラグの上面の平坦性を改善し、信頼性の高い半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、半導体基板と、半導体基板上に設けられた複数のスイッチングトランジスタと、隣接する２つのスイッチングトランジスタ間に埋め込まれ、該隣接する２つのスイッチングトランジスタの各ゲートから絶縁されかつ該隣接する２つのスイッチングトランジスタのソースまたはドレインに電気的に接続され、上面がスイッチングトランジスタの上面よりも高い位置にあるコンタクトプラグと、コンタクトプラグの上面上に設けられ、データを記憶する記憶素子と、記憶素子上に設けられた配線とを備えている。 （もっと読む）