【課題】半導体基板の表面の空き領域が少ない半導体記憶装置を提供する。
【解決手段】このＭＲＡＭの各メモリセルＭＣは、磁気抵抗素子１８と２つのアクセストランジスタ１９ａ，１９ｂを含み、トランジスタ１９ａ，１９ｂのドレインを磁気抵抗素子１８を介して対応のビット線ＢＬに接続し、それらのゲートを対応のワード線ＷＬに接続し、それらのソースをそれぞれソース線ＳＬおよび補助配線ＡＬに接続する。したがって、アクセストランジスタ１９ｂのソースとＤＬドライバ１４に含まれるドライバトランジスタ２３のソースとを共通化することができ、シリコン基板３１の表面の空き領域を減らすことができる。 （もっと読む）

【課題】隣接するビット線同士の短絡が抑制されており、かつ層間絶縁膜が平坦に研磨された半導体装置を提供する。
【解決手段】磁気抵抗素子ＭＲＤが複数配置されたメモリセル領域と、平面視においてメモリセル領域の周囲に配置された周辺回路領域とを備える。磁気抵抗素子ＭＲＤは、磁化固定層と磁化自由層とトンネル絶縁層とを含んでいる。磁気抵抗素子ＭＲＤの上方には、主表面に沿った方向に向けて延びる複数の第１の配線ＢＬを有している。上記周辺回路領域には、第１の配線ＢＬと同一レイヤにより構成される第２の配線ＢＬ２と平面視において重なるように、磁化自由層と同一材質の層、トンネル絶縁層と同一材質の層および磁化固定層と同一材質の層が積層された積層構造ＤＭＭが配置されている。積層構造ＤＭＭは、周辺回路領域にて平面視において隣接する１対の第２の配線ＢＬ２の両方と重ならない。 （もっと読む）

【課題】信頼性の高い磁気抵抗効果素子の構造並びにそのような構造を安定して得ることのできる磁気抵抗効果素子の製造方法を提供する。
【解決手段】基板上に、第１の電極層と、金属材料により形成された金属層と、第１の磁性層と、トンネル絶縁膜と、第２の磁性層と、第２の電極層とを形成し、第２の電極層をパターニングし、第２の磁性層、トンネル絶縁膜、第１の磁性層及び金属膜をパターニングするとともに、パターニングした第２の磁性層、トンネル絶縁膜、第１の磁性層及び金属膜の側壁部分に、金属膜のリスパッタ粒子を堆積して側壁金属層を形成し、側壁金属層を酸化して絶縁性の側壁金属酸化物層を形成する。 （もっと読む）

【課題】複数の不揮発性可変抵抗メモリセルを含む縦型のメモリアレイを提供する。
【解決手段】方法は、半導体ウェハから垂直に伸延する複数のピラー構造を有する半導体ウェハを提供するステップを含む。導電相互接続素子が、少なくとも選択された縦型ピラートランジスタ上に堆積されるとともに、不揮発性可変抵抗メモリセルが、導電相互接続素子上に堆積されて、縦型トランジスタメモリアレイを形成する。 （もっと読む）

【課題】 セルの微細化を図る。
【解決手段】 実施形態による磁気ランダムアクセスメモリは、半導体基板１上に形成された選択素子Ｔｒと、選択素子上に形成された多層配線層７ａ−ｃと、多層配線層上に形成された層間絶縁膜８と、層間絶縁膜内に形成され、多層配線層を介して選択素子と電気的に接続されたコンタクト層９と、コンタクト層と電気的に接続され、金属材で形成された下部電極層２１と、下部電極層の側面を取り囲み、金属材の酸化物で形成された金属酸化絶縁膜２６と、下部電極層上に形成された磁気抵抗素子１０と、磁気抵抗素子上に形成された上部電極層２３と、磁気抵抗素子及び上部電極層の側面上に形成された側壁絶縁膜２５と、上部電極層と電気的に接続されたビット線２９と、を具備する。 （もっと読む）

【課題】磁壁移動型の磁気抵抗素子の微細化を実現する。
【解決手段】基板上に位置する第１の絶縁層２４と、第１の絶縁層の２４内部に位置し、互いに電気的に絶縁した一対の第１の磁化固定層２０ａ、２０ｂと、第１の絶縁層２４上に位置し、平面視で一対の第１の磁化固定層２０ａ、２０ｂいずれとも重なり、かつ、一対の第１の磁化固定層２０ａ、２０ｂいずれとも電気的に接続している磁化自由層３１と、磁化自由層３１上に位置する第２の絶縁層３３と、第２の絶縁層３３に形成され、平面視で磁化自由層３１と重なる孔と、当該孔の底面および側面に沿って形成された非磁性層４１と、非磁性層４１形成後の孔内に埋め込まれた第２の磁化固定層４２と、を有し、第２の磁化固定層４２は、平面視で一対の第１の磁化固定層２０ａ、２０ｂいずれとも重ならず、かつ、平面視で一対の第１の磁化固定層２０ａ、２０ｂの間に位置する半導体装置。 （もっと読む）

【課題】セル面積の縮小及び動作特性の向上に優れたレイアウトを提案する。
【解決手段】実施形態によれば、抵抗変化型半導体メモリは、第1方向に並ぶ第1乃至第4メモリセルを備える。第1乃至第4メモリセルの各々は、第1ソース/ドレインが第1方向に延びる第1ビット線BLA1に接続され、ゲートが第2方向に延びるワード線WL1, WL2, WL3, WL4に接続されるセルトランジスタT11, T12, T13, T14と、一端がセルトランジスタT11, T12, T13, T14の第2ソース/ドレインに接続され、他端が第2方向に延びる第2ビット線BLB1, BLB2, BLB3, BLB4に接続される抵抗性記憶素子M11, M12, M13, M14とを有する。第1及び第2メモリセル内の第1ソース/ドレインは、共有化され、第3及び第4メモリセル内の第1ソース/ドレインは、共有化される。 （もっと読む）

【課題】 セルアレイ面積を増大させることなく、書き込みディスターブを抑制可能な半導体記憶装置を提供する。
【解決手段】
二端子型の記憶素子Ｒと選択用のトランジスタＱを直列に接続してなるメモリセルを複数、マトリクス状に配列させたメモリセルアレイ１００と、書き換え電圧パルスを第１ビット線に印加する第１電圧印加回路１０１と、プリチャージ電圧を第１及び第２ビット線に印加する第２電圧印加回路１０２を有する半導体記憶装置であって、メモリセルの書き換え時において、予め第２電圧印加回路１０２がメモリセルの両端を同一電圧にプリチャージした後、第１電圧印加回路１０１が選択用のトランジスタに直接接続する第１ビット線を介して書き換え電圧パルスを印加するとともに、第２電圧印加回路１０２が記憶素子と直接接続する第２ビット線に当該プリチャージ電圧を印加する。 （もっと読む）

【課題】外部からの磁場を遮蔽する磁気シールド効果が高い半導体装置を提供する。
【解決手段】半導体基板ＳＵＢの主表面上に形成されたスイッチング素子ＴＲを覆うように形成された層間絶縁膜ＩＩＩ１と、平板状の引出配線ＬＥＬと、引出配線ＬＥＬとスイッチング素子ＴＲとを接続する接続配線ＩＣＬと、磁化の向きが可変とされた磁化自由層ＭＦＬを含み、引出配線ＬＥＬ上に形成された磁気抵抗素子ＴＭＲとを備える。磁化自由層ＭＦＬの磁化状態を変化させることが可能な配線ＤＬと配線ＢＬとを備えている。磁気抵抗素子ＴＭＲが複数並んだメモリセル領域において、磁気抵抗素子ＴＭＲの上部に配置された第１の高透磁率膜ＣＬＡＤ２が、上記メモリセル領域から、メモリセル領域以外の領域である周辺領域にまで延在している。 （もっと読む）

【課題】絶縁膜の比誘電率を容易かつ十分に低下させる。
【解決手段】半導体装置の製造方法では、それぞれ環状ＳｉＯ構造を主骨格とし互いに構造が異なる２種類以上の有機シロキサン化合物原料を混合した後で気化する。又は、それら２種類以上の有機シロキサン化合物原料の混合と気化とを一度に行うことによって、気化ガスを生成する。そして、その気化ガスをキャリアガスとともに反応炉に輸送する。そして、反応炉にてその気化ガスを用いたプラズマＣＶＤ法又はプラズマ重合法によって多孔質絶縁膜を成膜する。 （もっと読む）

直接接触を用いた磁気トンネル接合（ＭＴＪ）は、より低い抵抗、改善された生産量、及び、より単純な製造を有して製造される。より低い抵抗は、ＭＴＪの読み取り方法及び書き込み方法の両方を改善する。ＭＴＪ層（１２６）は、下部電極（１２４）上に堆積され、下部金属（１２２）に位置合わせされる。エッチング停止層（３０２）は、下部金属を囲う絶縁体のオーバーエッチングを防止するために下部金属に隣接して堆積され得る。下部電極は、実質的に平坦な表面を提供するためにＭＴＪ層の堆積前に平坦化される。さらに、下層（２０２）は、ＭＴＪの所望の特性を促進するためにＭＴＪ層の前に下部電極上に堆積され得る。
（もっと読む）

磁気ランダムアクセスメモリを製造するシステムおよび方法が開示される。特定の一実施形態では、磁気トンネル接合メモリシステムを作製する方法は、金属層の一部分を、ほぼ直線の部分を有する無分岐のソースラインの中に形成するステップを含む。この方法はまた、ソースラインをほぼ直線の部分で、第1のビアを使用して第1のトランジスタに結合するステップを含む。第1のトランジスタは、ソースラインから受け取った第1の電流を第1の磁気トンネル接合デバイスに供給するように構成される。この方法は、ソースラインを、第2のビアを使用して第2のトランジスタに結合するステップを含み、第2のトランジスタは、ソースラインから受け取った第2の電流を第2の磁気トンネル接合デバイスに供給するように構成される。
（もっと読む）

【課題】コンタクトホールを、タングステンにより、前記構造の還元を抑制しながら充填する電子装置の製造方法の提供。
【解決手段】上部電極１２Ｃを露出するコンタクトホール１４Ａを形成する工程と、コンタクトホールの底面および側壁面を導電性バリア膜１５で覆う工程と、シランガスを第１のキャリアガスとともに供給し、導電性バリア膜をシランガスに曝露する初期化工程と、タングステンの原料ガスをシランガスおよび第２のキャリアガスとともに供給し、コンタクトホールの底面および側壁面にタングステン膜を堆積させる工程と、タングステンの原料ガスを水素ガスとともに供給し、タングステン膜上にさらにタングステン膜を堆積し、前記コンタクトホールを少なくとも部分的に充填するタングステン充填工程とを含み、第１および第２のキャリアガスの各々は不活性ガスよりなり、水素ガスを含まないか、水素ガスをシランガス流量の二倍以下の流量で含む。 （もっと読む）

【課題】製造プロセス中に磁性体膜の材料の拡散を防止しながら、高い磁気シールド効果を有するヘテロ構造磁気シールドを備えた半導体装置を提供する。
【解決手段】半導体装置１０は、半導体基板２０、半導体基板２０の主面上に形成され、かつ多層配線層１１Ｂを含む半導体素子１２、および半導体素子１２を被覆するヘテロ構造磁気シールド１７０を含む。ヘテロ構造磁気シールド１７０は、第一の磁気シールド積層構造１６Ａと磁気シールド積層構造１６Ａを覆う第二の磁気シールド積層構造１６Ｂを含む。第一および第二の磁気シールド積層構造１６Ａおよび１６Ｂは、いずれも、半導体素子１２を被覆する磁性体からなる磁気シールド膜および半導体素子１２と磁気シールド膜との間に介在し磁性体の拡散を防止するバッファ膜とを有する。 （もっと読む）

【課題】ＭＲＡＭの情報の記録動作時における安定動作と、記録情報の安定保持とを可能にした磁気記憶装置を提供する。
【解決手段】ダイ１１０は、基板と、第１および第２配線と、磁気記憶素子と、第１の磁気シールド構造とを有する。第１の磁気シールド構造は、平面視において磁気記憶素子を覆うように形成されている。第２および第３の磁気シールド構造１１３、１１４は、厚み方向においてダイ１１０を挟んでいる。リードフレーム部材１１２は、ダイ１１０が実装され、かつ強磁性体を含有する。リードフレーム部材１１２は平面視においてダイ１１０の一部のみと重複している。 （もっと読む）

【課題】磁気記憶素子の機能低下を抑制することのできる磁気記憶装置およびその製造方法を提供する。
【解決手段】磁気記憶装置は、磁化状態に基づいたデータを保持可能な磁気記憶素子ＭＭと、発生する磁界により磁気記憶素子の磁化状態を変化させることが可能なディジット線ＤＬおよびビット線ＢＬとを備えている。磁気記憶素子ＭＭは、ディジット線ＤＬとビット線ＢＬとの交差部分において、ディジット線ＤＬの上であってビット線ＢＬの下に配置されている。ディジット線ＤＬはこの交差部分において幅ＷＤＬを有しており、かつビット線ＢＬはこの交差部分において幅ＷＢＬを有している。幅ＷＤＬは磁気記憶素子ＭＭの幅ＷＭＭ１よりも大きく、かつ幅ＷＢＬは磁気記憶素子ＭＭの幅ＷＭＭ２よりも小さい。 （もっと読む）

【課題】最適な書き込み電流を磁気抵抗素子に供給する。
【解決手段】半導体記憶装置は、半導体基板１１に設けられた選択トランジスタ１３と、半導体基板１１の上方に設けられ、かつ第１の方向に延在する第１の配線層ＢＬと、磁化の方向が固定された固定層２２Ａと、固定層２２Ａ上に設けられた非磁性層２２Ｂと、非磁性層２２Ｂ上に設けられかつ磁化の方向が可変である記録層２２Ｃとを有し、かつ第１の配線層ＢＬの上方に設けられ磁気抵抗素子２２と、第１の方向に延在し、かつ選択トランジスタ１３の拡散領域１７に電気的に接続された第２の配線層ｂＢＬとを含む。固定層２２Ａは第１の配線層ＢＬに電気的に接続され、記録層２２Ｃは選択トランジスタ１３の拡散領域１６に電気的に接続される。 （もっと読む）

【課題】垂直磁化型の記録層における磁化容易軸をより確実に垂直方向に向かせ得る構成、構造を有する不揮発性磁気メモリ装置を提供する。
【解決手段】不揮発性磁気メモリ装置は、（Ａ）磁化容易軸が垂直方向を向いている記録層５３を有する積層構造体５０、（Ｂ）積層構造体５０の下部に電気的に接続された第１の配線４１、並びに、（Ｃ）積層構造体５０の上部に電気的に接続された第２の配線４２から成る磁気抵抗効果素子を備えており、積層構造体５０の側面に近接して、記録層５３を構成する材料のヤング率よりも高い値のヤング率を有する高ヤング率領域１７１が配置されている。 （もっと読む）

【課題】トンネル磁気抵抗効果膜を積層した積層体の加工をイオンミリング等で行なう場合、トンネル磁気抵抗効果膜を構成する材料の飛散物が、当該積層体の側壁等に付着したり、当該加工を行なう装置内を汚染する。従って、磁性記憶素子或いはこうした磁性記憶素子を搭載した半導体装置を安定的な特性で製造することが困難であった。
【解決手段】トンネル磁気抵抗効果膜の上部に配置した導体層の側壁に側壁スペーサを形成し、且つ側壁スペーサに、加工中のトンネル磁気抵抗効果膜を構成する材料の飛散物を付着させた後に、側壁スペーサを除去することで前記材料の付着物をも除去する。一種類の側壁スペーサを用いる方法と、２種類の側壁スペーサを用いる方法がしめされる。 （もっと読む）

【課題】ＭＲＡＭデバイスを含む半導体装置において、外部磁界に対する耐性を向上させることにより、ＭＲＡＭデバイスのデータ保持特性の向上を図ることができる技術を提供する。
【解決手段】ダイパッドＤＰ上にダイアタッチフィルムＤＡＦ１を介して磁気シールド材ＰＭ１を配置する。そして、この磁気シールド材ＰＭ１上にダイアタッチフィルムＤＡＦ２を介して半導体チップＣＨＰを搭載する。さらに、半導体チップＣＨＰ上にダイアタッチフィルムＤＡＦ３を介して磁気シールド材ＰＭ２を配置する。つまり、半導体チップＣＨＰは、磁気シールド材ＰＭ１と磁気シールド材ＰＭ２で挟まれるように配置する。このとき、磁気シールド材ＰＭ２の平面的な面積は、磁気シールド材ＰＭ１の平面的な面積よりも小さくなっているが、磁気シールド材ＰＭ２の厚さは、磁気シールド材ＰＭ１の厚さよりも厚くなっている。 （もっと読む）