半導体装置およびその製造方法
【課題】製造プロセス中に磁性体膜の材料の拡散を防止しながら、高い磁気シールド効果を有するヘテロ構造磁気シールドを備えた半導体装置を提供する。
【解決手段】半導体装置１０は、半導体基板２０、半導体基板２０の主面上に形成され、かつ多層配線層１１Ｂを含む半導体素子１２、および半導体素子１２を被覆するヘテロ構造磁気シールド１７０を含む。ヘテロ構造磁気シールド１７０は、第一の磁気シールド積層構造１６Ａと磁気シールド積層構造１６Ａを覆う第二の磁気シールド積層構造１６Ｂを含む。第一および第二の磁気シールド積層構造１６Ａおよび１６Ｂは、いずれも、半導体素子１２を被覆する磁性体からなる磁気シールド膜および半導体素子１２と磁気シールド膜との間に介在し磁性体の拡散を防止するバッファ膜とを有する。
【解決手段】半導体装置１０は、半導体基板２０、半導体基板２０の主面上に形成され、かつ多層配線層１１Ｂを含む半導体素子１２、および半導体素子１２を被覆するヘテロ構造磁気シールド１７０を含む。ヘテロ構造磁気シールド１７０は、第一の磁気シールド積層構造１６Ａと磁気シールド積層構造１６Ａを覆う第二の磁気シールド積層構造１６Ｂを含む。第一および第二の磁気シールド積層構造１６Ａおよび１６Ｂは、いずれも、半導体素子１２を被覆する磁性体からなる磁気シールド膜および半導体素子１２と磁気シールド膜との間に介在し磁性体の拡散を防止するバッファ膜とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年の電子機器の小型化および高性能化に伴い、その電子機器に組み込まれる半導体デバイスの応答速度の高速化が要求されている。この要求に応え、デバイスの動作周波数は高くなり、半導体デバイスの内部配線を伝搬する信号の周波数も高くなっている。信号の高周波化に伴い、電磁放射ノイズの伝播によって、他の電子機器への電磁妨害がもたらされることがある。また、半導体デバイスの配線構造の微細化により、隣接配線間で発生するノイズ（配線間クロストーク）が顕著になると、半導体デバイスの誤動作が生じる懸念がある。このため、デバイスの高速化を進めながら、なおかつ、半導体デバイスの高信頼性を確保するためには、電磁放射ノイズを可能な限り低減することが望ましい。
【０００３】
電磁放射ノイズを低減するための手段として、特許文献１〜３には、磁性体の磁気損失を利用する方法が開示されている。
特許文献１（特開平６−２１０６０号公報）には、フェリ磁性体膜を含む多層配線構造を有する半導体デバイスが開示されている。この多層配線構造では、半導体基板上に、配線層、層間絶縁膜、フェリ磁性体膜、層間絶縁膜および配線層がこの順に形成されている。配線層と配線層との間にはフェリ磁性体膜が介在し、電磁シールド機能を発揮する。
特許文献２（特開平９−３３０９２９号公報）には、金属配線層を含む絶縁層上に磁性体層が形成された半導体装置が開示されている。
特許文献３（特開平８−２９８３１０号公報）には、基板上にスピネル構造フェライト層を有する半導体デバイスの製造方法が開示されている。同文献によれば、基板上にテンプレート層を形成し、テンプレート層上にスピネル構造を有するフェライト膜を形成すると、フェライト膜の熱処理をせずに、優れた磁気特性を有する膜を得られるとされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−２１０６０号公報
【特許文献２】特開平９−３３０９２９号公報
【特許文献３】特開平８−２９８３１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、半導体デバイス中に磁性体膜を設ける場合、この磁性体膜を構成する金属元素が拡散することで半導体デバイスの電気特性が劣化することが懸念される。その理由は、半導体デバイスの製造プロセス中の熱履歴によって、磁性体膜の構成材料の拡散が促進され、デバイス、配線層に達し、金属汚染により電気特性を劣化させるためであると推察される。たとえば、特許文献１に開示されている多層配線構造では、製造プロセス中に、フェリ磁性体膜の材料が層間絶縁膜を介して拡散して金属汚染を引き起こすおそれがある。
【０００６】
一方、半導体基板内の多層配線中に磁性体膜を設ける場合、磁性体膜の膜厚には配線設計上の制限があり、配線設計に合わないような厚い磁性体膜は用いることはできない。そのため、設計ルールに合うような膜厚で優れた磁気シールド効果を有するような磁性体膜が求められる。
【課題を解決するための手段】
【０００７】
本発明によれば、
基板と、
前記基板の主面上に形成され、かつ配線層を含む半導体素子と、
前記半導体素子を被覆する磁気シールドと、
を含み、
前記磁気シールドが、第一の構造体と前記第一の構造体を被覆する第二の構造体とを有し、
前記第一および第二の構造体が、いずれも、
前記半導体素子を被覆する磁性体からなる磁気シールド膜と、
前記半導体素子と前記磁気シールド膜との間に介在し前記磁性体の拡散を防止するバッファ膜とを有する、半導体装置が提供される。
【０００８】
また、本発明によれば、
基板の主面上に配線層を含む半導体素子を形成する工程と、
前記半導体素子を被覆する磁気シールドを形成する工程と、
を含み、
磁気シールドを形成する前記工程が、
前記半導体素子を被覆する第一の構造体を形成する工程と、
前記第一の構造体を被覆する第二の構造体を形成する工程と、
を含み、
第一および第二の構造体を形成する前記工程が、いずれも、
前記半導体素子を被覆し、かつ磁性体の拡散を防止するバッファ膜を形成する工程と、
前記バッファ膜を被覆し、かつ前記磁性体からなる磁気シールド膜を形成する工程と、を含む、半導体装置の製造方法が提供される。
【０００９】
本発明による半導体装置およびその製造方法では、半導体素子と磁気シールド膜との間にバッファ膜が介在するので、磁気シールド膜の磁性体材料が半導体素子に拡散し金属汚染を引き起こすことが抑制される。
また、本発明による半導体装置およびその製造方法では、バッファ膜と磁気シールド膜の積層構造から構成された構造体を多層膜化したヘテロ構造磁気シールドを設けることで、一つの磁気シールド膜の厚さを薄くしても、高い磁気シールド効果を得ることが可能となる。
【発明の効果】
【００１０】
本発明によれば、磁気シールド膜の磁性体材料が半導体素子に拡散し金属汚染を引き起こすことを抑制しながら、高い磁気シールド効果を実現し得る半導体装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】実施形態における半導体装置の構成を示す断面図である。
【図２】図１の半導体装置の製造工程を示す断面図である。
【図３】実施形態における積層膜のＸ線回折データを示す図である。
【図４】実施形態における積層膜の断面ＳＴＥＭ像を示す図である。
【図５】実施形態における積層膜のＸ線回折データを示す図である。
【図６】実施形態におけるＮｉ−Ｚｎ系フェライトのＸ線回折強度の酸素濃度依存性を示す図である。
【図７】実施形態における積層膜の磁気ヒステリシスの測定結果を示す図である。
【図８】実施形態における積層膜のＸ線回折強度と飽和磁化の関係を示す図である。
【図９】実施形態における積層膜の電流−電圧特性を示す図である。
【図１０】実施形態における積層膜の裏面ＳＩＭＳの結果を示す図である。
【図１１】実施形態における積層膜のフェライト膜厚と磁気ヒステリシスの関係を示す図である。
【図１２】実施形態におけるヘテロ構造磁気シールドの構成を示す断面図である。
【図１３】図１２のヘテロ構造磁気シールドのＸ線回折データを示す図である。
【図１４】図１２のヘテロ構造磁気シールドの磁気ヒステリシスを示す図である。
【図１５】図１２のヘテロ構造磁気シールドの電流−電圧特性のグラフを表す図である。
【図１６】実施形態におけるインダクタの構成を示す斜視図である。
【図１７】実施形態におけるインダクタと磁気シールド膜の構成を示す断面図である。
【図１８】実施形態におけるインダクタ特性と透磁率および抵抗率の関係を示す図である。
【図１９】実施形態における半導体装置の製造工程を示す断面図である。
【図２０】実施形態における半導体装置の製造工程を示す断面図である。
【図２１】実施形態における半導体装置の製造工程を示す断面図である。
【図２２】実施形態における半導体装置の製造工程を示す断面図である。
【図２３】実施形態における半導体装置の製造工程を示す断面図である。
【図２４】実施形態における半導体装置の製造工程を示す断面図である。
【図２５】実施形態における半導体装置の製造工程を示す断面図である。
【図２６】実施形態における半導体装置の製造工程を示す断面図である。
【図２７】実施形態におけるメモリセルの基本構造およびその等価回路を示す図である。
【図２８】実施形態における半導体装置の製造工程を示す断面図である。
【図２９】実施形態における半導体装置の製造工程を示す断面図である。
【図３０】実施形態における半導体装置の製造工程を示す断面図である。
【図３１】実施形態における半導体装置の構成を示す断面図である。
【図３２】実施形態における積層膜の断面ＳＴＥＭ像を示す図である。
【図３３】実施形態における積層膜に対して用いた２層モデルを示す図である。
【図３４】実施形態における２層モデルの１層あたりの磁気ヒステリシスを示す図である。
【図３５】実施形態における２層モデル積層膜の磁気ヒステリシスを示す図である。
【図３６】実施形態における保磁力Ｈcおよび飽和磁化Ｍsの２層モデルによる計算値および実測値を示す図である。
【図３７】実施形態におけるインダクタ周辺の磁場強度分布を示した図である。
【図３８】実施形態におけるインダクタンス特性の抽出に用いたπ型等価回路を示した図である。
【図３９】実施形態におけるインダクタンスの周波数依存性を示した図である。
【図４０】実施形態におけるインダクタのＱ値の周波数依存性を示した図である。
【発明を実施するための形態】
【００１２】
以下、本発明の種々の実施の形態について図面を参照しつつ説明する。なお、すべての図面において、同様な構成要素には同一符号が付され、その詳細な説明は重複しないように適宜省略される。
【００１３】
（第一の実施形態）
図１は、本実施形態における半導体装置の構成を示す断面図である。
図１に示した半導体装置１０は、基板（シリコン基板等の半導体基板２０）、半導体基板２０の主面上に形成され、かつ配線層（多層配線層１１Ｂ）を含む半導体素子１２、および半導体素子１２を被覆する磁気シールド（ヘテロ構造磁気シールド１７０）を含む。
【００１４】
ヘテロ構造磁気シールド１７０は、第一の構造体（第一の磁気シールド積層構造１６Ａ）と第一の磁気シールド積層構造１６Ａを被覆する第二の構造体（第二の磁気シールド積層構造１６Ｂ）が基板側からこの順に積層された構成である。ヘテロ構造磁気シールド１７０は、半導体素子１２の上面を選択的に被覆するように設けられてもよい。
【００１５】
第一の磁気シールド積層構造１６Ａおよび第二の磁気シールド積層構造１６Ｂは、いずれも、半導体素子１２を被覆する磁性体からなる磁気シールド膜および半導体素子１２と磁気シールド膜との間に介在し磁性体の拡散を防止するバッファ膜とを有する。
具体的には、第一の磁気シールド積層構造１６Ａは、半導体素子１２の上面を被覆する磁性体からなる第一の磁気シールド膜１５Ａと、半導体素子１２と磁気シールド膜１５Ａとの間に介在し磁性体の拡散を防止する第一のバッファ膜１４Ａとからなる。また、第一の磁気シールド積層構造１６Ａ上に形成される第二の磁気シールド積層構造１６Ｂは、第一の磁気シールド積層構造１６Ａと同様の積層構造を有する。図１では、第二の磁気シールド積層構造１６Ｂは、磁気シールド膜１５Ａの上部に設けられてこれを覆う第二の磁気シールド膜１５Ｂと、磁気シールド膜１５Ａと磁気シールド膜１５Ｂとの間に介在し磁性体の拡散を防止する第二のバッファ膜１４Ｂとからなる。
【００１６】
ヘテロ構造磁気シールド１７０は、磁気シールド膜とバッファ膜とが順次積層された基本構造体が少なくとも２層以上積層されていればよい。図１では、磁気シールド積層構造が２層重ねて形成されているヘテロ構造磁気シールド１７０の例を示したが、ヘテロ構造磁気シールド１７０は任意の層数を重ねて形成してもよい。ここで、ヘテロ構造磁気シールド１７０は、磁気シールド膜がバッファ膜に挟まれる構造、もしくは、バッファ膜が磁気シールド膜に挟まれる構造を有している。
【００１７】
半導体素子１２と第一のバッファ膜１４Ａとの間には、ＳｉＯ2膜などの絶縁膜（誘電体膜）１３が形成され、半導体素子１２とすべての磁気シールド積層構造が電気的に絶縁されている。
【００１８】
第一および第二の磁気シールド膜１５Ａ、１５Ｂを構成する磁性体は、軟磁性の強磁性体である。第一および第二の磁気シールド膜１５Ａ、１５Ｂは、たとえば同種の膜である。
第一および第二の磁気シールド膜１５Ａ、１５Ｂを構成する磁性体は、たとえばフェライトであり、さらに具体的には、スピネル型結晶構造を持つフェライト（スピネル型フェライト）とする。
スピネル型フェライトは、ＸＦｅ2Ｏ4およびＹ1-nＺnＦｅ2Ｏ4のうちの少なくとも一方の酸化物磁性体を主成分として含む。ここで、Ｘは、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、銅（Ｃｕ）、コバルト（Ｃｏ）、マンガン（Ｍｎ）および鉄（Ｆｅ）からなる群から選択される一種の元素である。ＹとＺは互いに異なる元素である。Ｙは、Ｎｉ、Ｚｎ、Ｃｕ、ＣｏおよびＭｎからなる群から選択される一種の元素であり、Ｚは、Ｙ以外の元素であって、Ｎｉ、Ｚｎ、Ｃｕ、ＣｏおよびＭｎからなる群から選択される一種である。また、ｎは、０＜ｎ＜１を満たす数である。
【００１９】
第一および第二のバッファ膜１４Ａ、１４Ｂは、たとえば同種の膜である。また、第一および第二のバッファ膜１４Ａ、１４Ｂは、各々独立して、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）およびルテニウム（Ｒｕ）の中から選択された一種の高融点金属膜、もしくは、Ｗ、Ｔａ、ＴｉおよびＲｕの中から選択された少なくとも一種の元素を含む合金膜であればよい。あるいは、第一および第二のバッファ膜１４Ａ、１４Ｂは、Ｗ、Ｔａ、ＴｉおよびＲｕからなる群から選択される一または二以上の元素を含む膜であってもよく、当該元素の窒化膜または当該元素の酸化膜を含んでもよい。これらのバッファ膜は、高融点金属膜、合金膜、酸化膜および窒化膜の中から選択された複数の膜（たとえば、Ｔｉ／ＴｉＮ膜やＴａ／ＴａＮ膜）からなる積層構造を有していてもよい。バッファ膜は、磁気シールド膜の磁性体材料の半導体素子１２への拡散を防止する機能を有する。特に窒化膜は、磁性体材料の拡散を防止する点で好ましいものである。
なお、本明細書では、積層構造を「上層／下層（基板側）」と表す。
【００２０】
さらに、第一および第二のバッファ膜１４Ａ、１４Ｂとしては、第一および第二の磁気シールド膜１５Ａ、１５Ｂとの格子整合性が高い膜を用いることができる。こうすることにより、第一および第二の磁気シールド膜１５Ａ、１５Ｂの結晶性を高めることができる。従って、バッファ膜および磁気シールド膜の積層構造を用いると、高い磁気シールド効果を得ることができる。さらに、バッファ膜と磁気シールド膜との格子整合性が高いために、バッファ膜および磁気シールド膜の界面において、磁気シールド膜の結晶性が特に高い。よって、磁気シールド積層膜を２層以上重ねたヘテロ構造磁気シールド１７０の構造を用いると、界面数が増すために、実効的に磁気シールド効果が改善される。ここでいう改善とは、磁気シールド膜の総膜厚が同等な場合において、ヘテロ構造磁気シールドを用いることで、磁気シールド効果が高まることを意味する。
【００２１】
なお、本明細書での「磁気シールド効果」とは、磁性体の透磁率、磁化による磁束密度、磁気共鳴による磁気損失、もしくは渦電流損失といった物理的な特性に基づく電磁ノイズ抑制効果を指す。
【００２２】
次に、半導体素子１２の構成を説明する。
図１の例では、半導体素子１２は、半導体基板２０上に形成されたトランジスタＴ１、Ｔ２を含む。これらトランジスタＴ１、Ｔ２の各々は、ゲート電極、ソース拡散領域およびドレイン拡散領域（拡散層１８）を含むｎ型またはｐ型のＭＯＳトランジスタである。トランジスタＴ１は、ＳＴＩ（Shallow Trench Isolation）などの素子分離領域２１、２２により他の素子と分離され、トランジスタＴ２も、ＳＴＩなどの素子分離領域２２、２３により他の素子と分離されている。
【００２３】
トランジスタＴ１、Ｔ２の上には第一層間絶縁膜２６が形成されている。第一層間絶縁膜２６には、トランジスタＴ１のソース拡散領域またはドレイン拡散領域の一方に接続されたコンタクトプラグ４１Ａと、トランジスタＴ１のソース拡散領域またはドレイン拡散領域の他方に接続されたコンタクトプラグ４１Ｂとが形成されている。コンタクトプラグ４１Ａ上に導電層５１Ａが、コンタクトプラグ４１Ｂ上に導電層５１Ｂがそれぞれ形成されている。さらに、第一層間絶縁膜２６には、トランジスタＴ２のソース拡散領域またはドレイン拡散領域の一方に接続されたコンタクトプラグ４２Ａと、トランジスタＴ２のソース拡散領域またはドレイン拡散領域の他方に接続されたコンタクトプラグ４２Ｂとが形成されている。コンタクトプラグ４２Ａ上に導電層５２Ａが、コンタクトプラグ４２Ｂ上に導電層５２Ｂがそれぞれ形成されている。
トランジスタＴ１、Ｔ２、コンタクトプラグ４１Ａ、４１Ｂ、４２Ａ、４２Ｂおよび第一層間絶縁膜２６は、トランジスタ層１１Ａを構成する。
【００２４】
第一層間絶縁膜２６上には、第二層間絶縁膜２７、第三層間絶縁膜２８および第四層間絶縁膜２９が下からこの順に積層されている。第二層間絶縁膜２７、第三層間絶縁膜２８および第四層間絶縁膜２９は、多層配線層１１Ｂを構成する。第三層間絶縁膜２８と第四層間絶縁膜２９には、インダクタ６２を構成する埋め込み配線が形成されている。この多層配線層１１Ｂとトランジスタ層１１Ａは、タングステン（Ｗ）などのコンタクトプラグ４１Ａ、４１Ｂ、４２Ａ、４２Ｂを介して電気的に相互接続されている。第一〜第四層間絶縁膜２６〜２９は、たとえば低誘電率材料からなる。低誘電率材料としては、たとえば、ＳｉＯＣ、ＳｉＣ、ＳｉＯＦ、多孔質ＳｉＯ2、または多孔質ＳｉＯＣが挙げられる。
【００２５】
次に、図２（Ａ）〜図２（Ｃ）を参照しながら、半導体装置１０の製造方法を説明する。図２（Ａ）〜図２（Ｃ）は、図１に示した半導体装置１０の製造工程を示す断面図である。
半導体装置１０の製造方法は、たとえば以下の工程を含む：
ステップ１１：半導体基板２０の主面上に配線層（多層配線層１１Ｂ）を含む半導体素子１２を形成する工程、および
ステップ１２：半導体素子１２を被覆する磁気シールド（ヘテロ構造磁気シールド１７０）を形成する工程。
【００２６】
ヘテロ構造磁気シールド１７０を形成する工程（ステップ１２）は、
ステップ２１：半導体素子１２を被覆する第一の構造体（第一の磁気シールド積層構造１６Ａ）を形成する工程、および
ステップ２２：第一の構造体を被覆する第二の構造体（第二の磁気シールド積層構造１６Ｂ）を形成する工程
を含む。
【００２７】
第一の磁気シールド積層構造１６Ａおよび第二の磁気シールド積層構造１６Ｂを形成する工程（ステップ２１〜２２）は、いずれも、
ステップ３１：半導体素子１２を被覆し、かつ磁性体の拡散を防止するバッファ膜を形成する工程、および
ステップ３２：バッファ膜を被覆し、かつ磁性体からなる磁気シールド膜を形成する工程
を含む。
【００２８】
また、半導体素子１２を形成するステップ１１の後、半導体素子１２を被覆する絶縁膜３０を形成する工程をさらに含み、ヘテロ構造磁気シールド１７０を形成するステップ１２において、ヘテロ構造磁気シールド１７０が絶縁膜３０を被覆するようにヘテロ構造磁気シールド１７０を形成する。
以下、さらに具体的に説明する。
【００２９】
図２（Ａ）に示すように、シリコン基板等の半導体基板２０上に、Ｔｒ１、Ｔｒ２等の所定の素子を形成し、トランジスタ層１１Ａを得る。
そして、トランジスタ層１１Ａ上に、多層配線層１１Ｂを形成し、半導体素子１２を得る。多層配線層１１Ｂの形成工程は、インダクタ６２（図１）を形成する工程を含む。
具体的には、トランジスタ層１１Ａの上に、第二層間絶縁膜２７、第三層間絶縁膜２８および第四層間絶縁膜２９を積層する。第二層間絶縁膜２７、第三層間絶縁膜２８および第四層間絶縁膜２９には、たとえばダマシンプロセス（シングルダマシンプロセスまたはデュアルダマシンプロセス）により埋め込み配線６０、６１が形成される。ダマシンプロセスでは、フォトリソグラフィー工程により、第二層間絶縁膜２７に溝を形成し、当該溝にバリアメタルおよびＣｕシード膜をスパッタ法で順次形成し、続いて、電解めっき法により当該溝の内部にＣｕ膜を成長させて当該溝にＣｕ膜を埋設する。その後、化学機械的研磨法（Chemical Mechanical Polishing：ＣＭＰ）により余剰のＣｕ膜を除去する。これにより、第二層間絶縁膜２７に埋め込み配線６０が形成される。第三層間絶縁膜２８および第四層間絶縁膜２９にも、同様のプロセスで埋め込み配線が形成される。
【００３０】
そして、図２（Ａ）に示すように、半導体素子１２の多層配線層１１Ｂの上に、絶縁膜１３を形成する。絶縁膜１３は、Ｃｕの酸化防止およびＣｕの拡散防止のための配線キャップとして機能する。絶縁膜１３の材料は、たとえば、ＳｉＮもしくはＳｉＣＮである。または、絶縁膜１３は、ハードマスク絶縁膜を含む多層絶縁膜や、パッシベーション用の絶縁膜であってもよい。ヘテロ構造磁気シールド１７０と半導体素子１２とが絶縁される限りにおいて、特に絶縁膜１３の膜種に限定はない。
【００３１】
次に、図２（Ｂ）に示すように、絶縁膜１３上に、たとえばＤＣ（Direct Current）スパッタ法により第一のバッファ膜１４Ａを形成する。続いて、この第一のバッファ膜１４Ａ上に、たとえばＲＦ（Radio Frequency）マグネトロンスパッタ法により、スピネル型結晶構造を有するフェライトからなる第一の磁気シールド膜１５Ａを形成し、第一の磁気シールド積層構造１６Ａを得る。ここで、第一の磁気シールド積層構造１６Ａの形成時のプロセス温度の上限を、多層配線層１１Ｂのプロセス温度の上限に準じた３００〜４００℃の範囲内に設定することができる。
さらに、図２（Ｃ）に示すように、同様のプロセスを用いて、第一の磁気シールド膜１５Ａ上に、第二のバッファ膜１４Ｂおよび第二の磁気シールド膜１５Ｂを順次形成し、第二の磁気シールド積層構造１６Ｂを得る。こうして、第一の磁気シールド積層構造１６Ａと第二の磁気シールド積層構造１６Ｂから構成されるヘテロ構造磁気シールド１７０が得られる。
なお、第一の磁気シールド積層構造１６Ａと第二の磁気シールド積層構造１６Ｂから構成されるヘテロ構造磁気シールド１７０については、同様のプロセスを用いて任意の総数を重ねてもよい。
【００３２】
以上により、図１に示した半導体装置１０が得られる。
本実施形態によれば、第一の磁気シールド積層構造１６Ａと第二の磁気シールド積層構造１６Ｂから構成されるヘテロ構造磁気シールド１７０を設けることにより、半導体装置の製造プロセス中に、磁性体膜の材料の拡散を効果的に抑制することができる。
また、本実施形態において、格子整合性の高いバッファ膜と磁気シールド膜の積層構造を多層膜化したヘテロ構造磁気シールド１７０を形成することで、薄い膜厚の磁気シールド膜を用いて、高い磁気シールド効果を得ることが可能である。
【００３３】
また、多層配線中に磁性体膜を設ける場合、磁性体膜の形成温度は、配線形成プロセス温度に適合していなければならない。たとえば、背景技術の項で前述した特許文献３では、スピネル構造金属酸化物層の形成は配線形成プロセス温度に準じたプロセスを用いているが、スピネル構造金属酸化物層の下層のテンプレート層にアニール処理が用いられており、多層配線中に磁性体膜を設けるようなプロセスには適していない。
これに対し、本実施形態によれば、配線形成プロセスに適合したプロセスで、半導体基板内の多層配線中に磁性体膜を設け、磁性体膜の薄膜化と高い磁気シールド効果を同時に実現することが可能となる。たとえば、ヘテロ構造磁気シールド１７０を形成する工程（ステップ１２）は、４５０℃以下のプロセス温度で行われる。
また、ダマシンプロセスでは、層間絶縁膜の耐熱性が低いことを考慮してプロセス温度の上限を３５０〜４００℃の範囲内に設定するのが一般的である。その理由は、低誘電率材料の構成原子間の結合力が比較的弱いため、高熱処理を受けると低誘電率材料の熱分解や脱ガスが生じるからである。よって、多層配線層１１Ｂを形成する場合、その多層配線層１１Ｂとともに第一の磁気シールド膜１５Ａを形成するプロセスでも、そのプロセス温度の上限をたとえば３５０〜４００℃の範囲内に設定する。
【００３４】
また、本実施形態の磁気シールド構造では、磁性体材料の拡散防止機能を有する第一のバッファ膜１４Ａの上に第一の磁気シールド膜１５Ａが順次形成される磁気シールド積層膜であるので、磁性材料の拡散が防止され、金属汚染が起こらない構造を実現している。
【００３５】
以下、Ｎｉ−Ｚｎスピネル型フェライト（Ｎｉ1-nＺｎnＦｅ2Ｏ4、０＜ｎ＜１）からなる磁気シールド膜を用いた種々の積層磁気シールド構造の特性の測定結果について説明する。バッファ膜はＤＣスパッタ法により形成され、バッファ膜上に、Ｎｉ0.5Ｚｎ0.5Ｆｅ2Ｏ4のターゲット材料を用いたＲＦスパッタ法により磁気シールド膜が成膜されている。Ｎｉ−Ｚｎスピネル型フェライト（以下、単に「Ｎｉ−Ｚｎ系フェライト」とも呼ぶ。）の成膜条件は、ＲＦパワーを３ｋＷとし、チャンバ内に導入したガス種をアルゴン（Ａｒ）ガスおよび酸素（Ｏ2）ガスとしたものである。まず、Ｎｉ−Ｚｎスピネルフェライト膜とバッファ膜からなる磁気シールド積層膜に関する特性結果について述べる。
【００３６】
図３は、１００ｎｍ膜厚のバッファ膜上に、磁気シールド膜として２００ｎｍ膜厚のＮｉ−Ｚｎ系フェライト膜が形成された場合のＸ線回折（X-Ray Diffraction: ＸＲＤ）データを表すグラフである。図３において、グラフの横軸は散乱角２θ（単位：°、θ：ブラッグ反射角）を示し、縦軸はＸＲＤ強度を任意単位（ａｒｂ． ｕｎｉｔ）で示している。バッファ膜には、アモルファス酸化ケイ素（ＳｉＯ2）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）を用い、Ｎｉ−Ｚｎ系フェライト膜は、酸素濃度８％で成膜したものを用いている。
【００３７】
バッファ膜の材料がＳｉＯ2である（図３中「／ＳｉＯ2」）場合とＴａＮである場合（図３中「／ＴａＮ」）を比較すると、ＴａＮを用いた方が、スピネル（３１１）強度が非常に高いことがわかる。この理由としては、ＴａＮ膜の最配向面とＮｉ−Ｚｎ系フェライト膜の最配向面（すなわちスピネル（３１１）面）との格子整合性が良好であり、Ｎｉ−Ｚｎ系フェライトの初期のグレイン成長時に、スピネル（３１１）面が成長しやすいことが推察される。
一方、バッファ膜にＴｉを用いた場合（図３中「／Ｔｉ」）では、スピネル｛１１１｝の強い配向が起きていることがわかる。これは、同様に、Ｔｉの（００２）面とＮｉ−Ｚｎ系フェライトのスピネル｛１１１｝面の格子整合性が良好であるためである。なお、｛１１１｝面は、具体的には、（１１１）面およびその等価面をいう。
【００３８】
以上より、バッファ膜の材料の選択により、配向面の選択、および高結晶化が可能であるといえる。
たとえば、磁気シールド膜が、スピネル型結晶構造を有する磁性体からなるとともに、膜厚方向に配向した（３１１）面を有していてもよく、このとき、バッファ膜が、ＴａＮを主成分として含んでもよい。また、このときさらに、第一の磁気シールド積層構造１６Ａが、第二のバッファ膜１４Ｂと第二の磁気シールド膜１５Ｂとからなり、第二の磁気シールド積層構造１６Ｂが第一の磁気シールド積層構造１６Ａの上部を被覆し、第二の磁気シールド積層構造１６Ｂにおける磁性体が、膜厚方向に配向した（３１１）面を有していてもよい。
また、図５を参照して後述するように、バッファ膜が、ＴａＮを主成分として含み、磁気シールド膜が、スピネル型結晶構造を有する磁性体からなるとともに、膜厚方向に配向した（４００）面を有してもよい。
また、バッファ膜が、Ｔｉを主成分として含み、磁気シールド膜が、膜厚方向に配向した｛１１１｝面を有してもよい。
図３で用いたバッファ膜は、ＬＳＩ中の多層配線形成プロセスにおけるバリアメタルとして用いられており、半導体プロセスへの親和性が高い。
【００３９】
図３においては、バッファ膜Ｔｉ上と、バッファ膜ＴａＮ上で、Ｎｉ−Ｚｎ系フェライト膜の配向面が異なることを示した。次に、Ｎｉ−Ｚｎ系フェライトの配向性の差を調べるために、断面ＳＴＥＭ（scanning transmisson electron microscope：走査透過型電子顕微鏡）を用いた微細構造観察を行った。
図４（Ａ）および図４（Ｂ）は、図３のＸ線回折データに対応した積層膜、すなわちＮｉ−Ｚｎ系フェライト／ＴａＮとＮｉ−Ｚｎ系フェライト／Ｔｉの断面ＳＴＥＭ像を示す図である。バッファ膜がＴｉの場合（図４（Ａ））、Ｎｉ−Ｚｎ系フェライトは、バッファ膜Ｔｉの構造に沿ってグレイン成長しており、明らかにバッファ膜がＴａＮの場合（図４（Ｂ））とグレイン成長の仕方が異なっている。バッファ膜Ｔｉ上でのＮｉ−Ｚｎ系フェライトのグレイン成長における優先配向面が、図３で示したスピネル（１１１）面の配向に相当していると考えられる。したがって、バッファ膜の結晶構造を制御して磁気シールド膜の配向面を制御することにより、電磁ノイズの周波数や電磁ノイズの伝播方向に合わせた高い電磁ノイズ抑制効果を実現することが可能となる。
【００４０】
図５は、積層膜のＸ線回折データを示す図であり、Ｎｉ−Ｚｎ系フェライト／ＴａＮの積層膜の酸素濃度０、４、８（％）でのＸ線回折データを示している。図５より、酸素濃度を８％とした条件下でのスピネル（３１１）面の強度が非常に高く、酸素濃度を４％とした条件下ではスピネル（４００）面の配向が強く生じていることがわかる。
成膜時の酸素濃度を８％としたとき、Ｎｉ−Ｚｎ系フェライト膜にスピネル（４００）面の配向は観測されない。これは、Ｎｉ−Ｚｎ系フェライトの結晶格子中に占める酸素イオンの配置や鉄の価数が酸素濃度の影響を受けて、Ｎｉ−Ｚｎ系フェライトの結晶構造が変化したからである。ゆえに、成膜時の酸素濃度によって、Ｎｉ−Ｚｎ系フェライトの配向面を制御することが可能である。
【００４１】
図６は、上記Ｎｉ−Ｚｎ系フェライトに関するスピネル（３１１）面のＸ線回折強度の酸素濃度依存性を示す図である。図６は、Ｎｉ−Ｚｎ系フェライト／ＴａＮ積層構造における（３１１）面のＸ線回折強度とＮｉ−Ｚｎ系フェライト膜の成膜時酸素濃度の関係をプロットしたグラフである。ここでは、バッファ膜ＴａＮを用いた２層膜を用いている。図６のグラフの横軸は成膜時の酸素濃度（単位：％）を示し、その縦軸は（３１１）面のＸ線強度（単位：ａｒｂ． ｕｎｉｔ）を示している。
【００４２】
図６より、スピネル（３１１）面の配向性は、酸素濃度にも強く依存し、酸素濃度が８％程度で、最も高くなることがわかる。ここでは、フェライトスパッタ時のチャンバ内圧力Ｐが３．２ｍＴｏｒｒ（図中「○」）および６．４ｍＴｏｒｒ（図中「▽」）のデータを示しており、配向性は、主に酸素濃度により決まることがわかる。
【００４３】
図７は、図３に示した結晶性を有する、Ｎｉ−Ｚｎ系フェライト／ＴａＮとＮｉ−Ｚｎ系フェライト／ＳｉＯ2、Ｎｉ−Ｚｎ系フェライト／Ｔｉの３つの積層構造の磁気ヒステリシスの測定結果を示すグラフである。図７のグラフの横軸は外部磁場Ｈｅｘ（単位：ｋＯｅ）を示し、その縦軸は磁化Ｍｓ（単位：ｋＧ）を示している。図３と比較すると、Ｎｉ−Ｚｎ系フェライトの高結晶化によりスピネル（３１１）面の強度が高まると、飽和磁化が大きくなり、保磁力が低下し、透磁率が大きくなることが分かる。したがって、バッファ膜として特にＴａＮ膜を使用することで、Ｎｉ−Ｚｎ系フェライトの高結晶化と磁気シールド効果のより一層の向上が可能となる。
【００４４】
図８は、スピネル（３１１）面の強度と飽和磁化の関係をプロットしたグラフである。図８より、スピネル（３１１）面の強度と飽和磁化には正の相関関係があることがわかる。ゆえに、より高い磁気シールド効果を得るには、スピネル（３１１）面の高配向が必要である。Ｎｉ−Ｚｎ系フェライト膜のスピネル（３１１）面の高配向に寄与するバッファ膜ＴａＮは、高いシールド効果を得るために好適なバッファ膜であることが分かる。
【００４５】
図９は、Ｎｉ−Ｚｎ系フェライト／ＴａＮ積層構造の電流−電圧特性を示すグラフである。図９は、Ｎｉ−Ｚｎ系フェライト膜の成膜時酸素濃度依存性をプロットしたグラフであり、Ｎｉ−Ｚｎ系フェライト膜の成膜時の酸素濃度（Ｏ2／Ａｒ）を０％、４％、８％および１２％とした場合の測定値がプロットされている。
【００４６】
図９のグラフによれば、酸素濃度８％と１２％の条件下では、Ｎｉ−Ｚｎ系フェライト膜が高抵抗化していることが分かる。これら２つの条件では、図８の高飽和磁化の条件も満たしており、高抵抗、高飽和磁化および高透磁率のいずれをも実現することができる。一方、酸素濃度が０％と４％の条件下では、酸素欠陥によりＮｉ−Ｚｎ系フェライト膜は低抵抗化する。ただし、パーマロイ（ＮｉＦｅの合金）、アモルファス磁性体（ＣｏＺｒＴａなど）の軟磁性体の電気抵抗率は、１０-5〜１０-6Ω・ｃｍのオーダーであるので、酸素濃度が０％と４％の条件下で形成されたＮｉ−Ｚｎ系フェライト膜は、当該他の軟磁性体と比べて遙かに高い電気抵抗率を有しており、高周波での渦電流損失を充分に抑制することができる。
【００４７】
次に、膜厚１００ｎｍのＳｉＯ2膜上に膜厚１５ｎｍのＴａＮ膜をバッファ膜として形成し、このＴａＮ膜上に膜厚２００ｎｍのＮｉ−Ｚｎ系フェライト膜を磁気シールド膜として形成した。この構成において、バッファ膜であるＴａＮの磁性材料に対する拡散防止効果について調べた。
図１０は、裏面二次イオン質量分析（backside Secondary Ion Mass Spectrometry：裏面ＳＩＭＳ）の結果を示すグラフである。なお、裏面ＳＩＭＳとは、ＳＩＭＳによる試料裏面からの深さ方向分析を意味する。試料として、Ｎｉ−Ｚｎ系フェライト／ＴａＮ／ＳｉＯ2の３層構造を、窒素雰囲気中３５０℃の下で７時間アニール処理したものが使用された。図１０のグラフ中、破線は、ＴａＮ膜とＳｉＯ2膜との界面位置を表している。このグラフから明らかなように、破線よりもＳｉＯ2膜側の領域にＮｉ、Ｚｎ、Ｆｅが拡散して侵入していない。すなわち、ＴａＮ膜が拡散防止膜として機能していることが分かる。図１のバッファ膜１４Ａ、１４Ｂとして、Ｗ膜、Ｒｕ膜、Ｔａ膜、Ｔｉ膜およびＴｉＮ膜の各々を用いた場合でも、ＴａＮ膜の場合と同様に拡散防止効果を得ることができる。従って、本実施形態の磁気シールド膜が拡散防止膜に囲まれた構造を半導体基板中に形成すると、層間膜中への金属汚染の恐れがないため、たとえば半導体装置の信頼性および製造歩留まりを向上させることが可能となる。
【００４８】
次に、バッファ膜ＴａＮ１００ｎｍ上にＮｉ−Ｚｎ系フェライト膜を２００、４００、６００、８００（ｎｍ）と各々成膜した積層膜（図１１（Ａ））の磁気特性の磁性体膜厚依存性について調べた。図１１（Ｂ）に、各々の膜厚での磁気ヒステリシスデータを示す。図１１（Ｂ）は、積層膜のフェライト膜厚と磁気ヒステリシスの関係を示す図であり、フェライト膜厚を大きくすると、飽和磁化が低下していることが分かる。これは、Ｎｉ−Ｚｎ系フェライト膜の厚膜化では結晶性が特に改善されないということを示している。加えて、膜厚を大きくすると、低抵抗化し、磁性体膜中で発生する渦電流損失が増加し、磁気シールド効果は低下してしまう。
【００４９】
以上により、バッファ膜ＴａＮでは、Ｎｉ−Ｚｎ系フェライトのスピネル（３１１）面の成長が促進されること、Ｎｉ−Ｚｎ系フェライトの厚膜化では、結晶化が進まず、磁気特性が改善されないことを示した。この結果から、バッファ膜ＴａＮとＮｉ−Ｚｎ系フェライト膜の積層膜では、バッファ膜ＴａＮとＮｉ−Ｚｎ系フェライト膜の界面の結晶性が支配的であると考えられる。界面を利用する、つまり、バッファ膜ＴａＮと磁気シールド膜Ｎｉ−Ｚｎ系フェライト膜を順次に積層することによって、実効的に結晶性を高めることができ、磁気シールド効果も高められる。また、薄膜化して積層することで、実効的に磁性体膜の渦電流損失を低減することが可能である。
【００５０】
以下、バッファ膜および磁気シールド膜を順次積層した構造であるヘテロ構造磁気シールドに関する種々の特性結果について説明する。Ｎｉ−Ｚｎ系フェライト／ＴａＮの積層膜を１層と考え、２、３、４層と多層膜化した水準を用いた。ヘテロ構造磁気シールドにおけるＮｉ−Ｚｎ系フェライトの総膜厚は２００ｎｍとし、ＴａＮの膜厚は各々２５ｎｍとした。
【００５１】
図１２（Ａ）〜図１２（Ｄ）は、それぞれ、１〜４層として用いたヘテロ構造磁気シールドの構成を示す断面図である。図１２（Ａ）〜図１２（Ｄ）におけるすべての構造で、Ｎｉ−Ｚｎ系フェライト膜の総膜厚は２００ｎｍであり、バッファ膜ＴａＮは１層あたり２５ｎｍとしている。Ｎｉ−Ｚｎ系フェライトは、スピネル（３１１）面の強度が最も高かった、酸素濃度８％（チャンバー内圧力Ｐ＝３．２ｍｔｏｒｒ）、３００℃の条件で、ＲＦマグネトロンスパッタを用いて各々成膜した。バッファ膜ＴａＮについては、ＤＣスパッタを用いて、室温にて成膜を行った。
【００５２】
図１３は、図１２（Ａ）〜図１２（Ｄ）に示したヘテロ構造磁気シールドに対応するＸ線回折データを示す図である。図１３から、積層数が増すほど、Ｎｉ−Ｚｎ系フェライトのスピネル（３１１）強度が増している。これは、図３２（Ａ）および図３２（Ｂ）を参照して後述するように、バッファ膜とＮｉ−Ｚｎ系フェライトの界面付近に、高い結晶層が存在していることによる。
また、バッファ膜／Ｎｉ−Ｚｎ系フェライト膜の界面付近と、それ以外の場所の結晶化度が同等であれば、Ｎｉ−Ｚｎ系フェライト膜厚が一定で、積層数に応じてスピネル（３１１）強度が増すということは起き得ない。従って、バッファ膜とＮｉ−Ｚｎ系フェライト膜の界面付近には高結晶層が存在している。上記界面の高結晶層を多く用いる、つまり、ヘテロ構造化することで、Ｎｉ−Ｚｎ系フェライト膜厚が同じであるヘテロ構造磁気シールドにおいても、実効的に高いスピネル（３１１）強度を得ることができるため、高い磁気シールド効果を得ることができる。
【００５３】
かかるへテロ構造磁気シールドは、たとえばＮｉ−Ｚｎ系フェライト上にＴａＮを成膜し、その上にＮｉ−Ｚｎ系フェライトを成膜することで形成される。また、へテロ構造化において、（３１１）強度が増すのは、バッファ膜ＴａＮの効果によりＮｉ−Ｚｎ系フェライトの(３１１)面の高配向することで起きる。ここで、前記へテロ構造における、Ｎｉ−Ｚｎ系フェライトの実効的な（３１１）高配向効果は、Ｎｉ−Ｚｎ系フェライト上のバッファ膜も、ＴａＮ膜のように、当該バッファ膜上に、次に成膜されるＮｉ−Ｚｎ系フェライトの高配向を起こす効果を有するような膜構造を保っていることが不可欠である。
すなわち、図３に示したように、Ｎｉ−Ｚｎ系フェライトの（３１１）高配向は、（１１０）配向したバッファ膜ＴａＮ構造による。仮に、Ｎｉ−Ｚｎ系フェライト上に成膜したＴａＮが、（１１０）配向を有していない場合は、へテロ構造化において、（１１０）配向を有していないＴａＮ上に成膜されるＮｉ−Ｚｎ系フェライトの実効的な（３１１）高配向は起きないと考えられる。
【００５４】
図１３に示したヘテロ構造におけるＸ線回折結果より、前記Ｎｉ−Ｚｎ系フェライト/ＴａＮ構造の多層化により、Ｎｉ−Ｚｎ系フェライトの（３１１）強度とともに、バッファ膜ＴａＮの（１１０）強度が増していることが分かる。このことから、へテロ構造におけるＮｉ−Ｚｎ系フェライト上のバッファ膜ＴａＮは、バッファ膜上にＮｉ−Ｚｎ系フェライトを成膜した際も、Ｎｉ−Ｚｎフェライトの（３１１）高配向に寄与するような、（１１０）配向したバッファ膜ＴａＮとして機能するといえる。へテロ構造化によるＮｉ−Ｚｎ系フェライト膜の（３１１）高配向効果は、ＴａＮ（１１０）のバッファ膜としての効果に依るとともに、前記バッファ膜（１１０）構造がＮｉ−Ｚｎ系フェライト上に成膜された場合においても、（１１０）構造を保って、順次積層されるＮｉ−Ｚｎ系フェライトに対しても、同様に（３１１）高配向効果を有するために得られると考えられる。
【００５５】
図３２（Ａ）および図３２（Ｂ）は、作成した積層膜の断面ＳＴＥＭ像を示す図である。図３２（Ａ）は、図１２（Ａ）の構造に対応し、シリコン基板（図中「Ｓｉ」）にＮｉ−Ｚｎ系フェライト膜／ＴａＮバッファ膜の積層体を１層形成した構造体の断面図である。図３２（Ｂ）は、図１２（Ｄ）の構造に対応し、シリコン基板図中「Ｓｉ」にＮｉ−Ｚｎ系フェライト膜／ＴａＮバッファ膜の積層体を４層形成した構造体の断面図である。
【００５６】
図３２（Ａ）より、１層膜では、Ｎｉ−Ｚｎ系フェライト膜とＴａＮバッファ膜との界面から５０ｎｍ程度の厚さの領域において、フェライト膜が緻密な高結晶層として形成されていることがわかる。また、図３２（Ｂ）より、４層膜では、Ｎｉ−Ｚｎ系フェライト膜が厚さ方向全体にわたって高結晶化しており、バッファ層を挟んで高結晶層の積層体が形成されていることがわかる。
【００５７】
図１４（Ａ）および図１４（Ｂ）は、図１２（Ａ）〜図１２（Ｄ）それぞれのヘテロ構造磁気シールドの磁気ヒステリシスを示す図である。図１４（Ａ）は、図１４（Ｂ）の一部を拡大して示す図である。図１４（Ａ）および図１４（Ｂ）より、ヘテロ構造化により、保磁力が低減され、飽和磁化（ここでは、外部磁場１０ｋＯｅでの磁化とする）が増加することが分かる。保磁力の低減は、膜厚が薄いＮｉ−Ｚｎ系フェライト膜の個々の層の磁化反転が、１層のＮｉ−Ｚｎ系フェライト膜と比較すると、容易になったためである。また、ヘテロ構造磁気シールドのように、磁気シールド膜を多層化することで飽和磁化が増加するのは、多層化によって、図１３を参照して前述したように、同じ総膜厚のＮｉ−Ｚｎ系フェライトの結晶性が実効的に高まったためである。
【００５８】
次に、ヘテロ構造磁気シールドの電気特性について述べる。図１５は、Ｎｉ−Ｚｎ系フェライト／ＴａＮのへテロ積層構造の電流−電圧特性を示すグラフである。図１５のグラフによれば、Ｎｉ−Ｚｎ系フェライト／ＴａＮにより構成される多層磁気シールド膜は１〜４層のすべての構造において、ＭΩｃｍオーダーの同等の抵抗率を有することがわかる。よって、ヘテロ構造磁気シールドは、高い抵抗率を維持しながら、透磁率を高めることができ、高い磁気シールド効果を有する膜として機能すると考えられる。つまり、Ｎｉ−Ｚｎ系フェライト／ＴａＮのヘテロ構造磁気シールド積層構造は、高配向性、高抵抗率、高透磁率を実現できる構造であるといえる。ヘテロ構造磁気シールド多層構造において、抵抗率のオーダーはＭΩｃｍであり、ヘテロ構造化によらず、同等である。
図１４および図１５より、バッファ膜、磁気シールド膜の積層化により、絶縁性を保ちながら、透磁率を高めることが可能であることがわかる。
【００５９】
つづいて、へテロ構造における磁気特性の改善効果を定量的に議論する。図３２（Ａ）より、ＴａＮ上のＮｉ−Ｚｎ系フェライトの初期成長層５０ｎｍは高結晶層であり、高飽和磁化、低保磁力な膜、つまり高透磁率な膜であると推察される。
そこで、以下、初期成長層の効果について、磁気特性関する定量的な解析をおこなった。ＴａＮ上の５０ｎｍ厚の高結晶Ｎｉ−ＺｎフェライトをＡ層、それ以外のＮｉ−ＺｎフェライトをＢ層とした「２層モデル」を用いて、へテロ構造の磁気特性の改善効果の妥当性を以下に示す。Ｎｉ−ＺｎフェライトおよびバッファＴａＮ膜のヘテロ構造磁気シールド中のＮｉ−Ｚｎフェライトがバッファ膜ＴａＮ上の５０ｎｍ膜厚のＡ層、およびそれ以外の箇所のフェライト層をＢ層とした「２層」よりなるという意味で、「２層モデル」としている。
Ａ層と１層あたり５０ｎｍ厚相当のＢ層とを「２層モデル」に適用すると、Ｎｉ−Ｚｎ系フェライト／ＴａＮのヘテロ構造は、図３３のように表せる。たとえば、１層膜は、１層のＡ層と３層のＢ層とからなり、４層膜は、４層のＡ層からなると考える。
【００６０】
磁気特性の定量的な議論を行う際に、双曲線正接関数（tangent hyperbolic）を用いて磁気ヒステリシスを表すこととする。
すなわち、磁気ヒステリシスを、外部磁場Ｈを変数として以下の式（ａ）と表す。
【００６１】
【数１】
【００６２】
上記式（ａ）において、ａおよびｂは定数、Ｍ0は飽和磁化、Ｈcは保磁力である。また、５０ｎｍ相当のＡ層およびＢ層の磁化を、それぞれＭ（Ｈ）AおよびＭ（Ｈ）Bと表すと、積層構造の磁化は、以下の式（ｂ）で表される。
【００６３】
【数２】
【００６４】
上記式（ｂ）において、ｔAおよびｔBは、それぞれ、積層構造中のＡおよびＢ層の総膜厚である。よって、図３３で、１層構造の磁化はＭ（Ｈ）A＋Ｍ（Ｈ）Bで与えられ、４層構造の磁化は４Ｍ（Ｈ）Aで与えられる。２層モデルと上記式（ａ）および（ｂ）から、図１４の実測データをフィッティングして、Ａ層およびＢ層それぞれの磁気ヒステリシスが図３４のように抽出される。図３４は、２層モデルの１層あたりの磁気ヒステリシスを示す図である。図３４より、Ｂ層に比べて、ＴａＮ上の初期成長層であるＡ層が高飽和磁化、低保磁力な層である。これは、断面ＴＥＭ（図３２）、Ｘ線回折（図１３）、磁気ヒステリシス（図１４）の実測データから、Ａ層が（３１１）の高結晶層で、高透磁率を有することとも一致する。
【００６５】
図３４で得られたＡ層、Ｂ層の磁気ヒステリシスから、２層モデルを用いて図３３に示した各ヘテロ構造の磁気ヒステリシスをそれぞれ計算して得られた結果を図３５に示す。図３５より、図１４の実測データと同様に、へテロ構造化により、高飽和磁化、低保磁力、つまり高透磁率化が起きていることがわかる。
【００６６】
図３６は、保磁力Ｈcおよび飽和磁化Ｍsについて、図１４の実測データと図３５の２層モデルによる計算結果を示す図である。図３６より、２層モデルが実測結果を非常に良く再現していることが分かる。したがって、ＴａＮ上のＮｉ−Ｚｎ系フェライトの初期成長層は高結晶な、高透磁率な層であり、へテロ構造化によって、磁気シールドフェライト膜の磁気シールド効果を高めることが可能であると言える。
【００６７】
次に、ヘテロ構造磁気シールド１７０の磁気シールド効果についてさらに説明する。
高周波ノイズの抑制には、高周波帯での磁気損失を利用しており、磁気損失が起こる周波数は、磁気共鳴周波数により決まる。磁気共鳴周波数は、磁気異方性磁場に比例し、異方性が高いものほど、共鳴周波数が高周波側にシフトする。磁気異方性は、形状による制御が可能であり、薄膜では、膜厚が薄いほど、面直方向の反磁場が増すために、面内の磁気異方性が増加し、磁気共鳴周波数が高まる。したがって、本実施形態で提案したヘテロ構造磁気シールドを用いると、バッファ膜、磁気シールド膜の２層の積層磁気シールド構造と比べて、磁気シールド膜の１層あたりの膜厚を薄くして、１層あたりの磁気共鳴周波数を高めることができ、より高周波の信号に対しても、磁気シールド効果を得ることが可能である。
【００６８】
磁気損失は、高周波帯での磁性体の負の透磁率成分に起因した現象である。磁気共鳴周波数以上の高周波帯では、外部磁場の印加に対して、磁性体の磁気モーメントが追随できなくなり、磁気損失が発生する。この損失が、負の透磁率成分に相当する。一方、ヘテロ構造磁気シールドに用いるバッファ膜は非磁性体であり、周波数に依らず、透磁率は常に１である。よって、ヘテロ構造磁気シールドを用いることで、高周波帯での負の透磁率成分を実効的に減らすことが可能である。これは、高周波数での磁気損失の低減と等価であり、高い磁気シールド効果を得ることが可能である。
【００６９】
ヘテロ構造磁気シールド１７０は、半導体素子１２内の多層配線層１１Ｂの配線を伝搬する信号に起因して発生する電磁場をシールドする機能を有する。インダクタ６２を構成する配線を高周波の電流信号が流れた場合にインダクタ６２で発生した磁束を磁気シールド膜１５に集中させることにより、インダクタ６２のインダクタンスＬやＱ値（ｑｕａｌｉｔｙ ｆａｃｔｏｒ）を向上させることが可能である。このため、インダクタ６２の高性能化と小型化が可能である。後述する多層配線構造のインダクタと、本実施形態の磁気シールド構造とを組み合わせることで、インダクタ６２の小型化を実現することができる。たとえば、ＬＣＲ回路構成を含むＲＦアナログ回路では、半導体チップの集積度が増すにつれて、インダクタの高性能化と小面積化が急務となっている。このため、インダクタの寸法を変更することなくインダクタンスＬを増加させる、もしくはインダクタを小面積化しても充分に高いインダクタンスＬを得ることが必要である。
【００７０】
図１６および図１７は、磁気シールド効果を確かめるシミュレーション用のインダクタの構造を示す図である。図１６は、インダクタＩの構成を示す斜視図であり、図１７（Ａ）および図１７（Ｂ）は、インダクタＩおよび磁気シールド膜の断面構造を示す図である。このインダクタＩは、Ｍ１〜Ｍ５の５つの金属配線層で形成された平面インダクタであり、引き出し配線６４、６５を介して、入力、出力ポートとして機能するＰｏｒｔ１、２に接続されている。また、平面視において、インダクタＩの外径は、各辺の長さが約１７μｍとなる正方形状である。インダクタＩの配線幅／スペースは、２μｍ／０．５μｍである。
【００７１】
図１８は、図１７に示したインダクタＩ上に磁気シールド膜を配置した場合のシミュレーションの結果を示す図である。磁気シールド膜には、抵抗率ρ＝１μΩｃｍ、１０ＭΩｃｍ、比透磁率μ＝２、１０のものを各々用い、空芯構造との比較を行った。ここでは、磁気シールド膜の膜厚は２００ｎｍとし、以上の実施形態にて検討した構造と同様の構造としている。ρ＝１μΩｃｍは、パーマロイなどの軟磁性体と同等の抵抗率であり、ρ＝１０ＭΩｃｍは、本検討で得られたＮｉ−Ｚｎ系フェライトを用いヘテロ構造磁気シールドと同等の抵抗率である。μ＝２で、ρ＝１μΩｃｍとρ＝１０ＭΩｃｍのインダクタンスを比較すると、ρ＝１μΩｃｍの膜では、高周波での損失が大きく、インダクタンスが低下していることがわかる。本実施形態におけるρ＝１０ＭΩｃｍの磁気シールド膜は、渦電流損失を特に低減でき、より高い磁気シールド効果を有することがわかる。
図１８より、ヘテロ構造磁気シールドを用いることで、より高い磁気シールド効果を得ることができる。
【００７２】
また、へテロ構造磁気シールドに関しても、同様の電磁界シミュレーションを行った。図１７（Ｂ）中の磁気シールド膜に、図１４、図１５で得られた電磁気特性の実測データ、実測した評価構造を用いた。実測した評価構造とは、図１２で示したものである。その際の、インダクタ周辺の磁場強度分布を図３７に示す。
【００７３】
まず、図３７より、磁性膜無しの場合に比べて、１層および４層の磁気シールド膜を用いた場合、インダクタ誘起磁場の広がりが抑えられていることがわかり、インダクタ誘起磁場の効率化に繋がっている。さらに、１層および４層磁気シールド膜を用いることで、インダクタ中心の誘起磁場強度が高まっていることがわかる。４層磁気シールド膜を用いた際に、磁場の広がりを抑える効果、誘起磁場強度を高める効果が顕著である。これは、へテロ構造化による、図１４で示した高透磁率化の効果と、図１５に示したような低損失特性によると考えられる。へテロ構造化により、損失特性が高まれば、透磁率が高まったとしても、高周波帯での損失により、磁場強度が低減する恐れがある。しかしながら、へテロ構造磁気シールドでは、低損失特性を維持しながら、高透磁率を有するため、図３７で示したように、高周波帯での高い磁気シールド効果を得ることができる。
【００７４】
以上説明したヘテロ構造化による効果は、たとえばＮｉ−Ｚｎ系フェライトとＴａＮバッファ膜を用いた実施形態において、ＴａＮバッファ膜上でのＮｉ−Ｚｎ系フェライトの（３１１）高配向が起きる範囲においては、層数に依らない。
また、以上の検討においては、フェライト総膜厚を２００ｎｍと固定して、ヘテロ構造化の検討をおこなったが、たとえばバッファ膜ＴａＮ上において、（３１１）高配向のＮｉ−Ｚｎ系フェライトが得られる範囲では、フェライト、ＴａＮの総膜厚に限定はない。
【００７５】
次に、図１７（Ｂ）に示した磁気シールド膜に、へテロ構造磁気シールド構造を用いた際のインダクタ特性を、π型等価回路モデルを用いて算出した。用いたπ型等価回路を図３８に示す。へテロ構造磁気シールド膜として、１層膜および４層膜の磁気ヒステリシス（図１４）と、抵抗率ρ＝１０ＭΩｃｍの実測データ（図１５）および評価構造（図１２）を適用した。
【００７６】
以下に、図３８に示したπ型等価回路のＹパラメータからインダクタ特性を算出する方法を示す。Ｐｏｒｔ１、Ｐｏｒｔ２は各々、図１６に示したＰｏｒｔに相当する。図３８に示した等価回路において、Ｖ２＝０Ｖとすると、Ｖ１、Ｉ１およびＹ11の関係は、以下の式（１）のようになる。
【００７７】
【数３】
【００７８】
上記式（１）中、Ｙ11は、Ｒ、Ｌおよび各周波数ωを用いて以下の式（２）で表される。
【００７９】
【数４】
【００８０】
上記式（２）の第１項は、Ｙ11の実数部に対応し、第２項のｊを除いた部分はＹ11の虚数部に対応する。ここで、Ｑ値の定義は、以下の式（３）で示される。
【００８１】
【数５】
【００８２】
よって、Ｑ値は、以下の式（４）としてＹ11から求めることができる。
【００８３】
【数６】
【００８４】
また、Ｒ、Ｌは、上記式（２）より、以下の式（５）および式（６）として求められる。
【００８５】
【数７】
【００８６】
【数８】
【００８７】
電磁界シミュレーションで算出されＹパラメータを上記式（１）〜式（６）に適用して、インダクタンスＬ、Ｑ値を各々算出し、プロットしたグラフを図３９および図４０に示す。これらのグラフにおいて、横軸は周波数（単位：ＧＨｚ）に対応し、縦軸は、インダクタンスＬ（図３９）およびエネルギー損失に逆比例するＱ値（図４０）にそれぞれ対応している
【００８８】
まず、図３９のインダクタンスの周波数特性の結果から、磁気シールド膜を用いない場合に比べて、磁気シールド１層膜構造および４層膜構造をインダクタのコアとして用いることで、インダクタンスが向上していることがわかる。１層膜構造を用いた場合、磁性体膜を用いない場合に比較して、５％の改善効果が得られる。４層膜の場合は、磁気シールド膜を用いない場合と比較して、１０％の改善効果が得られる。
【００８９】
磁気シールド膜を用いることで、ＧＨｚ帯での改善効果が得られるのは、本願磁気シールド膜がρ〜１０ＭΩｃｍと非常に渦電流損失が小さく、ＧＨｚ帯での磁場閉じ込め効果を有する磁気シールド膜であることに起因する。さらに、４層膜で非常に高い改善効果が得られるのは、図１４に示したように、４層膜構造では、１層膜構造と比べて、低保磁力かつ高飽和磁化を有する膜で、磁場への応答性が非常に高い高透磁率な膜であるためである。４層膜構造でも低損失を維持できるため、磁気特性の改善効果がＧＨｚ帯のインダクタ特性の高い改善効果に繋がっている。
【００９０】
これらの結果は、図３７のインダクタンス誘起磁場分布と対応しており、インダクタの誘起磁場の閉じ込め効果、磁場強度の向上効果によって、へテロ構造を用いることで、インダクタンスを高めることができる。また、４層膜構造では、磁場の閉じ込め、向上効果が高いために、インダクタンスの向上率も、１層膜構造と比較して高くなっている。
【００９１】
また、図４０は、Ｑ値の周波数依存性を示す図である。磁性体膜を用いない場合、１層膜磁気シールドを用いた場合、および４層膜磁気シールド膜を用いた場合をそれぞれプロットしている。Ｑ値とは、エネルギー損失に逆比例する値で、たとえば、半導体基板中の低抵抗な箇所での渦電流損失などを反映する。
図４０より、１層膜磁気シールドを用いた場合、磁性体膜を用いない場合と比較して、Ｑ値が５ＧＨｚ帯で２％向上する。４層磁気シールド膜を用いた場合、磁性体膜を用いない場合と比較して、５ＧＨｚ帯で４％向上する。
【００９２】
磁性体膜を用いない場合と比べて、本実施形態における磁気シールド膜を用いると、図３７のように、インダクタ誘起磁場の広がりが抑えられる。誘起磁場の漏れが半導体基板中の低抵抗部である、Ｃｕ配線、Ｓｉ基板などに到達すると、渦電流損失が発生し、インダクタのＱ値が低下する。本実施形態における磁気シールド膜では、インダクタ誘起磁場の広がりが抑えられることで、磁性体膜を用いない場合よりも損失を低減することが可能であり、こうした磁気シールド膜を用いることで、Ｑ値が向上する。
【００９３】
さらに、１層磁気シールド膜と比べて、４層シールド膜では、より高いＱ値が得られた。これは、図３７のように、１層磁気シールド膜よりも、４層磁気シールド膜を用いることで、より高い磁場の閉じ込め効果が得られ、損失が低減されるためである。
【００９４】
以上においては、平面インダクタでの特性向上効果を示したが、本実施形態および本明細書の他の実施形態において、インダクタの形状によらず、インダクタの誘起磁束密度を高めることが可能であり、インダクタの特性を向上させることが可能である。
また、インダクタに対して適用するヘテロ構造磁気シールドは、積層化により、実効的に高透磁率化が起こる範囲において、または、ＬＳＩ配線中のデザインルールに則る範囲において、へテロ構造の磁気シールド膜（たとえばＮｉ−Ｚｎ系フェライト膜）およびバッファ膜（たとえばＴａＮ膜）の積層数に限定は無い。
【００９５】
以下の実施形態では、第一の実施形態と異なる点を中心に説明する。
【００９６】
（第二の実施形態）
図１９（Ａ）〜図１９（Ｃ）、図２０（Ａ）、図２０（Ｂ）、図２１（Ａ）および図２１（Ｂ）は、本実施形態における半導体装置の製造工程を示す断面図である。図１９（Ａ）〜図２１（Ｂ）を参照しながら、本実施形態における半導体装置１０Ａ（図２１（Ｂ））およびその製造方法について説明する。
【００９７】
まず、第一の実施形態に準じて、図１に示したトランジスタ層１１Ａとインダクタ６２の配線を含む多層配線層１１Ｂとを形成する。
次いで、図１９（Ａ）に示すように、多層配線層１１Ｂの上に第五層間絶縁膜３０を形成する。その後、エッチング加工により図１９（Ａ）に示した第五層間絶縁膜３０の所定の領域を選択的に除去し、凹部（溝）３５、３６を選択的に形成する（図１９（Ｂ））。凹部（溝）３５は、インダクタ６２の形成領域の上部に形成され、凹部（溝）３６は、トランジスタ層１１Ａのトランジスタ上部と、多層配線層１１Ｂの配線上部に選択的に形成される。ここで、多層配線層１１Ｂの一部はインダクタ６２を構成している。
【００９８】
次に、ヘテロ構造磁気シールドを、第五層間絶縁膜３０の凹部または凸部（凹部３５、３６）の面に沿って形成する。まず、図１９（Ｂ）に示した構造の全面上に、スパッタ法にて第一のバッファ膜１４Ｅを成膜する。続けて、バッファ膜１４Ｅの上に、たとえばＲＦマグネトロンスパッタ法により第一の磁気シールド膜１５Ｅを形成し、第一の磁気シールド積層構造１６Ｅを形成する。ここで、磁気シールド膜１５Ｅの形成時のプロセス温度の上限を、多層配線層１１Ｂの低温プロセス（めっき法やスパッタ法）の温度の上限に準じた３５０〜４００℃の範囲内に設定すればよい。
その後、積層と同様に、ＤＣスパッタ法により、第一の磁気シールド膜１５Ｅを連続的に被覆する第二のバッファ膜１４Ｆを形成する。そして、第二のバッファ膜１４Ｆ上にＲＦマグネトロンスパッタ法により第二の磁気シールド膜１５Ｆが形成され、第二の磁気シールド積層構造１６Ｆが形成される（図１９（Ｃ））。
【００９９】
続けて、磁気シールド膜の構成材料が、多層配線中に拡散しないように、再び上部バッファ膜（第三のバッファ膜１４Ｇ）を成膜し、第二の磁気シールド膜１５Ｆをカバーする。上部バッファ膜１４Ｇは、たとえば磁気シールドを構成する第一および第二のバッファ膜１４Ｅ、１４Ｆと同種の材料からなる膜である。
ここでは、バッファ膜、磁気シールド膜の積層構造において、磁気シールド膜を２層用いたヘテロ構造磁気シールド１７１の例を示しているが、ヘテロ構造磁気シールドの総数の制限は特にない。
【０１００】
次に、バッファ膜および磁気シールド膜の一部を選択的に除去して半導体素子の上面の一部を被覆するヘテロ構造磁気シールド１７１を形成する。
まず、図１９（Ｃ）の積層構造の全面上に、酸化ケイ素または窒化ケイ素などのハードマスク材料からなる第六層間絶縁膜３１を形成する（図２０（Ａ））。この第六層間絶縁膜３１の上面を、化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）により平坦化する（図２０（Ｂ）の第六層間絶縁膜３１Ｃ）。
その後、このマスクパターンを用いたエッチングにより、バッファ膜および磁気シールド膜の積層構造ならびに第六層間絶縁膜３１Ｃからなる積層構造を選択的に加工する。その結果、インダクタ６２の形成領域を選択的に被覆するヘテロ構造磁気シールド１７１が形成される（図２１（Ａ））。ヘテロ構造磁気シールド１７１は、少なくともインダクタ６２の形成領域を被覆するように、さらに具体的にはインダクタ６２の形成領域を選択的に覆うように形成される。
【０１０１】
次に、図２１（Ａ）に示した積層構造の全面に第七層間絶縁膜３２を形成し、第七層間絶縁膜３２の上面をＣＭＰで平坦化することで図２１（Ｂ）の半導体装置１０Ａを得る。図２１（Ｂ）に示されるように、ヘテロ構造磁気シールド１７１を完全に被覆するように第七層間絶縁膜３２が形成されている。ヘテロ構造磁気シールド１７１に関して、磁気シールド膜がバッファ膜に囲まれている構造であれば、層数の限定はない。なお、図２１（Ｂ）の工程後に、図２１（Ｂ）の構造に新たな配線を設けてもよい。
また、図２１（Ｂ）に示されるようにヘテロ構造磁気シールド１７１は第七層間絶縁膜３２の中に埋め込まれている。このため、図２１（Ｂ）の構造にさらに上部配線層を設ける場合でも、ヘテロ構造磁気シールド１７１が、この上部配線層の形成工程に影響を与えることはない。
【０１０２】
本実施形態によれば、第一の実施形態における作用効果に加えて、さらに以下の作用効果が得られる。
半導体装置１０Ａは、磁気シールドを被覆する第三のバッファ膜１４Ｇをさらに含むため、磁気シールド膜の構成材料の多層配線への拡散をより一層確実に抑制できる。
【０１０３】
また、前述した通り、ＬＣＲ回路構成を含むＲＦアナログ回路では、半導体チップの集積度が増すにつれて、インダクタの高性能化と小面積化が急務となっている。このため、インダクタの寸法を変更することなくインダクタンスＬを増加させる、もしくは、インダクタを小面積化しても充分に高いインダクタンスＬを得ることが必要である。本実施形態は、ヘテロ構造磁気シールド１７１の高透磁率磁性材料をインダクタのコアとして使用することができるので、インダクタの透磁率を大きくし、磁束密度を高密度化することができる。したがって、インダクタの高性能化や小面積化を実現することが可能である。
【０１０４】
（第三の実施形態）
図２２（Ａ）、図２２（Ｂ）、図２３（Ａ）、図２３（Ｂ）、図２４（Ａ）、図２４（Ｂ）、図２５（Ａ）、図２５（Ｂ）および図２６は、本実施形態における半導体装置の製造工程を示す断面図である。図２２（Ａ）〜図２６を参照しながら、本実施形態における半導体装置１０Ｂ（図２６）およびその製造方法について説明する。
【０１０５】
まず、第二の実施形態に準じて、図１に示したトランジスタ層１１Ａとインダクタ６２の配線を含む多層配線層１１Ｂおよび第五層間絶縁膜３０を形成する。その後、第三層間絶縁膜２８、第四層間絶縁膜２９および第五層間絶縁膜３０の多層構造をエッチングで加工することにより図２２（Ａ）に示す凹部３５Ｅ、３６Ｅ、３７Ｅを選択的に形成する。凹部（溝）３５Ｅ、３７Ｅは、インダクタ６２の外側の領域に形成され、凹部（溝）３６Ｅは、インダクタ６２の巻き線構造の中心領域に形成される。第二の実施形態との違いは、インダクタ６２の中心領域を凹構造が貫いている点である。本実施形態では、インダクタ６２を構成する配線がスパイラル状に形成されており、インダクタ６２の中心領域において、絶縁膜３０に凹部が設けられている。
【０１０６】
その後、第二の実施形態の手順に準じて、図２２（Ｂ）〜図２６の順に形成する。ここでは、第一のバッファ膜１４Ｐ（図２２（Ｂ））、第一の磁気シールド膜１５Ｐ（図２３（Ａ））からなる、磁気シールド積層構造１６Ｐ、および、第二のバッファ膜１４Ｑ（図２３（Ｂ））、第二の磁気シールド膜１５Ｑからなる、磁気シールド積層構造１６Ｑ、および上部バッファ膜として機能する第三のバッファ膜１４Ｒを順に積層したヘテロ構造磁気シールド１７２の構造を用いている（図２４（Ａ））。ヘテロ構造磁気シールド１７２は、絶縁膜の凹凸部を被覆し、磁気シールド膜がバッファ膜に囲まれている限りにおいて、積層数の限定はない。その後、ヘテロ構造磁気シールド１７２を覆う絶縁膜を形成（図２４（Ｂ））、平坦化し（図２５（Ａ）））、ヘテロ構造磁気シールド１７２とともに加工する（図２５（Ｂ））。その後、基板全面を覆う第七層間絶縁膜３３を形成し、図２６に示した半導体装置１０Ｂを得る。
なお、図２５（Ｂ）の工程後に、新たな配線を第一の実施形態に示したような方法で形成してもよい。図２６に示したように、磁気シールド構造は第七層間絶縁膜３３の中に埋め込まれている。このため、図２６の構造にさらに上部配線層を設ける場合でも、磁気シールド構造が、この上部配線層の形成工程に影響を与えることはない。
【０１０７】
本実施形態における半導体装置１０Ｂおよびその製造方法は、上記第一および第二の実施形態の半導体装置１０および１０Ａとその製造方法と同様の効果を奏し、さらに以下に説明する効果を奏する。
【０１０８】
半導体装置１０Ｂでは、インダクタ６２の中心において、多層磁気シールド構造（ヘテロ構造磁気シールド１７２）が絶縁膜の凹凸部の面に形成されている。このように、ノイズ発生源となり得る配線構造の位置および形状に応じてできるだけ磁気シールド効果を発揮するように、ヘテロ構造磁気シールド１７２の凹凸形状を制御することができる。このため、膜厚方向に伝播するノイズ成分のみならず、膜厚方向に垂直な方向へ伝播するノイズ成分をも低減させることが可能である。
【０１０９】
また、第一の実施形態のヘテロ構造磁気シールド１７０は、図１に示される通り、ヘテロ構造磁気シールド１７０の（膜厚、面直方向）に磁化困難軸が生じやすく、ヘテロ構造磁気シールド１７０の面内方向に磁化容易軸が生じやすい。このため、面内方向に伝播するノイズ成分を低減させる効果が相対的に高く、膜厚方向に伝播するノイズ成分を低減させる効果が相対的に低い。これに対して、本実施形態のヘテロ構造磁気シールド１７２は、凹凸形状であるので、膜厚方向へ伝播するノイズ成分をより一層効果的に低減させることができる。
【０１１０】
さらに、図２６に示されるように、半導体装置１０Ｂでは、ヘテロ構造磁気シールド１７２の凹部がインダクタ６２の中心を貫くように巻き線構造の中心領域に形成されている。同時に、ヘテロ構造磁気シールド１７２は、インダクタ６２を外側から包囲するように形成されている。このため、ヘテロ構造磁気シールド１７０のような一様な平坦な膜と比較して、インダクタのインダクタンスＬをより一層向上させることができ、インダクタで発生する磁束をさらに効率的に利用することができる。
【０１１１】
（第四の実施形態）
本実施形態の半導体装置の半導体素子は、配線層とこの配線層内に形成された配線に電気的に接続された磁気抵抗素子とを有する複数のメモリセルを含む。この半導体装置は、少なくともこれらメモリセルの形成領域を被覆するように形成された磁気シールド膜を含む。ここで、磁気抵抗素子は、たとえば、トンネル磁気抵抗（Tunneling MagnetoResistive：ＴＭＲ）素子や巨大磁気抵抗（Giant MagnetoResistive：ＧＭＲ）素子であればよい。
【０１１２】
図３１は、本実施形態の半導体装置の構成を示す断面図である。図３１に示す半導体装置1０Ｃは、図２７（Ａ)および図２７（Ｂ)に示す基本構造を持つメモリセルを含む半導体素子と、これを被覆する磁気シールド構造とを有する。図２７（Ａ)は、メモリセルの基本構造を概略的に示す断面図であり、図２７（Ｂ)は、図２７（Ａ)のメモリセルの等価回路図である。図２８、図２９（Ａ）、図２９（Ｂ）、図３０（Ａ）および図３０（Ｂ）は、半導体装置１０Ｃの製造工程を示す断面図である。
【０１１３】
まず、図２７（Ａ）および図２７（Ｂ）を参照しつつ、メモリセルの基本構造を説明する。このメモリセルは、ＴＭＲ素子８０を利用したＭＲＡＭ（Magnetic Random Access Memory）素子である。図２７（Ａ）に示されるように、ＴＭＲ素子８０は、トンネル絶縁膜８２を強磁性層（ピン層）８１と強磁性層（フリー層）８３とで挟み込んだ積層構造を有する。ＭＲＡＭ素子は、このＴＭＲ素子８０のトンネル磁気抵抗効果を利用した不揮発性メモリである。
【０１１４】
図２７（Ａ）に示されるように、メモリセルは、ＴＭＲ素子８０、書き込み配線８４、トランジスタＴｒ、ワード線用配線８５、ビット線用配線８６および配線８７を含む。トンネル絶縁膜８２を挟み込む強磁性層８１、８３のうち一方の強磁性層８１にはビット線用配線８６が接続されており、他方の強磁性層８３は、配線８７を介してトランジスタＴｒのドレイン領域に接続されている。図２７（Ｂ）に示されるようにトランジスタＴｒのソース領域は接地されている。トランジスタＴｒのゲート電極は、ワード線用配線８５を介してワード線ＷＬに接続されている。ＴＭＲ素子８０の一方の強磁性層８１は、ビット線用配線８６を介してビット線ＢＬに接続されている。
【０１１５】
強磁性層８１、８３の構成材料としては、たとえば、ＣｏＰｔやＦｅＰｔが挙げられる。トンネル絶縁膜８２の構成材料には、Ａｌ2Ｏ3などのアモルファス膜、あるいは、ＭｇＯやＭｇＯ／Ｍｇなどの単結晶膜を用いればよい。強磁性層８１、８３の各々は多層構造であってもよい。
【０１１６】
トンネル絶縁膜８２を挟み込む強磁性層８１、８３の磁化（スピン）の向きが平行状態にある場合と、強磁性層８１、８３の磁化の向きが反平行状態にある場合とでは、ＴＭＲ素子８０のトンネル磁気抵抗に差が生じる。そのトンネル磁気抵抗の差を用いてＴＭＲ素子８０に「０」または「１」のビット情報を記憶させることができる。トンネル磁気抵抗の値は、ワード線ＷＬとビット線ＢＬの出力電圧差として検出され、この検出結果に基づいてビット情報が読み出される。ビット情報の書き換えは、ビット線ＢＬとワード線ＷＬに電流を流して強磁性層８１、８３に外部磁場を印加することにより行われる。この外部磁場の印加により強磁性層８１、８３の磁化の向きを平行状態または反平行状態のいずれか一方に設定できる。
【０１１７】
なお、外部磁場や熱ゆらぎによって、強磁性層８１、８３の磁化の向きが変動しないように、強磁性膜／非磁性膜／強磁性膜の多層構造による強磁性膜間の磁気カップリングを導入して強磁性層８１、８３の少なくとも一方の磁化の向きを制御してもよい。当該多層構造の非磁性膜には、たとえば、Ｒｕ、ＣｕまたはＣｒを使用できる。強磁性層８１、８３の磁化状態を変える方法は、前述の外部磁場を利用する方法に限定されるものではない。スピン偏極した電子を強磁性層８１、８３の少なくとも一方に直接流すことによりスピントルクを与えてビット情報の書き込みと読み出しとを同時に行う方法を採用してもよい。
【０１１８】
次に、図２８〜図３１を参照しながら、半導体装置１０Ｃの構造および製造工程について説明する。この半導体装置１０Ｃは、各々が図２７（Ａ）の基本構造を持つ複数のメモリセルが形成されるメモリ領域と、ロジック回路が形成されるロジック領域とを同一の半導体基板９０上に混載したものである。
【０１１９】
図２８には、半導体素子の断面構造の一例が概略的に示されているが、これに限定されるものではない。この半導体素子は、半導体基板９０上に形成されたトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４を含む。これらトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４の各々は、ゲート電極、ソース拡散領域およびドレイン拡散領域を含むｎ型またはｐ型のＭＯＳトランジスタである。トランジスタＴｒ１、Ｔｒ２、Ｔｒ３は、メモリセル用素子であり、トランジスタＴｒ４は、ロジック回路用素子である。トランジスタＴｒ１は、ＳＴＩなどの素子分離領域９１、９２により他の素子と分離され、トランジスタＴｒ２は、素子分離領域９２、９３により他の素子と分離され、トランジスタＴｒ３は、素子分離領域９３、９４により他の素子と分離され、トランジスタＴｒ４は、素子分離領域９４、９５により他の素子と分離されている。
【０１２０】
トランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４の上には、第一層間絶縁膜１００が形成されている。この第一層間絶縁膜１００には、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４のソース拡散領域およびドレイン拡散領域に接続されたコンタクトプラグ１１１Ａ、１１１Ｂ、１１２Ａ、１１２Ｂ、１１３Ａ、１１３Ｂ、１１４Ａ、１１４Ｂが埋め込まれている。第一層間絶縁膜１００上に第二層間絶縁膜１０１が形成されている。この第二層間絶縁膜１０１には、コンタクトプラグ１１１Ａ、１１１Ｂ、１１２Ａ、１１２Ｂ、１１３Ａ、１１３Ｂ、１１４Ａ、１１４Ｂにそれぞれ接続された導電層１２１Ａ、１２１Ｂ、１２２Ａ、１２２Ｂ、１２３Ａ、１２３Ｂ、１２４Ａ、１２４Ｂが埋設されている。第二層間絶縁膜１０１上には、第三層間絶縁膜１０２、第四層間絶縁膜１０３および第五層間絶縁膜１０４が順次形成されている。
【０１２１】
メモリ領域においては、第三層間絶縁膜１０２には、導電層１２１Ｂ、１２２Ｂ、１２３Ｂにそれぞれ接続する配線１３１、１３２、１３３が埋設されている。第四層間絶縁膜１０３には、配線１３１、１３２、１３３にそれぞれ接続されたＴＭＲ素子８０Ａ、８０Ｂ、８０Ｃが形成されている。さらに、第五層間絶縁膜１０４には、ＴＭＲ素子８０Ａ、８０Ｂ、８０Ｃにそれぞれ接続しビット線として機能する配線１４１、１４２、１４３が埋設されている。一方、ロジック領域においては、第三層間絶縁膜１０２、第四層間絶縁膜１０３および第五層間絶縁膜１０４を連通するスルーホールに配線１４４、１４５が埋設されている。
第一〜第五層間絶縁膜１００〜１０４は低誘電率材料からなることが好ましい。低誘電率材料としては、たとえば、ＳｉＯＣ、ＳｉＣ、ＳｉＯＦ、多孔質ＳｉＯ2、または多孔質ＳｉＯＣが挙げられる。
【０１２２】
次に、半導体装置１０Ｃの製造方法を説明する。
第二、第三の実施形態に記載の方法に準じて、図２８に示した多層配線構造の第四層間絶縁膜１０３および第五層間絶縁膜１０４をエッチングで加工することにより複数の凹部（溝）を選択的に形成し、図２９（Ａ）に示した凹部を有する第四層間絶縁膜１０３Ｐおよび第五層間絶縁膜１０４Ｐが形成される。
続いて、積層構造の全面上にたとえばスパッタ法により、第一のバッファ膜（下部バッファ膜）１４Ｓが成膜される（図２９（Ｂ））。第一のバッファ膜１４Ｓの構成材料は、上記第一の実施形態の第一のバッファ膜１４Ａ（図１）のそれと同じである。さらに続けて、第一のバッファ膜１４Ｓの上に、たとえばＲＦマグネトロンスパッタ法により第一の磁気シールド膜１５Ｓが形成される。続けて、第二、第三の実施形態と同様に、第二のバッファ膜１４Ｔ、第二の磁気シールド膜１５Ｔおよび上部バッファ膜として機能する第三のバッファ膜１６Ｕを順次形成し、図２９（Ｂ）に示すようなヘテロ構造磁気シールド１７３を得る。ここで、ヘテロ構造磁気シールド１７３の形成時のプロセス温度の上限を、多層配線構造の低温プロセス（めっき法やスパッタ法）の温度の上限に準じた３５０〜４００℃の範囲内に設定すればよい。
【０１２３】
メモリ領域においては、ＴＭＲ素子８０ＡとＴＭＲ素子８０Ｂとの間、並びに、ＴＭＲ素子８０ＢとＴＭＲ素子８０Ｃとの間に、それぞれ、比較的浅い凹部が第五層間絶縁膜１０４Ｐに形成されている。また、メモリ領域とロジック領域との間には、比較的深い凹部が第四層間絶縁膜１０３から第五層間絶縁膜１０４にわたって形成されている。この凹部は、ＴＭＲ素子８０Ａ、８０Ｂ、８０Ｃとロジック領域に形成された配線とを磁気的に分離する目的で形成されている。
【０１２４】
続けて、ヘテロ構造磁気シールド１７３の全面上に、酸化ケイ素または窒化ケイ素などのハードマスク材料を堆積し、当該堆積されたハードマスク材料にＣＭＰを施すことで、図３０（Ａ）のように、平坦化された第六層間絶縁膜１０５を形成する。
その後、図３０（Ａ）の第六層間絶縁膜１０５をエッチングにより加工して、実質的にロジック領域に開口部を有し、かつメモリ領域を被覆するマスクパターン（図示せず）を形成する。続けて、図３０（Ｂ）で示すように、このマスクパターンを用いて、ヘテロ構造磁気シールド１７３を選択的に加工する。その結果、図３０（Ｂ）に示されるように、実質的にメモリセルの形成領域のみを選択的に被覆する磁気シールド構造が形成されることとなる。
【０１２５】
その後、図３０（Ｂ）の積層構造の全面上に層間絶縁膜を形成し、この層間絶縁膜に配線１４６、１４７を埋設することで図３１の半導体装置１０Ｃを得る。図３１に示されるように、磁気シールド構造を完全に被覆するように第七層間絶縁膜１０６が形成されている。なお、図３１の工程後に、新たな配線を設けてもよい。本実施形態では、バッファ膜３層、磁気シールド膜２層のヘテロ構造磁気シールド１７３を示しているが、磁気シールド膜がバッファ膜に囲まれ、磁気シールド膜の磁性材料の拡散が防止されている限りにおいて、積層数の限定はない。
【０１２６】
本実施形態の半導体装置１０Ｃおよびその製造方法は、上記第一の実施形態の半導体装置１０およびその製造方法と同様の効果を奏し、さらに以下に説明する効果を奏する。
まず、図３１に示したように、磁気シールド膜１５Ｓ、１５Ｔは各々、バッファ膜１４Ｓ、１４Ｔおよび第三のバッファ膜１６Ｕによって囲まれているので、磁性体材料の拡散を防止することができる。
また、半導体装置１０Ｃは、図３１に示されているように、ヘテロ構造磁気シールド１７３が第五層間絶縁膜１０４Ｐに埋設されたビット線用の配線１４１、１４２間を磁気的に分離する凹部と、およびビット線用の配線１４２、１４３間を磁気的に分離する凹部とを有している。ビット線用の配線１４１、１４２、１４３は、ＴＭＲ素子８０Ａ、８０Ｂ、８０Ｃにビット情報を書き込む際に書き込み電流を印加される配線である。ビット線用の配線１４１、１４２、１４３の各々は、ヘテロ構造磁気シールド１７３で覆われているので、書き込み電流の印加で生ずる外部磁場を増大させることが可能となる。これにより、ビット情報の書き込みに必要な電流の振幅を下げることができ、動作電力の低減が可能となる。
【０１２７】
また、図３１に示したヘテロ構造磁気シールド１７３が存在しなければ、ＴＭＲ素子８０Ａ、８０Ｂ、８０Ｃが外部から電磁ノイズを浴びると、ＴＭＲ素子８０Ａ、８０Ｂ、８０Ｃを構成する強磁性層の磁化の向きが変化する可能性がある。図３１に示したヘテロ構造磁気シールドにより、ＴＭＲ素子８０Ａ、８０Ｂ、８０Ｃを当該電磁ノイズの影響から遮断することができ、メモリセルの誤動作を防止することができる。
以上のように、半導体装置１０Ｃは、メモリセルの低消費電力化および高信頼性を実現し得る多層磁気シールド構造を有する。
【０１２８】
以上、図面を参照して本発明に係る種々の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な形態を採用することもできる。
【符号の説明】
【０１２９】
１０、１０Ａ、１０Ｂ、１０Ｃ 半導体装置
１１Ａ トランジスタ層
１１Ｂ 多層配線層
１２ 半導体素子
１３ 絶縁膜
１４Ａ、１４Ｂ、１４Ｅ、１４Ｆ、１４Ｐ、１４Ｑ、１４Ｓ、１４Ｔ バッファ膜
１４Ｇ、１４Ｒ、１６Ｕ 第三のバッファ膜
１５Ａ、１５Ｂ、１５Ｅ、１５Ｆ、１５Ｐ、１５Ｑ、１５Ｓ、１５Ｔ 磁気シールド膜
１６Ａ、１６Ｂ、１６Ｅ、１６Ｆ、１６Ｐ、１６Ｑ 磁気シールド積層構造
１８ 拡散層
２０ 半導体基板
２１〜２３ 素子分離領域
２６ 第一層間絶縁膜
２７ 第二層間絶縁膜
２８ 第三層間絶縁膜
２９ 第四層間絶縁膜
３０ 第五層間絶縁膜
３１、３１Ｃ 第六層間絶縁膜
３２、３３ 第七層間絶縁膜
３５、３５Ｅ、３６、３６Ｅ、３７Ｅ 凹部
４１Ａ、４１Ｂ、４２Ａ、４２Ｂ コンタクトプラグ
５１Ａ、５１Ｂ、５２Ａ、５２Ｂ 導電層
６０、６１ 埋め込み配線
６２ インダクタ
６４、６５ 引き出し配線
８０、８０Ａ、８０Ｂ、８０Ｃ ＴＭＲ素子
８１、８３ 強磁性層
８２ トンネル絶縁膜
８４ 書き込み配線
８５ ワード線用配線
８６ ビット線用配線
８７ 配線
９０ 半導体基板
９１〜９５ 素子分離領域
１００ 第一層間絶縁膜
１０１ 第二層間絶縁膜
１０２ 第三層間絶縁膜
１０３、１０３Ｐ 第四層間絶縁膜
１０４、１０４Ｐ 第五層間絶縁膜
１０５ 第六層間絶縁膜
１０６ 第七層間絶縁膜
１１１Ａ、１１１Ｂ、１１２Ａ、１１２Ｂ、１１３Ａ、１１３Ｂ、１１４Ａ、１１４Ｂ コンタクトプラグ
１２１Ａ、１２１Ｂ、１２２Ａ、１２２Ｂ、１２３Ａ、１２３Ｂ、１２４Ａ、１２４Ｂ 導電層
１３１〜１３３ 配線
１４１〜１４７ 配線
１７０〜１７３ ヘテロ構造磁気シールド
Ｔｒ、Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４ トランジスタ
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年の電子機器の小型化および高性能化に伴い、その電子機器に組み込まれる半導体デバイスの応答速度の高速化が要求されている。この要求に応え、デバイスの動作周波数は高くなり、半導体デバイスの内部配線を伝搬する信号の周波数も高くなっている。信号の高周波化に伴い、電磁放射ノイズの伝播によって、他の電子機器への電磁妨害がもたらされることがある。また、半導体デバイスの配線構造の微細化により、隣接配線間で発生するノイズ（配線間クロストーク）が顕著になると、半導体デバイスの誤動作が生じる懸念がある。このため、デバイスの高速化を進めながら、なおかつ、半導体デバイスの高信頼性を確保するためには、電磁放射ノイズを可能な限り低減することが望ましい。
【０００３】
電磁放射ノイズを低減するための手段として、特許文献１〜３には、磁性体の磁気損失を利用する方法が開示されている。
特許文献１（特開平６−２１０６０号公報）には、フェリ磁性体膜を含む多層配線構造を有する半導体デバイスが開示されている。この多層配線構造では、半導体基板上に、配線層、層間絶縁膜、フェリ磁性体膜、層間絶縁膜および配線層がこの順に形成されている。配線層と配線層との間にはフェリ磁性体膜が介在し、電磁シールド機能を発揮する。
特許文献２（特開平９−３３０９２９号公報）には、金属配線層を含む絶縁層上に磁性体層が形成された半導体装置が開示されている。
特許文献３（特開平８−２９８３１０号公報）には、基板上にスピネル構造フェライト層を有する半導体デバイスの製造方法が開示されている。同文献によれば、基板上にテンプレート層を形成し、テンプレート層上にスピネル構造を有するフェライト膜を形成すると、フェライト膜の熱処理をせずに、優れた磁気特性を有する膜を得られるとされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−２１０６０号公報
【特許文献２】特開平９−３３０９２９号公報
【特許文献３】特開平８−２９８３１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、半導体デバイス中に磁性体膜を設ける場合、この磁性体膜を構成する金属元素が拡散することで半導体デバイスの電気特性が劣化することが懸念される。その理由は、半導体デバイスの製造プロセス中の熱履歴によって、磁性体膜の構成材料の拡散が促進され、デバイス、配線層に達し、金属汚染により電気特性を劣化させるためであると推察される。たとえば、特許文献１に開示されている多層配線構造では、製造プロセス中に、フェリ磁性体膜の材料が層間絶縁膜を介して拡散して金属汚染を引き起こすおそれがある。
【０００６】
一方、半導体基板内の多層配線中に磁性体膜を設ける場合、磁性体膜の膜厚には配線設計上の制限があり、配線設計に合わないような厚い磁性体膜は用いることはできない。そのため、設計ルールに合うような膜厚で優れた磁気シールド効果を有するような磁性体膜が求められる。
【課題を解決するための手段】
【０００７】
本発明によれば、
基板と、
前記基板の主面上に形成され、かつ配線層を含む半導体素子と、
前記半導体素子を被覆する磁気シールドと、
を含み、
前記磁気シールドが、第一の構造体と前記第一の構造体を被覆する第二の構造体とを有し、
前記第一および第二の構造体が、いずれも、
前記半導体素子を被覆する磁性体からなる磁気シールド膜と、
前記半導体素子と前記磁気シールド膜との間に介在し前記磁性体の拡散を防止するバッファ膜とを有する、半導体装置が提供される。
【０００８】
また、本発明によれば、
基板の主面上に配線層を含む半導体素子を形成する工程と、
前記半導体素子を被覆する磁気シールドを形成する工程と、
を含み、
磁気シールドを形成する前記工程が、
前記半導体素子を被覆する第一の構造体を形成する工程と、
前記第一の構造体を被覆する第二の構造体を形成する工程と、
を含み、
第一および第二の構造体を形成する前記工程が、いずれも、
前記半導体素子を被覆し、かつ磁性体の拡散を防止するバッファ膜を形成する工程と、
前記バッファ膜を被覆し、かつ前記磁性体からなる磁気シールド膜を形成する工程と、を含む、半導体装置の製造方法が提供される。
【０００９】
本発明による半導体装置およびその製造方法では、半導体素子と磁気シールド膜との間にバッファ膜が介在するので、磁気シールド膜の磁性体材料が半導体素子に拡散し金属汚染を引き起こすことが抑制される。
また、本発明による半導体装置およびその製造方法では、バッファ膜と磁気シールド膜の積層構造から構成された構造体を多層膜化したヘテロ構造磁気シールドを設けることで、一つの磁気シールド膜の厚さを薄くしても、高い磁気シールド効果を得ることが可能となる。
【発明の効果】
【００１０】
本発明によれば、磁気シールド膜の磁性体材料が半導体素子に拡散し金属汚染を引き起こすことを抑制しながら、高い磁気シールド効果を実現し得る半導体装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】実施形態における半導体装置の構成を示す断面図である。
【図２】図１の半導体装置の製造工程を示す断面図である。
【図３】実施形態における積層膜のＸ線回折データを示す図である。
【図４】実施形態における積層膜の断面ＳＴＥＭ像を示す図である。
【図５】実施形態における積層膜のＸ線回折データを示す図である。
【図６】実施形態におけるＮｉ−Ｚｎ系フェライトのＸ線回折強度の酸素濃度依存性を示す図である。
【図７】実施形態における積層膜の磁気ヒステリシスの測定結果を示す図である。
【図８】実施形態における積層膜のＸ線回折強度と飽和磁化の関係を示す図である。
【図９】実施形態における積層膜の電流−電圧特性を示す図である。
【図１０】実施形態における積層膜の裏面ＳＩＭＳの結果を示す図である。
【図１１】実施形態における積層膜のフェライト膜厚と磁気ヒステリシスの関係を示す図である。
【図１２】実施形態におけるヘテロ構造磁気シールドの構成を示す断面図である。
【図１３】図１２のヘテロ構造磁気シールドのＸ線回折データを示す図である。
【図１４】図１２のヘテロ構造磁気シールドの磁気ヒステリシスを示す図である。
【図１５】図１２のヘテロ構造磁気シールドの電流−電圧特性のグラフを表す図である。
【図１６】実施形態におけるインダクタの構成を示す斜視図である。
【図１７】実施形態におけるインダクタと磁気シールド膜の構成を示す断面図である。
【図１８】実施形態におけるインダクタ特性と透磁率および抵抗率の関係を示す図である。
【図１９】実施形態における半導体装置の製造工程を示す断面図である。
【図２０】実施形態における半導体装置の製造工程を示す断面図である。
【図２１】実施形態における半導体装置の製造工程を示す断面図である。
【図２２】実施形態における半導体装置の製造工程を示す断面図である。
【図２３】実施形態における半導体装置の製造工程を示す断面図である。
【図２４】実施形態における半導体装置の製造工程を示す断面図である。
【図２５】実施形態における半導体装置の製造工程を示す断面図である。
【図２６】実施形態における半導体装置の製造工程を示す断面図である。
【図２７】実施形態におけるメモリセルの基本構造およびその等価回路を示す図である。
【図２８】実施形態における半導体装置の製造工程を示す断面図である。
【図２９】実施形態における半導体装置の製造工程を示す断面図である。
【図３０】実施形態における半導体装置の製造工程を示す断面図である。
【図３１】実施形態における半導体装置の構成を示す断面図である。
【図３２】実施形態における積層膜の断面ＳＴＥＭ像を示す図である。
【図３３】実施形態における積層膜に対して用いた２層モデルを示す図である。
【図３４】実施形態における２層モデルの１層あたりの磁気ヒステリシスを示す図である。
【図３５】実施形態における２層モデル積層膜の磁気ヒステリシスを示す図である。
【図３６】実施形態における保磁力Ｈcおよび飽和磁化Ｍsの２層モデルによる計算値および実測値を示す図である。
【図３７】実施形態におけるインダクタ周辺の磁場強度分布を示した図である。
【図３８】実施形態におけるインダクタンス特性の抽出に用いたπ型等価回路を示した図である。
【図３９】実施形態におけるインダクタンスの周波数依存性を示した図である。
【図４０】実施形態におけるインダクタのＱ値の周波数依存性を示した図である。
【発明を実施するための形態】
【００１２】
以下、本発明の種々の実施の形態について図面を参照しつつ説明する。なお、すべての図面において、同様な構成要素には同一符号が付され、その詳細な説明は重複しないように適宜省略される。
【００１３】
（第一の実施形態）
図１は、本実施形態における半導体装置の構成を示す断面図である。
図１に示した半導体装置１０は、基板（シリコン基板等の半導体基板２０）、半導体基板２０の主面上に形成され、かつ配線層（多層配線層１１Ｂ）を含む半導体素子１２、および半導体素子１２を被覆する磁気シールド（ヘテロ構造磁気シールド１７０）を含む。
【００１４】
ヘテロ構造磁気シールド１７０は、第一の構造体（第一の磁気シールド積層構造１６Ａ）と第一の磁気シールド積層構造１６Ａを被覆する第二の構造体（第二の磁気シールド積層構造１６Ｂ）が基板側からこの順に積層された構成である。ヘテロ構造磁気シールド１７０は、半導体素子１２の上面を選択的に被覆するように設けられてもよい。
【００１５】
第一の磁気シールド積層構造１６Ａおよび第二の磁気シールド積層構造１６Ｂは、いずれも、半導体素子１２を被覆する磁性体からなる磁気シールド膜および半導体素子１２と磁気シールド膜との間に介在し磁性体の拡散を防止するバッファ膜とを有する。
具体的には、第一の磁気シールド積層構造１６Ａは、半導体素子１２の上面を被覆する磁性体からなる第一の磁気シールド膜１５Ａと、半導体素子１２と磁気シールド膜１５Ａとの間に介在し磁性体の拡散を防止する第一のバッファ膜１４Ａとからなる。また、第一の磁気シールド積層構造１６Ａ上に形成される第二の磁気シールド積層構造１６Ｂは、第一の磁気シールド積層構造１６Ａと同様の積層構造を有する。図１では、第二の磁気シールド積層構造１６Ｂは、磁気シールド膜１５Ａの上部に設けられてこれを覆う第二の磁気シールド膜１５Ｂと、磁気シールド膜１５Ａと磁気シールド膜１５Ｂとの間に介在し磁性体の拡散を防止する第二のバッファ膜１４Ｂとからなる。
【００１６】
ヘテロ構造磁気シールド１７０は、磁気シールド膜とバッファ膜とが順次積層された基本構造体が少なくとも２層以上積層されていればよい。図１では、磁気シールド積層構造が２層重ねて形成されているヘテロ構造磁気シールド１７０の例を示したが、ヘテロ構造磁気シールド１７０は任意の層数を重ねて形成してもよい。ここで、ヘテロ構造磁気シールド１７０は、磁気シールド膜がバッファ膜に挟まれる構造、もしくは、バッファ膜が磁気シールド膜に挟まれる構造を有している。
【００１７】
半導体素子１２と第一のバッファ膜１４Ａとの間には、ＳｉＯ2膜などの絶縁膜（誘電体膜）１３が形成され、半導体素子１２とすべての磁気シールド積層構造が電気的に絶縁されている。
【００１８】
第一および第二の磁気シールド膜１５Ａ、１５Ｂを構成する磁性体は、軟磁性の強磁性体である。第一および第二の磁気シールド膜１５Ａ、１５Ｂは、たとえば同種の膜である。
第一および第二の磁気シールド膜１５Ａ、１５Ｂを構成する磁性体は、たとえばフェライトであり、さらに具体的には、スピネル型結晶構造を持つフェライト（スピネル型フェライト）とする。
スピネル型フェライトは、ＸＦｅ2Ｏ4およびＹ1-nＺnＦｅ2Ｏ4のうちの少なくとも一方の酸化物磁性体を主成分として含む。ここで、Ｘは、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、銅（Ｃｕ）、コバルト（Ｃｏ）、マンガン（Ｍｎ）および鉄（Ｆｅ）からなる群から選択される一種の元素である。ＹとＺは互いに異なる元素である。Ｙは、Ｎｉ、Ｚｎ、Ｃｕ、ＣｏおよびＭｎからなる群から選択される一種の元素であり、Ｚは、Ｙ以外の元素であって、Ｎｉ、Ｚｎ、Ｃｕ、ＣｏおよびＭｎからなる群から選択される一種である。また、ｎは、０＜ｎ＜１を満たす数である。
【００１９】
第一および第二のバッファ膜１４Ａ、１４Ｂは、たとえば同種の膜である。また、第一および第二のバッファ膜１４Ａ、１４Ｂは、各々独立して、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）およびルテニウム（Ｒｕ）の中から選択された一種の高融点金属膜、もしくは、Ｗ、Ｔａ、ＴｉおよびＲｕの中から選択された少なくとも一種の元素を含む合金膜であればよい。あるいは、第一および第二のバッファ膜１４Ａ、１４Ｂは、Ｗ、Ｔａ、ＴｉおよびＲｕからなる群から選択される一または二以上の元素を含む膜であってもよく、当該元素の窒化膜または当該元素の酸化膜を含んでもよい。これらのバッファ膜は、高融点金属膜、合金膜、酸化膜および窒化膜の中から選択された複数の膜（たとえば、Ｔｉ／ＴｉＮ膜やＴａ／ＴａＮ膜）からなる積層構造を有していてもよい。バッファ膜は、磁気シールド膜の磁性体材料の半導体素子１２への拡散を防止する機能を有する。特に窒化膜は、磁性体材料の拡散を防止する点で好ましいものである。
なお、本明細書では、積層構造を「上層／下層（基板側）」と表す。
【００２０】
さらに、第一および第二のバッファ膜１４Ａ、１４Ｂとしては、第一および第二の磁気シールド膜１５Ａ、１５Ｂとの格子整合性が高い膜を用いることができる。こうすることにより、第一および第二の磁気シールド膜１５Ａ、１５Ｂの結晶性を高めることができる。従って、バッファ膜および磁気シールド膜の積層構造を用いると、高い磁気シールド効果を得ることができる。さらに、バッファ膜と磁気シールド膜との格子整合性が高いために、バッファ膜および磁気シールド膜の界面において、磁気シールド膜の結晶性が特に高い。よって、磁気シールド積層膜を２層以上重ねたヘテロ構造磁気シールド１７０の構造を用いると、界面数が増すために、実効的に磁気シールド効果が改善される。ここでいう改善とは、磁気シールド膜の総膜厚が同等な場合において、ヘテロ構造磁気シールドを用いることで、磁気シールド効果が高まることを意味する。
【００２１】
なお、本明細書での「磁気シールド効果」とは、磁性体の透磁率、磁化による磁束密度、磁気共鳴による磁気損失、もしくは渦電流損失といった物理的な特性に基づく電磁ノイズ抑制効果を指す。
【００２２】
次に、半導体素子１２の構成を説明する。
図１の例では、半導体素子１２は、半導体基板２０上に形成されたトランジスタＴ１、Ｔ２を含む。これらトランジスタＴ１、Ｔ２の各々は、ゲート電極、ソース拡散領域およびドレイン拡散領域（拡散層１８）を含むｎ型またはｐ型のＭＯＳトランジスタである。トランジスタＴ１は、ＳＴＩ（Shallow Trench Isolation）などの素子分離領域２１、２２により他の素子と分離され、トランジスタＴ２も、ＳＴＩなどの素子分離領域２２、２３により他の素子と分離されている。
【００２３】
トランジスタＴ１、Ｔ２の上には第一層間絶縁膜２６が形成されている。第一層間絶縁膜２６には、トランジスタＴ１のソース拡散領域またはドレイン拡散領域の一方に接続されたコンタクトプラグ４１Ａと、トランジスタＴ１のソース拡散領域またはドレイン拡散領域の他方に接続されたコンタクトプラグ４１Ｂとが形成されている。コンタクトプラグ４１Ａ上に導電層５１Ａが、コンタクトプラグ４１Ｂ上に導電層５１Ｂがそれぞれ形成されている。さらに、第一層間絶縁膜２６には、トランジスタＴ２のソース拡散領域またはドレイン拡散領域の一方に接続されたコンタクトプラグ４２Ａと、トランジスタＴ２のソース拡散領域またはドレイン拡散領域の他方に接続されたコンタクトプラグ４２Ｂとが形成されている。コンタクトプラグ４２Ａ上に導電層５２Ａが、コンタクトプラグ４２Ｂ上に導電層５２Ｂがそれぞれ形成されている。
トランジスタＴ１、Ｔ２、コンタクトプラグ４１Ａ、４１Ｂ、４２Ａ、４２Ｂおよび第一層間絶縁膜２６は、トランジスタ層１１Ａを構成する。
【００２４】
第一層間絶縁膜２６上には、第二層間絶縁膜２７、第三層間絶縁膜２８および第四層間絶縁膜２９が下からこの順に積層されている。第二層間絶縁膜２７、第三層間絶縁膜２８および第四層間絶縁膜２９は、多層配線層１１Ｂを構成する。第三層間絶縁膜２８と第四層間絶縁膜２９には、インダクタ６２を構成する埋め込み配線が形成されている。この多層配線層１１Ｂとトランジスタ層１１Ａは、タングステン（Ｗ）などのコンタクトプラグ４１Ａ、４１Ｂ、４２Ａ、４２Ｂを介して電気的に相互接続されている。第一〜第四層間絶縁膜２６〜２９は、たとえば低誘電率材料からなる。低誘電率材料としては、たとえば、ＳｉＯＣ、ＳｉＣ、ＳｉＯＦ、多孔質ＳｉＯ2、または多孔質ＳｉＯＣが挙げられる。
【００２５】
次に、図２（Ａ）〜図２（Ｃ）を参照しながら、半導体装置１０の製造方法を説明する。図２（Ａ）〜図２（Ｃ）は、図１に示した半導体装置１０の製造工程を示す断面図である。
半導体装置１０の製造方法は、たとえば以下の工程を含む：
ステップ１１：半導体基板２０の主面上に配線層（多層配線層１１Ｂ）を含む半導体素子１２を形成する工程、および
ステップ１２：半導体素子１２を被覆する磁気シールド（ヘテロ構造磁気シールド１７０）を形成する工程。
【００２６】
ヘテロ構造磁気シールド１７０を形成する工程（ステップ１２）は、
ステップ２１：半導体素子１２を被覆する第一の構造体（第一の磁気シールド積層構造１６Ａ）を形成する工程、および
ステップ２２：第一の構造体を被覆する第二の構造体（第二の磁気シールド積層構造１６Ｂ）を形成する工程
を含む。
【００２７】
第一の磁気シールド積層構造１６Ａおよび第二の磁気シールド積層構造１６Ｂを形成する工程（ステップ２１〜２２）は、いずれも、
ステップ３１：半導体素子１２を被覆し、かつ磁性体の拡散を防止するバッファ膜を形成する工程、および
ステップ３２：バッファ膜を被覆し、かつ磁性体からなる磁気シールド膜を形成する工程
を含む。
【００２８】
また、半導体素子１２を形成するステップ１１の後、半導体素子１２を被覆する絶縁膜３０を形成する工程をさらに含み、ヘテロ構造磁気シールド１７０を形成するステップ１２において、ヘテロ構造磁気シールド１７０が絶縁膜３０を被覆するようにヘテロ構造磁気シールド１７０を形成する。
以下、さらに具体的に説明する。
【００２９】
図２（Ａ）に示すように、シリコン基板等の半導体基板２０上に、Ｔｒ１、Ｔｒ２等の所定の素子を形成し、トランジスタ層１１Ａを得る。
そして、トランジスタ層１１Ａ上に、多層配線層１１Ｂを形成し、半導体素子１２を得る。多層配線層１１Ｂの形成工程は、インダクタ６２（図１）を形成する工程を含む。
具体的には、トランジスタ層１１Ａの上に、第二層間絶縁膜２７、第三層間絶縁膜２８および第四層間絶縁膜２９を積層する。第二層間絶縁膜２７、第三層間絶縁膜２８および第四層間絶縁膜２９には、たとえばダマシンプロセス（シングルダマシンプロセスまたはデュアルダマシンプロセス）により埋め込み配線６０、６１が形成される。ダマシンプロセスでは、フォトリソグラフィー工程により、第二層間絶縁膜２７に溝を形成し、当該溝にバリアメタルおよびＣｕシード膜をスパッタ法で順次形成し、続いて、電解めっき法により当該溝の内部にＣｕ膜を成長させて当該溝にＣｕ膜を埋設する。その後、化学機械的研磨法（Chemical Mechanical Polishing：ＣＭＰ）により余剰のＣｕ膜を除去する。これにより、第二層間絶縁膜２７に埋め込み配線６０が形成される。第三層間絶縁膜２８および第四層間絶縁膜２９にも、同様のプロセスで埋め込み配線が形成される。
【００３０】
そして、図２（Ａ）に示すように、半導体素子１２の多層配線層１１Ｂの上に、絶縁膜１３を形成する。絶縁膜１３は、Ｃｕの酸化防止およびＣｕの拡散防止のための配線キャップとして機能する。絶縁膜１３の材料は、たとえば、ＳｉＮもしくはＳｉＣＮである。または、絶縁膜１３は、ハードマスク絶縁膜を含む多層絶縁膜や、パッシベーション用の絶縁膜であってもよい。ヘテロ構造磁気シールド１７０と半導体素子１２とが絶縁される限りにおいて、特に絶縁膜１３の膜種に限定はない。
【００３１】
次に、図２（Ｂ）に示すように、絶縁膜１３上に、たとえばＤＣ（Direct Current）スパッタ法により第一のバッファ膜１４Ａを形成する。続いて、この第一のバッファ膜１４Ａ上に、たとえばＲＦ（Radio Frequency）マグネトロンスパッタ法により、スピネル型結晶構造を有するフェライトからなる第一の磁気シールド膜１５Ａを形成し、第一の磁気シールド積層構造１６Ａを得る。ここで、第一の磁気シールド積層構造１６Ａの形成時のプロセス温度の上限を、多層配線層１１Ｂのプロセス温度の上限に準じた３００〜４００℃の範囲内に設定することができる。
さらに、図２（Ｃ）に示すように、同様のプロセスを用いて、第一の磁気シールド膜１５Ａ上に、第二のバッファ膜１４Ｂおよび第二の磁気シールド膜１５Ｂを順次形成し、第二の磁気シールド積層構造１６Ｂを得る。こうして、第一の磁気シールド積層構造１６Ａと第二の磁気シールド積層構造１６Ｂから構成されるヘテロ構造磁気シールド１７０が得られる。
なお、第一の磁気シールド積層構造１６Ａと第二の磁気シールド積層構造１６Ｂから構成されるヘテロ構造磁気シールド１７０については、同様のプロセスを用いて任意の総数を重ねてもよい。
【００３２】
以上により、図１に示した半導体装置１０が得られる。
本実施形態によれば、第一の磁気シールド積層構造１６Ａと第二の磁気シールド積層構造１６Ｂから構成されるヘテロ構造磁気シールド１７０を設けることにより、半導体装置の製造プロセス中に、磁性体膜の材料の拡散を効果的に抑制することができる。
また、本実施形態において、格子整合性の高いバッファ膜と磁気シールド膜の積層構造を多層膜化したヘテロ構造磁気シールド１７０を形成することで、薄い膜厚の磁気シールド膜を用いて、高い磁気シールド効果を得ることが可能である。
【００３３】
また、多層配線中に磁性体膜を設ける場合、磁性体膜の形成温度は、配線形成プロセス温度に適合していなければならない。たとえば、背景技術の項で前述した特許文献３では、スピネル構造金属酸化物層の形成は配線形成プロセス温度に準じたプロセスを用いているが、スピネル構造金属酸化物層の下層のテンプレート層にアニール処理が用いられており、多層配線中に磁性体膜を設けるようなプロセスには適していない。
これに対し、本実施形態によれば、配線形成プロセスに適合したプロセスで、半導体基板内の多層配線中に磁性体膜を設け、磁性体膜の薄膜化と高い磁気シールド効果を同時に実現することが可能となる。たとえば、ヘテロ構造磁気シールド１７０を形成する工程（ステップ１２）は、４５０℃以下のプロセス温度で行われる。
また、ダマシンプロセスでは、層間絶縁膜の耐熱性が低いことを考慮してプロセス温度の上限を３５０〜４００℃の範囲内に設定するのが一般的である。その理由は、低誘電率材料の構成原子間の結合力が比較的弱いため、高熱処理を受けると低誘電率材料の熱分解や脱ガスが生じるからである。よって、多層配線層１１Ｂを形成する場合、その多層配線層１１Ｂとともに第一の磁気シールド膜１５Ａを形成するプロセスでも、そのプロセス温度の上限をたとえば３５０〜４００℃の範囲内に設定する。
【００３４】
また、本実施形態の磁気シールド構造では、磁性体材料の拡散防止機能を有する第一のバッファ膜１４Ａの上に第一の磁気シールド膜１５Ａが順次形成される磁気シールド積層膜であるので、磁性材料の拡散が防止され、金属汚染が起こらない構造を実現している。
【００３５】
以下、Ｎｉ−Ｚｎスピネル型フェライト（Ｎｉ1-nＺｎnＦｅ2Ｏ4、０＜ｎ＜１）からなる磁気シールド膜を用いた種々の積層磁気シールド構造の特性の測定結果について説明する。バッファ膜はＤＣスパッタ法により形成され、バッファ膜上に、Ｎｉ0.5Ｚｎ0.5Ｆｅ2Ｏ4のターゲット材料を用いたＲＦスパッタ法により磁気シールド膜が成膜されている。Ｎｉ−Ｚｎスピネル型フェライト（以下、単に「Ｎｉ−Ｚｎ系フェライト」とも呼ぶ。）の成膜条件は、ＲＦパワーを３ｋＷとし、チャンバ内に導入したガス種をアルゴン（Ａｒ）ガスおよび酸素（Ｏ2）ガスとしたものである。まず、Ｎｉ−Ｚｎスピネルフェライト膜とバッファ膜からなる磁気シールド積層膜に関する特性結果について述べる。
【００３６】
図３は、１００ｎｍ膜厚のバッファ膜上に、磁気シールド膜として２００ｎｍ膜厚のＮｉ−Ｚｎ系フェライト膜が形成された場合のＸ線回折（X-Ray Diffraction: ＸＲＤ）データを表すグラフである。図３において、グラフの横軸は散乱角２θ（単位：°、θ：ブラッグ反射角）を示し、縦軸はＸＲＤ強度を任意単位（ａｒｂ． ｕｎｉｔ）で示している。バッファ膜には、アモルファス酸化ケイ素（ＳｉＯ2）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）を用い、Ｎｉ−Ｚｎ系フェライト膜は、酸素濃度８％で成膜したものを用いている。
【００３７】
バッファ膜の材料がＳｉＯ2である（図３中「／ＳｉＯ2」）場合とＴａＮである場合（図３中「／ＴａＮ」）を比較すると、ＴａＮを用いた方が、スピネル（３１１）強度が非常に高いことがわかる。この理由としては、ＴａＮ膜の最配向面とＮｉ−Ｚｎ系フェライト膜の最配向面（すなわちスピネル（３１１）面）との格子整合性が良好であり、Ｎｉ−Ｚｎ系フェライトの初期のグレイン成長時に、スピネル（３１１）面が成長しやすいことが推察される。
一方、バッファ膜にＴｉを用いた場合（図３中「／Ｔｉ」）では、スピネル｛１１１｝の強い配向が起きていることがわかる。これは、同様に、Ｔｉの（００２）面とＮｉ−Ｚｎ系フェライトのスピネル｛１１１｝面の格子整合性が良好であるためである。なお、｛１１１｝面は、具体的には、（１１１）面およびその等価面をいう。
【００３８】
以上より、バッファ膜の材料の選択により、配向面の選択、および高結晶化が可能であるといえる。
たとえば、磁気シールド膜が、スピネル型結晶構造を有する磁性体からなるとともに、膜厚方向に配向した（３１１）面を有していてもよく、このとき、バッファ膜が、ＴａＮを主成分として含んでもよい。また、このときさらに、第一の磁気シールド積層構造１６Ａが、第二のバッファ膜１４Ｂと第二の磁気シールド膜１５Ｂとからなり、第二の磁気シールド積層構造１６Ｂが第一の磁気シールド積層構造１６Ａの上部を被覆し、第二の磁気シールド積層構造１６Ｂにおける磁性体が、膜厚方向に配向した（３１１）面を有していてもよい。
また、図５を参照して後述するように、バッファ膜が、ＴａＮを主成分として含み、磁気シールド膜が、スピネル型結晶構造を有する磁性体からなるとともに、膜厚方向に配向した（４００）面を有してもよい。
また、バッファ膜が、Ｔｉを主成分として含み、磁気シールド膜が、膜厚方向に配向した｛１１１｝面を有してもよい。
図３で用いたバッファ膜は、ＬＳＩ中の多層配線形成プロセスにおけるバリアメタルとして用いられており、半導体プロセスへの親和性が高い。
【００３９】
図３においては、バッファ膜Ｔｉ上と、バッファ膜ＴａＮ上で、Ｎｉ−Ｚｎ系フェライト膜の配向面が異なることを示した。次に、Ｎｉ−Ｚｎ系フェライトの配向性の差を調べるために、断面ＳＴＥＭ（scanning transmisson electron microscope：走査透過型電子顕微鏡）を用いた微細構造観察を行った。
図４（Ａ）および図４（Ｂ）は、図３のＸ線回折データに対応した積層膜、すなわちＮｉ−Ｚｎ系フェライト／ＴａＮとＮｉ−Ｚｎ系フェライト／Ｔｉの断面ＳＴＥＭ像を示す図である。バッファ膜がＴｉの場合（図４（Ａ））、Ｎｉ−Ｚｎ系フェライトは、バッファ膜Ｔｉの構造に沿ってグレイン成長しており、明らかにバッファ膜がＴａＮの場合（図４（Ｂ））とグレイン成長の仕方が異なっている。バッファ膜Ｔｉ上でのＮｉ−Ｚｎ系フェライトのグレイン成長における優先配向面が、図３で示したスピネル（１１１）面の配向に相当していると考えられる。したがって、バッファ膜の結晶構造を制御して磁気シールド膜の配向面を制御することにより、電磁ノイズの周波数や電磁ノイズの伝播方向に合わせた高い電磁ノイズ抑制効果を実現することが可能となる。
【００４０】
図５は、積層膜のＸ線回折データを示す図であり、Ｎｉ−Ｚｎ系フェライト／ＴａＮの積層膜の酸素濃度０、４、８（％）でのＸ線回折データを示している。図５より、酸素濃度を８％とした条件下でのスピネル（３１１）面の強度が非常に高く、酸素濃度を４％とした条件下ではスピネル（４００）面の配向が強く生じていることがわかる。
成膜時の酸素濃度を８％としたとき、Ｎｉ−Ｚｎ系フェライト膜にスピネル（４００）面の配向は観測されない。これは、Ｎｉ−Ｚｎ系フェライトの結晶格子中に占める酸素イオンの配置や鉄の価数が酸素濃度の影響を受けて、Ｎｉ−Ｚｎ系フェライトの結晶構造が変化したからである。ゆえに、成膜時の酸素濃度によって、Ｎｉ−Ｚｎ系フェライトの配向面を制御することが可能である。
【００４１】
図６は、上記Ｎｉ−Ｚｎ系フェライトに関するスピネル（３１１）面のＸ線回折強度の酸素濃度依存性を示す図である。図６は、Ｎｉ−Ｚｎ系フェライト／ＴａＮ積層構造における（３１１）面のＸ線回折強度とＮｉ−Ｚｎ系フェライト膜の成膜時酸素濃度の関係をプロットしたグラフである。ここでは、バッファ膜ＴａＮを用いた２層膜を用いている。図６のグラフの横軸は成膜時の酸素濃度（単位：％）を示し、その縦軸は（３１１）面のＸ線強度（単位：ａｒｂ． ｕｎｉｔ）を示している。
【００４２】
図６より、スピネル（３１１）面の配向性は、酸素濃度にも強く依存し、酸素濃度が８％程度で、最も高くなることがわかる。ここでは、フェライトスパッタ時のチャンバ内圧力Ｐが３．２ｍＴｏｒｒ（図中「○」）および６．４ｍＴｏｒｒ（図中「▽」）のデータを示しており、配向性は、主に酸素濃度により決まることがわかる。
【００４３】
図７は、図３に示した結晶性を有する、Ｎｉ−Ｚｎ系フェライト／ＴａＮとＮｉ−Ｚｎ系フェライト／ＳｉＯ2、Ｎｉ−Ｚｎ系フェライト／Ｔｉの３つの積層構造の磁気ヒステリシスの測定結果を示すグラフである。図７のグラフの横軸は外部磁場Ｈｅｘ（単位：ｋＯｅ）を示し、その縦軸は磁化Ｍｓ（単位：ｋＧ）を示している。図３と比較すると、Ｎｉ−Ｚｎ系フェライトの高結晶化によりスピネル（３１１）面の強度が高まると、飽和磁化が大きくなり、保磁力が低下し、透磁率が大きくなることが分かる。したがって、バッファ膜として特にＴａＮ膜を使用することで、Ｎｉ−Ｚｎ系フェライトの高結晶化と磁気シールド効果のより一層の向上が可能となる。
【００４４】
図８は、スピネル（３１１）面の強度と飽和磁化の関係をプロットしたグラフである。図８より、スピネル（３１１）面の強度と飽和磁化には正の相関関係があることがわかる。ゆえに、より高い磁気シールド効果を得るには、スピネル（３１１）面の高配向が必要である。Ｎｉ−Ｚｎ系フェライト膜のスピネル（３１１）面の高配向に寄与するバッファ膜ＴａＮは、高いシールド効果を得るために好適なバッファ膜であることが分かる。
【００４５】
図９は、Ｎｉ−Ｚｎ系フェライト／ＴａＮ積層構造の電流−電圧特性を示すグラフである。図９は、Ｎｉ−Ｚｎ系フェライト膜の成膜時酸素濃度依存性をプロットしたグラフであり、Ｎｉ−Ｚｎ系フェライト膜の成膜時の酸素濃度（Ｏ2／Ａｒ）を０％、４％、８％および１２％とした場合の測定値がプロットされている。
【００４６】
図９のグラフによれば、酸素濃度８％と１２％の条件下では、Ｎｉ−Ｚｎ系フェライト膜が高抵抗化していることが分かる。これら２つの条件では、図８の高飽和磁化の条件も満たしており、高抵抗、高飽和磁化および高透磁率のいずれをも実現することができる。一方、酸素濃度が０％と４％の条件下では、酸素欠陥によりＮｉ−Ｚｎ系フェライト膜は低抵抗化する。ただし、パーマロイ（ＮｉＦｅの合金）、アモルファス磁性体（ＣｏＺｒＴａなど）の軟磁性体の電気抵抗率は、１０-5〜１０-6Ω・ｃｍのオーダーであるので、酸素濃度が０％と４％の条件下で形成されたＮｉ−Ｚｎ系フェライト膜は、当該他の軟磁性体と比べて遙かに高い電気抵抗率を有しており、高周波での渦電流損失を充分に抑制することができる。
【００４７】
次に、膜厚１００ｎｍのＳｉＯ2膜上に膜厚１５ｎｍのＴａＮ膜をバッファ膜として形成し、このＴａＮ膜上に膜厚２００ｎｍのＮｉ−Ｚｎ系フェライト膜を磁気シールド膜として形成した。この構成において、バッファ膜であるＴａＮの磁性材料に対する拡散防止効果について調べた。
図１０は、裏面二次イオン質量分析（backside Secondary Ion Mass Spectrometry：裏面ＳＩＭＳ）の結果を示すグラフである。なお、裏面ＳＩＭＳとは、ＳＩＭＳによる試料裏面からの深さ方向分析を意味する。試料として、Ｎｉ−Ｚｎ系フェライト／ＴａＮ／ＳｉＯ2の３層構造を、窒素雰囲気中３５０℃の下で７時間アニール処理したものが使用された。図１０のグラフ中、破線は、ＴａＮ膜とＳｉＯ2膜との界面位置を表している。このグラフから明らかなように、破線よりもＳｉＯ2膜側の領域にＮｉ、Ｚｎ、Ｆｅが拡散して侵入していない。すなわち、ＴａＮ膜が拡散防止膜として機能していることが分かる。図１のバッファ膜１４Ａ、１４Ｂとして、Ｗ膜、Ｒｕ膜、Ｔａ膜、Ｔｉ膜およびＴｉＮ膜の各々を用いた場合でも、ＴａＮ膜の場合と同様に拡散防止効果を得ることができる。従って、本実施形態の磁気シールド膜が拡散防止膜に囲まれた構造を半導体基板中に形成すると、層間膜中への金属汚染の恐れがないため、たとえば半導体装置の信頼性および製造歩留まりを向上させることが可能となる。
【００４８】
次に、バッファ膜ＴａＮ１００ｎｍ上にＮｉ−Ｚｎ系フェライト膜を２００、４００、６００、８００（ｎｍ）と各々成膜した積層膜（図１１（Ａ））の磁気特性の磁性体膜厚依存性について調べた。図１１（Ｂ）に、各々の膜厚での磁気ヒステリシスデータを示す。図１１（Ｂ）は、積層膜のフェライト膜厚と磁気ヒステリシスの関係を示す図であり、フェライト膜厚を大きくすると、飽和磁化が低下していることが分かる。これは、Ｎｉ−Ｚｎ系フェライト膜の厚膜化では結晶性が特に改善されないということを示している。加えて、膜厚を大きくすると、低抵抗化し、磁性体膜中で発生する渦電流損失が増加し、磁気シールド効果は低下してしまう。
【００４９】
以上により、バッファ膜ＴａＮでは、Ｎｉ−Ｚｎ系フェライトのスピネル（３１１）面の成長が促進されること、Ｎｉ−Ｚｎ系フェライトの厚膜化では、結晶化が進まず、磁気特性が改善されないことを示した。この結果から、バッファ膜ＴａＮとＮｉ−Ｚｎ系フェライト膜の積層膜では、バッファ膜ＴａＮとＮｉ−Ｚｎ系フェライト膜の界面の結晶性が支配的であると考えられる。界面を利用する、つまり、バッファ膜ＴａＮと磁気シールド膜Ｎｉ−Ｚｎ系フェライト膜を順次に積層することによって、実効的に結晶性を高めることができ、磁気シールド効果も高められる。また、薄膜化して積層することで、実効的に磁性体膜の渦電流損失を低減することが可能である。
【００５０】
以下、バッファ膜および磁気シールド膜を順次積層した構造であるヘテロ構造磁気シールドに関する種々の特性結果について説明する。Ｎｉ−Ｚｎ系フェライト／ＴａＮの積層膜を１層と考え、２、３、４層と多層膜化した水準を用いた。ヘテロ構造磁気シールドにおけるＮｉ−Ｚｎ系フェライトの総膜厚は２００ｎｍとし、ＴａＮの膜厚は各々２５ｎｍとした。
【００５１】
図１２（Ａ）〜図１２（Ｄ）は、それぞれ、１〜４層として用いたヘテロ構造磁気シールドの構成を示す断面図である。図１２（Ａ）〜図１２（Ｄ）におけるすべての構造で、Ｎｉ−Ｚｎ系フェライト膜の総膜厚は２００ｎｍであり、バッファ膜ＴａＮは１層あたり２５ｎｍとしている。Ｎｉ−Ｚｎ系フェライトは、スピネル（３１１）面の強度が最も高かった、酸素濃度８％（チャンバー内圧力Ｐ＝３．２ｍｔｏｒｒ）、３００℃の条件で、ＲＦマグネトロンスパッタを用いて各々成膜した。バッファ膜ＴａＮについては、ＤＣスパッタを用いて、室温にて成膜を行った。
【００５２】
図１３は、図１２（Ａ）〜図１２（Ｄ）に示したヘテロ構造磁気シールドに対応するＸ線回折データを示す図である。図１３から、積層数が増すほど、Ｎｉ−Ｚｎ系フェライトのスピネル（３１１）強度が増している。これは、図３２（Ａ）および図３２（Ｂ）を参照して後述するように、バッファ膜とＮｉ−Ｚｎ系フェライトの界面付近に、高い結晶層が存在していることによる。
また、バッファ膜／Ｎｉ−Ｚｎ系フェライト膜の界面付近と、それ以外の場所の結晶化度が同等であれば、Ｎｉ−Ｚｎ系フェライト膜厚が一定で、積層数に応じてスピネル（３１１）強度が増すということは起き得ない。従って、バッファ膜とＮｉ−Ｚｎ系フェライト膜の界面付近には高結晶層が存在している。上記界面の高結晶層を多く用いる、つまり、ヘテロ構造化することで、Ｎｉ−Ｚｎ系フェライト膜厚が同じであるヘテロ構造磁気シールドにおいても、実効的に高いスピネル（３１１）強度を得ることができるため、高い磁気シールド効果を得ることができる。
【００５３】
かかるへテロ構造磁気シールドは、たとえばＮｉ−Ｚｎ系フェライト上にＴａＮを成膜し、その上にＮｉ−Ｚｎ系フェライトを成膜することで形成される。また、へテロ構造化において、（３１１）強度が増すのは、バッファ膜ＴａＮの効果によりＮｉ−Ｚｎ系フェライトの(３１１)面の高配向することで起きる。ここで、前記へテロ構造における、Ｎｉ−Ｚｎ系フェライトの実効的な（３１１）高配向効果は、Ｎｉ−Ｚｎ系フェライト上のバッファ膜も、ＴａＮ膜のように、当該バッファ膜上に、次に成膜されるＮｉ−Ｚｎ系フェライトの高配向を起こす効果を有するような膜構造を保っていることが不可欠である。
すなわち、図３に示したように、Ｎｉ−Ｚｎ系フェライトの（３１１）高配向は、（１１０）配向したバッファ膜ＴａＮ構造による。仮に、Ｎｉ−Ｚｎ系フェライト上に成膜したＴａＮが、（１１０）配向を有していない場合は、へテロ構造化において、（１１０）配向を有していないＴａＮ上に成膜されるＮｉ−Ｚｎ系フェライトの実効的な（３１１）高配向は起きないと考えられる。
【００５４】
図１３に示したヘテロ構造におけるＸ線回折結果より、前記Ｎｉ−Ｚｎ系フェライト/ＴａＮ構造の多層化により、Ｎｉ−Ｚｎ系フェライトの（３１１）強度とともに、バッファ膜ＴａＮの（１１０）強度が増していることが分かる。このことから、へテロ構造におけるＮｉ−Ｚｎ系フェライト上のバッファ膜ＴａＮは、バッファ膜上にＮｉ−Ｚｎ系フェライトを成膜した際も、Ｎｉ−Ｚｎフェライトの（３１１）高配向に寄与するような、（１１０）配向したバッファ膜ＴａＮとして機能するといえる。へテロ構造化によるＮｉ−Ｚｎ系フェライト膜の（３１１）高配向効果は、ＴａＮ（１１０）のバッファ膜としての効果に依るとともに、前記バッファ膜（１１０）構造がＮｉ−Ｚｎ系フェライト上に成膜された場合においても、（１１０）構造を保って、順次積層されるＮｉ−Ｚｎ系フェライトに対しても、同様に（３１１）高配向効果を有するために得られると考えられる。
【００５５】
図３２（Ａ）および図３２（Ｂ）は、作成した積層膜の断面ＳＴＥＭ像を示す図である。図３２（Ａ）は、図１２（Ａ）の構造に対応し、シリコン基板（図中「Ｓｉ」）にＮｉ−Ｚｎ系フェライト膜／ＴａＮバッファ膜の積層体を１層形成した構造体の断面図である。図３２（Ｂ）は、図１２（Ｄ）の構造に対応し、シリコン基板図中「Ｓｉ」にＮｉ−Ｚｎ系フェライト膜／ＴａＮバッファ膜の積層体を４層形成した構造体の断面図である。
【００５６】
図３２（Ａ）より、１層膜では、Ｎｉ−Ｚｎ系フェライト膜とＴａＮバッファ膜との界面から５０ｎｍ程度の厚さの領域において、フェライト膜が緻密な高結晶層として形成されていることがわかる。また、図３２（Ｂ）より、４層膜では、Ｎｉ−Ｚｎ系フェライト膜が厚さ方向全体にわたって高結晶化しており、バッファ層を挟んで高結晶層の積層体が形成されていることがわかる。
【００５７】
図１４（Ａ）および図１４（Ｂ）は、図１２（Ａ）〜図１２（Ｄ）それぞれのヘテロ構造磁気シールドの磁気ヒステリシスを示す図である。図１４（Ａ）は、図１４（Ｂ）の一部を拡大して示す図である。図１４（Ａ）および図１４（Ｂ）より、ヘテロ構造化により、保磁力が低減され、飽和磁化（ここでは、外部磁場１０ｋＯｅでの磁化とする）が増加することが分かる。保磁力の低減は、膜厚が薄いＮｉ−Ｚｎ系フェライト膜の個々の層の磁化反転が、１層のＮｉ−Ｚｎ系フェライト膜と比較すると、容易になったためである。また、ヘテロ構造磁気シールドのように、磁気シールド膜を多層化することで飽和磁化が増加するのは、多層化によって、図１３を参照して前述したように、同じ総膜厚のＮｉ−Ｚｎ系フェライトの結晶性が実効的に高まったためである。
【００５８】
次に、ヘテロ構造磁気シールドの電気特性について述べる。図１５は、Ｎｉ−Ｚｎ系フェライト／ＴａＮのへテロ積層構造の電流−電圧特性を示すグラフである。図１５のグラフによれば、Ｎｉ−Ｚｎ系フェライト／ＴａＮにより構成される多層磁気シールド膜は１〜４層のすべての構造において、ＭΩｃｍオーダーの同等の抵抗率を有することがわかる。よって、ヘテロ構造磁気シールドは、高い抵抗率を維持しながら、透磁率を高めることができ、高い磁気シールド効果を有する膜として機能すると考えられる。つまり、Ｎｉ−Ｚｎ系フェライト／ＴａＮのヘテロ構造磁気シールド積層構造は、高配向性、高抵抗率、高透磁率を実現できる構造であるといえる。ヘテロ構造磁気シールド多層構造において、抵抗率のオーダーはＭΩｃｍであり、ヘテロ構造化によらず、同等である。
図１４および図１５より、バッファ膜、磁気シールド膜の積層化により、絶縁性を保ちながら、透磁率を高めることが可能であることがわかる。
【００５９】
つづいて、へテロ構造における磁気特性の改善効果を定量的に議論する。図３２（Ａ）より、ＴａＮ上のＮｉ−Ｚｎ系フェライトの初期成長層５０ｎｍは高結晶層であり、高飽和磁化、低保磁力な膜、つまり高透磁率な膜であると推察される。
そこで、以下、初期成長層の効果について、磁気特性関する定量的な解析をおこなった。ＴａＮ上の５０ｎｍ厚の高結晶Ｎｉ−ＺｎフェライトをＡ層、それ以外のＮｉ−ＺｎフェライトをＢ層とした「２層モデル」を用いて、へテロ構造の磁気特性の改善効果の妥当性を以下に示す。Ｎｉ−ＺｎフェライトおよびバッファＴａＮ膜のヘテロ構造磁気シールド中のＮｉ−Ｚｎフェライトがバッファ膜ＴａＮ上の５０ｎｍ膜厚のＡ層、およびそれ以外の箇所のフェライト層をＢ層とした「２層」よりなるという意味で、「２層モデル」としている。
Ａ層と１層あたり５０ｎｍ厚相当のＢ層とを「２層モデル」に適用すると、Ｎｉ−Ｚｎ系フェライト／ＴａＮのヘテロ構造は、図３３のように表せる。たとえば、１層膜は、１層のＡ層と３層のＢ層とからなり、４層膜は、４層のＡ層からなると考える。
【００６０】
磁気特性の定量的な議論を行う際に、双曲線正接関数（tangent hyperbolic）を用いて磁気ヒステリシスを表すこととする。
すなわち、磁気ヒステリシスを、外部磁場Ｈを変数として以下の式（ａ）と表す。
【００６１】
【数１】
【００６２】
上記式（ａ）において、ａおよびｂは定数、Ｍ0は飽和磁化、Ｈcは保磁力である。また、５０ｎｍ相当のＡ層およびＢ層の磁化を、それぞれＭ（Ｈ）AおよびＭ（Ｈ）Bと表すと、積層構造の磁化は、以下の式（ｂ）で表される。
【００６３】
【数２】
【００６４】
上記式（ｂ）において、ｔAおよびｔBは、それぞれ、積層構造中のＡおよびＢ層の総膜厚である。よって、図３３で、１層構造の磁化はＭ（Ｈ）A＋Ｍ（Ｈ）Bで与えられ、４層構造の磁化は４Ｍ（Ｈ）Aで与えられる。２層モデルと上記式（ａ）および（ｂ）から、図１４の実測データをフィッティングして、Ａ層およびＢ層それぞれの磁気ヒステリシスが図３４のように抽出される。図３４は、２層モデルの１層あたりの磁気ヒステリシスを示す図である。図３４より、Ｂ層に比べて、ＴａＮ上の初期成長層であるＡ層が高飽和磁化、低保磁力な層である。これは、断面ＴＥＭ（図３２）、Ｘ線回折（図１３）、磁気ヒステリシス（図１４）の実測データから、Ａ層が（３１１）の高結晶層で、高透磁率を有することとも一致する。
【００６５】
図３４で得られたＡ層、Ｂ層の磁気ヒステリシスから、２層モデルを用いて図３３に示した各ヘテロ構造の磁気ヒステリシスをそれぞれ計算して得られた結果を図３５に示す。図３５より、図１４の実測データと同様に、へテロ構造化により、高飽和磁化、低保磁力、つまり高透磁率化が起きていることがわかる。
【００６６】
図３６は、保磁力Ｈcおよび飽和磁化Ｍsについて、図１４の実測データと図３５の２層モデルによる計算結果を示す図である。図３６より、２層モデルが実測結果を非常に良く再現していることが分かる。したがって、ＴａＮ上のＮｉ−Ｚｎ系フェライトの初期成長層は高結晶な、高透磁率な層であり、へテロ構造化によって、磁気シールドフェライト膜の磁気シールド効果を高めることが可能であると言える。
【００６７】
次に、ヘテロ構造磁気シールド１７０の磁気シールド効果についてさらに説明する。
高周波ノイズの抑制には、高周波帯での磁気損失を利用しており、磁気損失が起こる周波数は、磁気共鳴周波数により決まる。磁気共鳴周波数は、磁気異方性磁場に比例し、異方性が高いものほど、共鳴周波数が高周波側にシフトする。磁気異方性は、形状による制御が可能であり、薄膜では、膜厚が薄いほど、面直方向の反磁場が増すために、面内の磁気異方性が増加し、磁気共鳴周波数が高まる。したがって、本実施形態で提案したヘテロ構造磁気シールドを用いると、バッファ膜、磁気シールド膜の２層の積層磁気シールド構造と比べて、磁気シールド膜の１層あたりの膜厚を薄くして、１層あたりの磁気共鳴周波数を高めることができ、より高周波の信号に対しても、磁気シールド効果を得ることが可能である。
【００６８】
磁気損失は、高周波帯での磁性体の負の透磁率成分に起因した現象である。磁気共鳴周波数以上の高周波帯では、外部磁場の印加に対して、磁性体の磁気モーメントが追随できなくなり、磁気損失が発生する。この損失が、負の透磁率成分に相当する。一方、ヘテロ構造磁気シールドに用いるバッファ膜は非磁性体であり、周波数に依らず、透磁率は常に１である。よって、ヘテロ構造磁気シールドを用いることで、高周波帯での負の透磁率成分を実効的に減らすことが可能である。これは、高周波数での磁気損失の低減と等価であり、高い磁気シールド効果を得ることが可能である。
【００６９】
ヘテロ構造磁気シールド１７０は、半導体素子１２内の多層配線層１１Ｂの配線を伝搬する信号に起因して発生する電磁場をシールドする機能を有する。インダクタ６２を構成する配線を高周波の電流信号が流れた場合にインダクタ６２で発生した磁束を磁気シールド膜１５に集中させることにより、インダクタ６２のインダクタンスＬやＱ値（ｑｕａｌｉｔｙ ｆａｃｔｏｒ）を向上させることが可能である。このため、インダクタ６２の高性能化と小型化が可能である。後述する多層配線構造のインダクタと、本実施形態の磁気シールド構造とを組み合わせることで、インダクタ６２の小型化を実現することができる。たとえば、ＬＣＲ回路構成を含むＲＦアナログ回路では、半導体チップの集積度が増すにつれて、インダクタの高性能化と小面積化が急務となっている。このため、インダクタの寸法を変更することなくインダクタンスＬを増加させる、もしくはインダクタを小面積化しても充分に高いインダクタンスＬを得ることが必要である。
【００７０】
図１６および図１７は、磁気シールド効果を確かめるシミュレーション用のインダクタの構造を示す図である。図１６は、インダクタＩの構成を示す斜視図であり、図１７（Ａ）および図１７（Ｂ）は、インダクタＩおよび磁気シールド膜の断面構造を示す図である。このインダクタＩは、Ｍ１〜Ｍ５の５つの金属配線層で形成された平面インダクタであり、引き出し配線６４、６５を介して、入力、出力ポートとして機能するＰｏｒｔ１、２に接続されている。また、平面視において、インダクタＩの外径は、各辺の長さが約１７μｍとなる正方形状である。インダクタＩの配線幅／スペースは、２μｍ／０．５μｍである。
【００７１】
図１８は、図１７に示したインダクタＩ上に磁気シールド膜を配置した場合のシミュレーションの結果を示す図である。磁気シールド膜には、抵抗率ρ＝１μΩｃｍ、１０ＭΩｃｍ、比透磁率μ＝２、１０のものを各々用い、空芯構造との比較を行った。ここでは、磁気シールド膜の膜厚は２００ｎｍとし、以上の実施形態にて検討した構造と同様の構造としている。ρ＝１μΩｃｍは、パーマロイなどの軟磁性体と同等の抵抗率であり、ρ＝１０ＭΩｃｍは、本検討で得られたＮｉ−Ｚｎ系フェライトを用いヘテロ構造磁気シールドと同等の抵抗率である。μ＝２で、ρ＝１μΩｃｍとρ＝１０ＭΩｃｍのインダクタンスを比較すると、ρ＝１μΩｃｍの膜では、高周波での損失が大きく、インダクタンスが低下していることがわかる。本実施形態におけるρ＝１０ＭΩｃｍの磁気シールド膜は、渦電流損失を特に低減でき、より高い磁気シールド効果を有することがわかる。
図１８より、ヘテロ構造磁気シールドを用いることで、より高い磁気シールド効果を得ることができる。
【００７２】
また、へテロ構造磁気シールドに関しても、同様の電磁界シミュレーションを行った。図１７（Ｂ）中の磁気シールド膜に、図１４、図１５で得られた電磁気特性の実測データ、実測した評価構造を用いた。実測した評価構造とは、図１２で示したものである。その際の、インダクタ周辺の磁場強度分布を図３７に示す。
【００７３】
まず、図３７より、磁性膜無しの場合に比べて、１層および４層の磁気シールド膜を用いた場合、インダクタ誘起磁場の広がりが抑えられていることがわかり、インダクタ誘起磁場の効率化に繋がっている。さらに、１層および４層磁気シールド膜を用いることで、インダクタ中心の誘起磁場強度が高まっていることがわかる。４層磁気シールド膜を用いた際に、磁場の広がりを抑える効果、誘起磁場強度を高める効果が顕著である。これは、へテロ構造化による、図１４で示した高透磁率化の効果と、図１５に示したような低損失特性によると考えられる。へテロ構造化により、損失特性が高まれば、透磁率が高まったとしても、高周波帯での損失により、磁場強度が低減する恐れがある。しかしながら、へテロ構造磁気シールドでは、低損失特性を維持しながら、高透磁率を有するため、図３７で示したように、高周波帯での高い磁気シールド効果を得ることができる。
【００７４】
以上説明したヘテロ構造化による効果は、たとえばＮｉ−Ｚｎ系フェライトとＴａＮバッファ膜を用いた実施形態において、ＴａＮバッファ膜上でのＮｉ−Ｚｎ系フェライトの（３１１）高配向が起きる範囲においては、層数に依らない。
また、以上の検討においては、フェライト総膜厚を２００ｎｍと固定して、ヘテロ構造化の検討をおこなったが、たとえばバッファ膜ＴａＮ上において、（３１１）高配向のＮｉ−Ｚｎ系フェライトが得られる範囲では、フェライト、ＴａＮの総膜厚に限定はない。
【００７５】
次に、図１７（Ｂ）に示した磁気シールド膜に、へテロ構造磁気シールド構造を用いた際のインダクタ特性を、π型等価回路モデルを用いて算出した。用いたπ型等価回路を図３８に示す。へテロ構造磁気シールド膜として、１層膜および４層膜の磁気ヒステリシス（図１４）と、抵抗率ρ＝１０ＭΩｃｍの実測データ（図１５）および評価構造（図１２）を適用した。
【００７６】
以下に、図３８に示したπ型等価回路のＹパラメータからインダクタ特性を算出する方法を示す。Ｐｏｒｔ１、Ｐｏｒｔ２は各々、図１６に示したＰｏｒｔに相当する。図３８に示した等価回路において、Ｖ２＝０Ｖとすると、Ｖ１、Ｉ１およびＹ11の関係は、以下の式（１）のようになる。
【００７７】
【数３】
【００７８】
上記式（１）中、Ｙ11は、Ｒ、Ｌおよび各周波数ωを用いて以下の式（２）で表される。
【００７９】
【数４】
【００８０】
上記式（２）の第１項は、Ｙ11の実数部に対応し、第２項のｊを除いた部分はＹ11の虚数部に対応する。ここで、Ｑ値の定義は、以下の式（３）で示される。
【００８１】
【数５】
【００８２】
よって、Ｑ値は、以下の式（４）としてＹ11から求めることができる。
【００８３】
【数６】
【００８４】
また、Ｒ、Ｌは、上記式（２）より、以下の式（５）および式（６）として求められる。
【００８５】
【数７】
【００８６】
【数８】
【００８７】
電磁界シミュレーションで算出されＹパラメータを上記式（１）〜式（６）に適用して、インダクタンスＬ、Ｑ値を各々算出し、プロットしたグラフを図３９および図４０に示す。これらのグラフにおいて、横軸は周波数（単位：ＧＨｚ）に対応し、縦軸は、インダクタンスＬ（図３９）およびエネルギー損失に逆比例するＱ値（図４０）にそれぞれ対応している
【００８８】
まず、図３９のインダクタンスの周波数特性の結果から、磁気シールド膜を用いない場合に比べて、磁気シールド１層膜構造および４層膜構造をインダクタのコアとして用いることで、インダクタンスが向上していることがわかる。１層膜構造を用いた場合、磁性体膜を用いない場合に比較して、５％の改善効果が得られる。４層膜の場合は、磁気シールド膜を用いない場合と比較して、１０％の改善効果が得られる。
【００８９】
磁気シールド膜を用いることで、ＧＨｚ帯での改善効果が得られるのは、本願磁気シールド膜がρ〜１０ＭΩｃｍと非常に渦電流損失が小さく、ＧＨｚ帯での磁場閉じ込め効果を有する磁気シールド膜であることに起因する。さらに、４層膜で非常に高い改善効果が得られるのは、図１４に示したように、４層膜構造では、１層膜構造と比べて、低保磁力かつ高飽和磁化を有する膜で、磁場への応答性が非常に高い高透磁率な膜であるためである。４層膜構造でも低損失を維持できるため、磁気特性の改善効果がＧＨｚ帯のインダクタ特性の高い改善効果に繋がっている。
【００９０】
これらの結果は、図３７のインダクタンス誘起磁場分布と対応しており、インダクタの誘起磁場の閉じ込め効果、磁場強度の向上効果によって、へテロ構造を用いることで、インダクタンスを高めることができる。また、４層膜構造では、磁場の閉じ込め、向上効果が高いために、インダクタンスの向上率も、１層膜構造と比較して高くなっている。
【００９１】
また、図４０は、Ｑ値の周波数依存性を示す図である。磁性体膜を用いない場合、１層膜磁気シールドを用いた場合、および４層膜磁気シールド膜を用いた場合をそれぞれプロットしている。Ｑ値とは、エネルギー損失に逆比例する値で、たとえば、半導体基板中の低抵抗な箇所での渦電流損失などを反映する。
図４０より、１層膜磁気シールドを用いた場合、磁性体膜を用いない場合と比較して、Ｑ値が５ＧＨｚ帯で２％向上する。４層磁気シールド膜を用いた場合、磁性体膜を用いない場合と比較して、５ＧＨｚ帯で４％向上する。
【００９２】
磁性体膜を用いない場合と比べて、本実施形態における磁気シールド膜を用いると、図３７のように、インダクタ誘起磁場の広がりが抑えられる。誘起磁場の漏れが半導体基板中の低抵抗部である、Ｃｕ配線、Ｓｉ基板などに到達すると、渦電流損失が発生し、インダクタのＱ値が低下する。本実施形態における磁気シールド膜では、インダクタ誘起磁場の広がりが抑えられることで、磁性体膜を用いない場合よりも損失を低減することが可能であり、こうした磁気シールド膜を用いることで、Ｑ値が向上する。
【００９３】
さらに、１層磁気シールド膜と比べて、４層シールド膜では、より高いＱ値が得られた。これは、図３７のように、１層磁気シールド膜よりも、４層磁気シールド膜を用いることで、より高い磁場の閉じ込め効果が得られ、損失が低減されるためである。
【００９４】
以上においては、平面インダクタでの特性向上効果を示したが、本実施形態および本明細書の他の実施形態において、インダクタの形状によらず、インダクタの誘起磁束密度を高めることが可能であり、インダクタの特性を向上させることが可能である。
また、インダクタに対して適用するヘテロ構造磁気シールドは、積層化により、実効的に高透磁率化が起こる範囲において、または、ＬＳＩ配線中のデザインルールに則る範囲において、へテロ構造の磁気シールド膜（たとえばＮｉ−Ｚｎ系フェライト膜）およびバッファ膜（たとえばＴａＮ膜）の積層数に限定は無い。
【００９５】
以下の実施形態では、第一の実施形態と異なる点を中心に説明する。
【００９６】
（第二の実施形態）
図１９（Ａ）〜図１９（Ｃ）、図２０（Ａ）、図２０（Ｂ）、図２１（Ａ）および図２１（Ｂ）は、本実施形態における半導体装置の製造工程を示す断面図である。図１９（Ａ）〜図２１（Ｂ）を参照しながら、本実施形態における半導体装置１０Ａ（図２１（Ｂ））およびその製造方法について説明する。
【００９７】
まず、第一の実施形態に準じて、図１に示したトランジスタ層１１Ａとインダクタ６２の配線を含む多層配線層１１Ｂとを形成する。
次いで、図１９（Ａ）に示すように、多層配線層１１Ｂの上に第五層間絶縁膜３０を形成する。その後、エッチング加工により図１９（Ａ）に示した第五層間絶縁膜３０の所定の領域を選択的に除去し、凹部（溝）３５、３６を選択的に形成する（図１９（Ｂ））。凹部（溝）３５は、インダクタ６２の形成領域の上部に形成され、凹部（溝）３６は、トランジスタ層１１Ａのトランジスタ上部と、多層配線層１１Ｂの配線上部に選択的に形成される。ここで、多層配線層１１Ｂの一部はインダクタ６２を構成している。
【００９８】
次に、ヘテロ構造磁気シールドを、第五層間絶縁膜３０の凹部または凸部（凹部３５、３６）の面に沿って形成する。まず、図１９（Ｂ）に示した構造の全面上に、スパッタ法にて第一のバッファ膜１４Ｅを成膜する。続けて、バッファ膜１４Ｅの上に、たとえばＲＦマグネトロンスパッタ法により第一の磁気シールド膜１５Ｅを形成し、第一の磁気シールド積層構造１６Ｅを形成する。ここで、磁気シールド膜１５Ｅの形成時のプロセス温度の上限を、多層配線層１１Ｂの低温プロセス（めっき法やスパッタ法）の温度の上限に準じた３５０〜４００℃の範囲内に設定すればよい。
その後、積層と同様に、ＤＣスパッタ法により、第一の磁気シールド膜１５Ｅを連続的に被覆する第二のバッファ膜１４Ｆを形成する。そして、第二のバッファ膜１４Ｆ上にＲＦマグネトロンスパッタ法により第二の磁気シールド膜１５Ｆが形成され、第二の磁気シールド積層構造１６Ｆが形成される（図１９（Ｃ））。
【００９９】
続けて、磁気シールド膜の構成材料が、多層配線中に拡散しないように、再び上部バッファ膜（第三のバッファ膜１４Ｇ）を成膜し、第二の磁気シールド膜１５Ｆをカバーする。上部バッファ膜１４Ｇは、たとえば磁気シールドを構成する第一および第二のバッファ膜１４Ｅ、１４Ｆと同種の材料からなる膜である。
ここでは、バッファ膜、磁気シールド膜の積層構造において、磁気シールド膜を２層用いたヘテロ構造磁気シールド１７１の例を示しているが、ヘテロ構造磁気シールドの総数の制限は特にない。
【０１００】
次に、バッファ膜および磁気シールド膜の一部を選択的に除去して半導体素子の上面の一部を被覆するヘテロ構造磁気シールド１７１を形成する。
まず、図１９（Ｃ）の積層構造の全面上に、酸化ケイ素または窒化ケイ素などのハードマスク材料からなる第六層間絶縁膜３１を形成する（図２０（Ａ））。この第六層間絶縁膜３１の上面を、化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）により平坦化する（図２０（Ｂ）の第六層間絶縁膜３１Ｃ）。
その後、このマスクパターンを用いたエッチングにより、バッファ膜および磁気シールド膜の積層構造ならびに第六層間絶縁膜３１Ｃからなる積層構造を選択的に加工する。その結果、インダクタ６２の形成領域を選択的に被覆するヘテロ構造磁気シールド１７１が形成される（図２１（Ａ））。ヘテロ構造磁気シールド１７１は、少なくともインダクタ６２の形成領域を被覆するように、さらに具体的にはインダクタ６２の形成領域を選択的に覆うように形成される。
【０１０１】
次に、図２１（Ａ）に示した積層構造の全面に第七層間絶縁膜３２を形成し、第七層間絶縁膜３２の上面をＣＭＰで平坦化することで図２１（Ｂ）の半導体装置１０Ａを得る。図２１（Ｂ）に示されるように、ヘテロ構造磁気シールド１７１を完全に被覆するように第七層間絶縁膜３２が形成されている。ヘテロ構造磁気シールド１７１に関して、磁気シールド膜がバッファ膜に囲まれている構造であれば、層数の限定はない。なお、図２１（Ｂ）の工程後に、図２１（Ｂ）の構造に新たな配線を設けてもよい。
また、図２１（Ｂ）に示されるようにヘテロ構造磁気シールド１７１は第七層間絶縁膜３２の中に埋め込まれている。このため、図２１（Ｂ）の構造にさらに上部配線層を設ける場合でも、ヘテロ構造磁気シールド１７１が、この上部配線層の形成工程に影響を与えることはない。
【０１０２】
本実施形態によれば、第一の実施形態における作用効果に加えて、さらに以下の作用効果が得られる。
半導体装置１０Ａは、磁気シールドを被覆する第三のバッファ膜１４Ｇをさらに含むため、磁気シールド膜の構成材料の多層配線への拡散をより一層確実に抑制できる。
【０１０３】
また、前述した通り、ＬＣＲ回路構成を含むＲＦアナログ回路では、半導体チップの集積度が増すにつれて、インダクタの高性能化と小面積化が急務となっている。このため、インダクタの寸法を変更することなくインダクタンスＬを増加させる、もしくは、インダクタを小面積化しても充分に高いインダクタンスＬを得ることが必要である。本実施形態は、ヘテロ構造磁気シールド１７１の高透磁率磁性材料をインダクタのコアとして使用することができるので、インダクタの透磁率を大きくし、磁束密度を高密度化することができる。したがって、インダクタの高性能化や小面積化を実現することが可能である。
【０１０４】
（第三の実施形態）
図２２（Ａ）、図２２（Ｂ）、図２３（Ａ）、図２３（Ｂ）、図２４（Ａ）、図２４（Ｂ）、図２５（Ａ）、図２５（Ｂ）および図２６は、本実施形態における半導体装置の製造工程を示す断面図である。図２２（Ａ）〜図２６を参照しながら、本実施形態における半導体装置１０Ｂ（図２６）およびその製造方法について説明する。
【０１０５】
まず、第二の実施形態に準じて、図１に示したトランジスタ層１１Ａとインダクタ６２の配線を含む多層配線層１１Ｂおよび第五層間絶縁膜３０を形成する。その後、第三層間絶縁膜２８、第四層間絶縁膜２９および第五層間絶縁膜３０の多層構造をエッチングで加工することにより図２２（Ａ）に示す凹部３５Ｅ、３６Ｅ、３７Ｅを選択的に形成する。凹部（溝）３５Ｅ、３７Ｅは、インダクタ６２の外側の領域に形成され、凹部（溝）３６Ｅは、インダクタ６２の巻き線構造の中心領域に形成される。第二の実施形態との違いは、インダクタ６２の中心領域を凹構造が貫いている点である。本実施形態では、インダクタ６２を構成する配線がスパイラル状に形成されており、インダクタ６２の中心領域において、絶縁膜３０に凹部が設けられている。
【０１０６】
その後、第二の実施形態の手順に準じて、図２２（Ｂ）〜図２６の順に形成する。ここでは、第一のバッファ膜１４Ｐ（図２２（Ｂ））、第一の磁気シールド膜１５Ｐ（図２３（Ａ））からなる、磁気シールド積層構造１６Ｐ、および、第二のバッファ膜１４Ｑ（図２３（Ｂ））、第二の磁気シールド膜１５Ｑからなる、磁気シールド積層構造１６Ｑ、および上部バッファ膜として機能する第三のバッファ膜１４Ｒを順に積層したヘテロ構造磁気シールド１７２の構造を用いている（図２４（Ａ））。ヘテロ構造磁気シールド１７２は、絶縁膜の凹凸部を被覆し、磁気シールド膜がバッファ膜に囲まれている限りにおいて、積層数の限定はない。その後、ヘテロ構造磁気シールド１７２を覆う絶縁膜を形成（図２４（Ｂ））、平坦化し（図２５（Ａ）））、ヘテロ構造磁気シールド１７２とともに加工する（図２５（Ｂ））。その後、基板全面を覆う第七層間絶縁膜３３を形成し、図２６に示した半導体装置１０Ｂを得る。
なお、図２５（Ｂ）の工程後に、新たな配線を第一の実施形態に示したような方法で形成してもよい。図２６に示したように、磁気シールド構造は第七層間絶縁膜３３の中に埋め込まれている。このため、図２６の構造にさらに上部配線層を設ける場合でも、磁気シールド構造が、この上部配線層の形成工程に影響を与えることはない。
【０１０７】
本実施形態における半導体装置１０Ｂおよびその製造方法は、上記第一および第二の実施形態の半導体装置１０および１０Ａとその製造方法と同様の効果を奏し、さらに以下に説明する効果を奏する。
【０１０８】
半導体装置１０Ｂでは、インダクタ６２の中心において、多層磁気シールド構造（ヘテロ構造磁気シールド１７２）が絶縁膜の凹凸部の面に形成されている。このように、ノイズ発生源となり得る配線構造の位置および形状に応じてできるだけ磁気シールド効果を発揮するように、ヘテロ構造磁気シールド１７２の凹凸形状を制御することができる。このため、膜厚方向に伝播するノイズ成分のみならず、膜厚方向に垂直な方向へ伝播するノイズ成分をも低減させることが可能である。
【０１０９】
また、第一の実施形態のヘテロ構造磁気シールド１７０は、図１に示される通り、ヘテロ構造磁気シールド１７０の（膜厚、面直方向）に磁化困難軸が生じやすく、ヘテロ構造磁気シールド１７０の面内方向に磁化容易軸が生じやすい。このため、面内方向に伝播するノイズ成分を低減させる効果が相対的に高く、膜厚方向に伝播するノイズ成分を低減させる効果が相対的に低い。これに対して、本実施形態のヘテロ構造磁気シールド１７２は、凹凸形状であるので、膜厚方向へ伝播するノイズ成分をより一層効果的に低減させることができる。
【０１１０】
さらに、図２６に示されるように、半導体装置１０Ｂでは、ヘテロ構造磁気シールド１７２の凹部がインダクタ６２の中心を貫くように巻き線構造の中心領域に形成されている。同時に、ヘテロ構造磁気シールド１７２は、インダクタ６２を外側から包囲するように形成されている。このため、ヘテロ構造磁気シールド１７０のような一様な平坦な膜と比較して、インダクタのインダクタンスＬをより一層向上させることができ、インダクタで発生する磁束をさらに効率的に利用することができる。
【０１１１】
（第四の実施形態）
本実施形態の半導体装置の半導体素子は、配線層とこの配線層内に形成された配線に電気的に接続された磁気抵抗素子とを有する複数のメモリセルを含む。この半導体装置は、少なくともこれらメモリセルの形成領域を被覆するように形成された磁気シールド膜を含む。ここで、磁気抵抗素子は、たとえば、トンネル磁気抵抗（Tunneling MagnetoResistive：ＴＭＲ）素子や巨大磁気抵抗（Giant MagnetoResistive：ＧＭＲ）素子であればよい。
【０１１２】
図３１は、本実施形態の半導体装置の構成を示す断面図である。図３１に示す半導体装置1０Ｃは、図２７（Ａ)および図２７（Ｂ)に示す基本構造を持つメモリセルを含む半導体素子と、これを被覆する磁気シールド構造とを有する。図２７（Ａ)は、メモリセルの基本構造を概略的に示す断面図であり、図２７（Ｂ)は、図２７（Ａ)のメモリセルの等価回路図である。図２８、図２９（Ａ）、図２９（Ｂ）、図３０（Ａ）および図３０（Ｂ）は、半導体装置１０Ｃの製造工程を示す断面図である。
【０１１３】
まず、図２７（Ａ）および図２７（Ｂ）を参照しつつ、メモリセルの基本構造を説明する。このメモリセルは、ＴＭＲ素子８０を利用したＭＲＡＭ（Magnetic Random Access Memory）素子である。図２７（Ａ）に示されるように、ＴＭＲ素子８０は、トンネル絶縁膜８２を強磁性層（ピン層）８１と強磁性層（フリー層）８３とで挟み込んだ積層構造を有する。ＭＲＡＭ素子は、このＴＭＲ素子８０のトンネル磁気抵抗効果を利用した不揮発性メモリである。
【０１１４】
図２７（Ａ）に示されるように、メモリセルは、ＴＭＲ素子８０、書き込み配線８４、トランジスタＴｒ、ワード線用配線８５、ビット線用配線８６および配線８７を含む。トンネル絶縁膜８２を挟み込む強磁性層８１、８３のうち一方の強磁性層８１にはビット線用配線８６が接続されており、他方の強磁性層８３は、配線８７を介してトランジスタＴｒのドレイン領域に接続されている。図２７（Ｂ）に示されるようにトランジスタＴｒのソース領域は接地されている。トランジスタＴｒのゲート電極は、ワード線用配線８５を介してワード線ＷＬに接続されている。ＴＭＲ素子８０の一方の強磁性層８１は、ビット線用配線８６を介してビット線ＢＬに接続されている。
【０１１５】
強磁性層８１、８３の構成材料としては、たとえば、ＣｏＰｔやＦｅＰｔが挙げられる。トンネル絶縁膜８２の構成材料には、Ａｌ2Ｏ3などのアモルファス膜、あるいは、ＭｇＯやＭｇＯ／Ｍｇなどの単結晶膜を用いればよい。強磁性層８１、８３の各々は多層構造であってもよい。
【０１１６】
トンネル絶縁膜８２を挟み込む強磁性層８１、８３の磁化（スピン）の向きが平行状態にある場合と、強磁性層８１、８３の磁化の向きが反平行状態にある場合とでは、ＴＭＲ素子８０のトンネル磁気抵抗に差が生じる。そのトンネル磁気抵抗の差を用いてＴＭＲ素子８０に「０」または「１」のビット情報を記憶させることができる。トンネル磁気抵抗の値は、ワード線ＷＬとビット線ＢＬの出力電圧差として検出され、この検出結果に基づいてビット情報が読み出される。ビット情報の書き換えは、ビット線ＢＬとワード線ＷＬに電流を流して強磁性層８１、８３に外部磁場を印加することにより行われる。この外部磁場の印加により強磁性層８１、８３の磁化の向きを平行状態または反平行状態のいずれか一方に設定できる。
【０１１７】
なお、外部磁場や熱ゆらぎによって、強磁性層８１、８３の磁化の向きが変動しないように、強磁性膜／非磁性膜／強磁性膜の多層構造による強磁性膜間の磁気カップリングを導入して強磁性層８１、８３の少なくとも一方の磁化の向きを制御してもよい。当該多層構造の非磁性膜には、たとえば、Ｒｕ、ＣｕまたはＣｒを使用できる。強磁性層８１、８３の磁化状態を変える方法は、前述の外部磁場を利用する方法に限定されるものではない。スピン偏極した電子を強磁性層８１、８３の少なくとも一方に直接流すことによりスピントルクを与えてビット情報の書き込みと読み出しとを同時に行う方法を採用してもよい。
【０１１８】
次に、図２８〜図３１を参照しながら、半導体装置１０Ｃの構造および製造工程について説明する。この半導体装置１０Ｃは、各々が図２７（Ａ）の基本構造を持つ複数のメモリセルが形成されるメモリ領域と、ロジック回路が形成されるロジック領域とを同一の半導体基板９０上に混載したものである。
【０１１９】
図２８には、半導体素子の断面構造の一例が概略的に示されているが、これに限定されるものではない。この半導体素子は、半導体基板９０上に形成されたトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４を含む。これらトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４の各々は、ゲート電極、ソース拡散領域およびドレイン拡散領域を含むｎ型またはｐ型のＭＯＳトランジスタである。トランジスタＴｒ１、Ｔｒ２、Ｔｒ３は、メモリセル用素子であり、トランジスタＴｒ４は、ロジック回路用素子である。トランジスタＴｒ１は、ＳＴＩなどの素子分離領域９１、９２により他の素子と分離され、トランジスタＴｒ２は、素子分離領域９２、９３により他の素子と分離され、トランジスタＴｒ３は、素子分離領域９３、９４により他の素子と分離され、トランジスタＴｒ４は、素子分離領域９４、９５により他の素子と分離されている。
【０１２０】
トランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４の上には、第一層間絶縁膜１００が形成されている。この第一層間絶縁膜１００には、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４のソース拡散領域およびドレイン拡散領域に接続されたコンタクトプラグ１１１Ａ、１１１Ｂ、１１２Ａ、１１２Ｂ、１１３Ａ、１１３Ｂ、１１４Ａ、１１４Ｂが埋め込まれている。第一層間絶縁膜１００上に第二層間絶縁膜１０１が形成されている。この第二層間絶縁膜１０１には、コンタクトプラグ１１１Ａ、１１１Ｂ、１１２Ａ、１１２Ｂ、１１３Ａ、１１３Ｂ、１１４Ａ、１１４Ｂにそれぞれ接続された導電層１２１Ａ、１２１Ｂ、１２２Ａ、１２２Ｂ、１２３Ａ、１２３Ｂ、１２４Ａ、１２４Ｂが埋設されている。第二層間絶縁膜１０１上には、第三層間絶縁膜１０２、第四層間絶縁膜１０３および第五層間絶縁膜１０４が順次形成されている。
【０１２１】
メモリ領域においては、第三層間絶縁膜１０２には、導電層１２１Ｂ、１２２Ｂ、１２３Ｂにそれぞれ接続する配線１３１、１３２、１３３が埋設されている。第四層間絶縁膜１０３には、配線１３１、１３２、１３３にそれぞれ接続されたＴＭＲ素子８０Ａ、８０Ｂ、８０Ｃが形成されている。さらに、第五層間絶縁膜１０４には、ＴＭＲ素子８０Ａ、８０Ｂ、８０Ｃにそれぞれ接続しビット線として機能する配線１４１、１４２、１４３が埋設されている。一方、ロジック領域においては、第三層間絶縁膜１０２、第四層間絶縁膜１０３および第五層間絶縁膜１０４を連通するスルーホールに配線１４４、１４５が埋設されている。
第一〜第五層間絶縁膜１００〜１０４は低誘電率材料からなることが好ましい。低誘電率材料としては、たとえば、ＳｉＯＣ、ＳｉＣ、ＳｉＯＦ、多孔質ＳｉＯ2、または多孔質ＳｉＯＣが挙げられる。
【０１２２】
次に、半導体装置１０Ｃの製造方法を説明する。
第二、第三の実施形態に記載の方法に準じて、図２８に示した多層配線構造の第四層間絶縁膜１０３および第五層間絶縁膜１０４をエッチングで加工することにより複数の凹部（溝）を選択的に形成し、図２９（Ａ）に示した凹部を有する第四層間絶縁膜１０３Ｐおよび第五層間絶縁膜１０４Ｐが形成される。
続いて、積層構造の全面上にたとえばスパッタ法により、第一のバッファ膜（下部バッファ膜）１４Ｓが成膜される（図２９（Ｂ））。第一のバッファ膜１４Ｓの構成材料は、上記第一の実施形態の第一のバッファ膜１４Ａ（図１）のそれと同じである。さらに続けて、第一のバッファ膜１４Ｓの上に、たとえばＲＦマグネトロンスパッタ法により第一の磁気シールド膜１５Ｓが形成される。続けて、第二、第三の実施形態と同様に、第二のバッファ膜１４Ｔ、第二の磁気シールド膜１５Ｔおよび上部バッファ膜として機能する第三のバッファ膜１６Ｕを順次形成し、図２９（Ｂ）に示すようなヘテロ構造磁気シールド１７３を得る。ここで、ヘテロ構造磁気シールド１７３の形成時のプロセス温度の上限を、多層配線構造の低温プロセス（めっき法やスパッタ法）の温度の上限に準じた３５０〜４００℃の範囲内に設定すればよい。
【０１２３】
メモリ領域においては、ＴＭＲ素子８０ＡとＴＭＲ素子８０Ｂとの間、並びに、ＴＭＲ素子８０ＢとＴＭＲ素子８０Ｃとの間に、それぞれ、比較的浅い凹部が第五層間絶縁膜１０４Ｐに形成されている。また、メモリ領域とロジック領域との間には、比較的深い凹部が第四層間絶縁膜１０３から第五層間絶縁膜１０４にわたって形成されている。この凹部は、ＴＭＲ素子８０Ａ、８０Ｂ、８０Ｃとロジック領域に形成された配線とを磁気的に分離する目的で形成されている。
【０１２４】
続けて、ヘテロ構造磁気シールド１７３の全面上に、酸化ケイ素または窒化ケイ素などのハードマスク材料を堆積し、当該堆積されたハードマスク材料にＣＭＰを施すことで、図３０（Ａ）のように、平坦化された第六層間絶縁膜１０５を形成する。
その後、図３０（Ａ）の第六層間絶縁膜１０５をエッチングにより加工して、実質的にロジック領域に開口部を有し、かつメモリ領域を被覆するマスクパターン（図示せず）を形成する。続けて、図３０（Ｂ）で示すように、このマスクパターンを用いて、ヘテロ構造磁気シールド１７３を選択的に加工する。その結果、図３０（Ｂ）に示されるように、実質的にメモリセルの形成領域のみを選択的に被覆する磁気シールド構造が形成されることとなる。
【０１２５】
その後、図３０（Ｂ）の積層構造の全面上に層間絶縁膜を形成し、この層間絶縁膜に配線１４６、１４７を埋設することで図３１の半導体装置１０Ｃを得る。図３１に示されるように、磁気シールド構造を完全に被覆するように第七層間絶縁膜１０６が形成されている。なお、図３１の工程後に、新たな配線を設けてもよい。本実施形態では、バッファ膜３層、磁気シールド膜２層のヘテロ構造磁気シールド１７３を示しているが、磁気シールド膜がバッファ膜に囲まれ、磁気シールド膜の磁性材料の拡散が防止されている限りにおいて、積層数の限定はない。
【０１２６】
本実施形態の半導体装置１０Ｃおよびその製造方法は、上記第一の実施形態の半導体装置１０およびその製造方法と同様の効果を奏し、さらに以下に説明する効果を奏する。
まず、図３１に示したように、磁気シールド膜１５Ｓ、１５Ｔは各々、バッファ膜１４Ｓ、１４Ｔおよび第三のバッファ膜１６Ｕによって囲まれているので、磁性体材料の拡散を防止することができる。
また、半導体装置１０Ｃは、図３１に示されているように、ヘテロ構造磁気シールド１７３が第五層間絶縁膜１０４Ｐに埋設されたビット線用の配線１４１、１４２間を磁気的に分離する凹部と、およびビット線用の配線１４２、１４３間を磁気的に分離する凹部とを有している。ビット線用の配線１４１、１４２、１４３は、ＴＭＲ素子８０Ａ、８０Ｂ、８０Ｃにビット情報を書き込む際に書き込み電流を印加される配線である。ビット線用の配線１４１、１４２、１４３の各々は、ヘテロ構造磁気シールド１７３で覆われているので、書き込み電流の印加で生ずる外部磁場を増大させることが可能となる。これにより、ビット情報の書き込みに必要な電流の振幅を下げることができ、動作電力の低減が可能となる。
【０１２７】
また、図３１に示したヘテロ構造磁気シールド１７３が存在しなければ、ＴＭＲ素子８０Ａ、８０Ｂ、８０Ｃが外部から電磁ノイズを浴びると、ＴＭＲ素子８０Ａ、８０Ｂ、８０Ｃを構成する強磁性層の磁化の向きが変化する可能性がある。図３１に示したヘテロ構造磁気シールドにより、ＴＭＲ素子８０Ａ、８０Ｂ、８０Ｃを当該電磁ノイズの影響から遮断することができ、メモリセルの誤動作を防止することができる。
以上のように、半導体装置１０Ｃは、メモリセルの低消費電力化および高信頼性を実現し得る多層磁気シールド構造を有する。
【０１２８】
以上、図面を参照して本発明に係る種々の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な形態を採用することもできる。
【符号の説明】
【０１２９】
１０、１０Ａ、１０Ｂ、１０Ｃ 半導体装置
１１Ａ トランジスタ層
１１Ｂ 多層配線層
１２ 半導体素子
１３ 絶縁膜
１４Ａ、１４Ｂ、１４Ｅ、１４Ｆ、１４Ｐ、１４Ｑ、１４Ｓ、１４Ｔ バッファ膜
１４Ｇ、１４Ｒ、１６Ｕ 第三のバッファ膜
１５Ａ、１５Ｂ、１５Ｅ、１５Ｆ、１５Ｐ、１５Ｑ、１５Ｓ、１５Ｔ 磁気シールド膜
１６Ａ、１６Ｂ、１６Ｅ、１６Ｆ、１６Ｐ、１６Ｑ 磁気シールド積層構造
１８ 拡散層
２０ 半導体基板
２１〜２３ 素子分離領域
２６ 第一層間絶縁膜
２７ 第二層間絶縁膜
２８ 第三層間絶縁膜
２９ 第四層間絶縁膜
３０ 第五層間絶縁膜
３１、３１Ｃ 第六層間絶縁膜
３２、３３ 第七層間絶縁膜
３５、３５Ｅ、３６、３６Ｅ、３７Ｅ 凹部
４１Ａ、４１Ｂ、４２Ａ、４２Ｂ コンタクトプラグ
５１Ａ、５１Ｂ、５２Ａ、５２Ｂ 導電層
６０、６１ 埋め込み配線
６２ インダクタ
６４、６５ 引き出し配線
８０、８０Ａ、８０Ｂ、８０Ｃ ＴＭＲ素子
８１、８３ 強磁性層
８２ トンネル絶縁膜
８４ 書き込み配線
８５ ワード線用配線
８６ ビット線用配線
８７ 配線
９０ 半導体基板
９１〜９５ 素子分離領域
１００ 第一層間絶縁膜
１０１ 第二層間絶縁膜
１０２ 第三層間絶縁膜
１０３、１０３Ｐ 第四層間絶縁膜
１０４、１０４Ｐ 第五層間絶縁膜
１０５ 第六層間絶縁膜
１０６ 第七層間絶縁膜
１１１Ａ、１１１Ｂ、１１２Ａ、１１２Ｂ、１１３Ａ、１１３Ｂ、１１４Ａ、１１４Ｂ コンタクトプラグ
１２１Ａ、１２１Ｂ、１２２Ａ、１２２Ｂ、１２３Ａ、１２３Ｂ、１２４Ａ、１２４Ｂ 導電層
１３１〜１３３ 配線
１４１〜１４７ 配線
１７０〜１７３ ヘテロ構造磁気シールド
Ｔｒ、Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４ トランジスタ
【特許請求の範囲】
【請求項１】
基板と、
前記基板の主面上に形成され、かつ配線層を含む半導体素子と、
前記半導体素子を被覆する磁気シールドと、
を含み、
前記磁気シールドが、第一の構造体と前記第一の構造体を被覆する第二の構造体とを有し、
前記第一および第二の構造体が、いずれも、
前記半導体素子を被覆する磁性体からなる磁気シールド膜と、
前記半導体素子と前記磁気シールド膜との間に介在し前記磁性体の拡散を防止するバッファ膜とを有する、半導体装置。
【請求項２】
請求項１に記載の半導体装置において、前記磁気シールドを被覆する上部バッファ膜をさらに含む、半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、前記磁性体がフェライトである、半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記フェライトが、ＸＦｅ2Ｏ4およびＹ1-nＺnＦｅ2Ｏ4のうちの少なくとも一方の酸化物磁性体を主成分として含み、
前記Ｘが、Ｎｉ、Ｚｎ、Ｃｕ、Ｃｏ、ＭｎおよびＦｅからなる群から選択される一種であり、
前記Ｙが、Ｎｉ、Ｚｎ、Ｃｕ、ＣｏおよびＭｎからなる群から選択される一種であり、
前記Ｚが、Ｙと異なる元素であってＮｉ、Ｚｎ、Ｃｕ、ＣｏおよびＭｎからなる群から選択される一種であり、
前記ｎが、０＜ｎ＜１を満たす数である、半導体装置。
【請求項５】
請求項１乃至４いずれか１項に記載の半導体装置において、
前記バッファ膜が、Ｗ、Ｔａ、ＴｉおよびＲｕからなる群から選択される一または二以上の元素を含む膜である、半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記バッファ膜が、Ｗ、Ｔａ、ＴｉおよびＲｕからなる群から選択される一または二以上の元素の窒化膜または前記元素の酸化膜を含む、半導体装置。
【請求項７】
請求項１乃至６いずれか１項に記載の半導体装置において、
前記磁気シールド膜が、スピネル型結晶構造を有する前記磁性体からなるとともに、膜厚方向に配向した（３１１）面を有する、半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記バッファ膜が、ＴａＮを主成分として含み、
前記磁気シールド膜が、スピネル型結晶構造を有する前記磁性体からなるとともに、膜厚方向に配向した（３１１）面を有する、半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
前記第一の構造体が、前記バッファ膜と前記磁気シールド膜とからなり、
前記第二の構造体が前記第一の構造体の上部を被覆し、
前記第二の構造体における前記磁性体が、膜厚方向に配向した（３１１）面を有する、半導体装置。
【請求項１０】
請求項１乃至６いずれか１項に記載の半導体装置において、
前記バッファ膜が、ＴａＮを主成分として含み、
前記磁気シールド膜が、スピネル型結晶構造を有する前記磁性体からなるとともに、膜厚方向に配向した（４００）面を有する、半導体装置。
【請求項１１】
請求項１乃至６いずれか１項に記載の半導体装置において、
前記バッファ膜が、Ｔｉを主成分として含み、
前記磁気シールド膜が、膜厚方向に配向した｛１１１｝面を有する、半導体装置。
【請求項１２】
請求項１乃至１１いずれか１項に記載の半導体装置において、
前記半導体素子と前記第一の構造体の前記バッファ膜との間に絶縁膜が設けられた、半導体装置。
【請求項１３】
請求項１２に記載の半導体装置において、
前記磁気シールドが、前記半導体素子の上面を選択的に被覆するように設けられた、半導体装置。
【請求項１４】
請求項１２または１３に記載の半導体装置において、
前記絶縁膜に凹部または凸部が設けられ、
前記磁気シールドが、前記絶縁膜の前記凹部または前記凸部の面に沿って設けられた、半導体装置。
【請求項１５】
請求項１２乃至１４いずれか１項に記載の半導体装置において、
前記配線層の一部がインダクタを構成しており、
前記磁気シールドが、少なくとも前記インダクタの形成領域を被覆するように設けられた、半導体装置。
【請求項１６】
請求項１５に記載の半導体装置において、
前記インダクタを構成する配線がスパイラル状に形成されており、前記インダクタの中心領域において、前記絶縁膜に凹部が設けられた、半導体装置。
【請求項１７】
請求項１２または１３に記載の半導体装置において、
前記半導体素子が、前記配線層に形成された磁気抵抗素子を有するメモリセルを含み、
前記磁気シールドが、前記メモリセルの形成領域を被覆するように設けられた、半導体装置。
【請求項１８】
基板の主面上に配線層を含む半導体素子を形成する工程と、
前記半導体素子を被覆する磁気シールドを形成する工程と、
を含み、
磁気シールドを形成する前記工程が、
前記半導体素子を被覆する第一の構造体を形成する工程と、
前記第一の構造体を被覆する第二の構造体を形成する工程と、
を含み、
第一および第二の構造体を形成する前記工程が、いずれも、
前記半導体素子を被覆し、かつ磁性体の拡散を防止するバッファ膜を形成する工程と、
前記バッファ膜を被覆し、かつ前記磁性体からなる磁気シールド膜を形成する工程と、を含む、半導体装置の製造方法。
【請求項１９】
請求項１８に記載の半導体装置の製造方法において、
磁気シールドを形成する前記工程の後、前記磁気シールドの表面を被覆する上部バッファ膜を形成する工程をさらに含む、半導体装置の製造方法。
【請求項２０】
請求項１８または１９に記載の半導体装置の製造方法において、磁気シールド膜を形成する前記工程が、スピネル型結晶構造を有するフェライトからなる前記磁気シールド膜を形成する工程である、半導体装置の製造方法。
【請求項２１】
請求項２０に記載の半導体装置の製造方法において、
前記フェライトが、ＸＦｅ2Ｏ4およびＹ1-nＺnＦｅ2Ｏ4のうちの少なくとも一方の酸化物磁性体を主成分として含み、
前記Ｘが、Ｎｉ、Ｚｎ、Ｃｕ、Ｃｏ、ＭｎおよびＦｅからなる群から選択される一種であり、
前記Ｙが、Ｎｉ、Ｚｎ、Ｃｕ、ＣｏおよびＭｎからなる群から選択される一種であり、
前記Ｚが、Ｙと異なる元素であってＮｉ、Ｚｎ、Ｃｕ、ＣｏおよびＭｎからなる群から選択される一種であり、
前記ｎが、０＜ｎ＜１を満たす数である、半導体装置の製造方法。
【請求項２２】
請求項１８乃至２１いずれか１項に記載の半導体装置の製造方法において、バッファ膜を形成する前記工程が、Ｗ、Ｔａ、ＴｉおよびＲｕからなる群から選択される一または二以上の元素を含む膜を形成する工程である、半導体装置の製造方法。
【請求項２３】
請求項２２に記載の半導体装置の製造方法において、バッファ膜を形成する前記工程が、Ｗ、Ｔａ、ＴｉおよびＲｕからなる群から選択される一または二以上の元素の窒化膜または前記元素の酸化膜を形成する工程を含む、半導体装置の製造方法。
【請求項２４】
請求項１８乃至２３いずれか１項に記載の半導体装置の製造方法において、前記磁気シールド膜が、スピネル型結晶構造を有する前記磁性体からなるとともに、膜厚方向に配向したスピネル（３１１）面を有する、半導体装置の製造方法。
【請求項２５】
請求項２４に記載の半導体装置の製造方法において、
前記バッファ膜が、ＴａＮを主成分として含み、
前記磁気シールド膜が、スピネル型結晶構造を有する前記磁性体からなるとともに、膜厚方向に配向した（３１１）面を有する、半導体装置の製造方法。
【請求項２６】
請求項２５に記載の半導体装置の製造方法において、
前記第一の構造体が、前記バッファ膜と前記磁気シールド膜とからなり、
前記第二の構造体が前記第一の構造体の上部を被覆し、
前記第二の構造体における前記磁性体が、膜厚方向に配向した（３１１）面を有する、半導体装置の製造方法。
【請求項２７】
請求項１８乃至２３いずれか１項に記載の半導体装置の製造方法において、
前記バッファ膜が、ＴａＮを主成分として含み、
前記磁気シールド膜が、スピネル型結晶構造を有する前記磁性体からなるとともに、膜厚方向に配向したスピネル（４００）面を有する、半導体装置の製造方法。
【請求項２８】
請求項１８乃至２３いずれか１項に記載の半導体装置の製造方法において、
前記バッファ膜が、Ｔｉを主成分として含み、
前記磁気シールド膜が、膜厚方向に配向した｛１１１｝面を有する、半導体装置の製造方法。
【請求項２９】
請求項１８乃至２８いずれか１項に記載の半導体装置の製造方法において、
半導体素子を形成する前記工程の後、前記半導体素子を被覆する絶縁膜を形成する工程をさらに含み、
磁気シールドを形成する前記工程において、前記磁気シールドが前記絶縁膜を被覆するように前記磁気シールドを形成する、半導体装置の製造方法。
【請求項３０】
請求項２９に記載の半導体装置の製造方法において、
前記絶縁膜に凹部または凸部を形成する工程をさらに含み、
磁気シールドを形成する前記工程において、前記凹部または前記凸部の面に沿って前記磁気シールドを形成する、半導体装置の製造方法。
【請求項３１】
請求項１８乃至３０いずれか１項に記載の半導体装置の製造方法において、
磁気シールドを形成する前記工程において、前記バッファ膜および前記磁気シールド膜の一部を選択的に除去して前記半導体素子の上面の一部を被覆する前記磁気シールドを形成する、半導体装置の製造方法。
【請求項３２】
請求項１８乃至３１いずれか１項に記載の半導体装置の製造方法において、磁気シールドを形成する前記工程が、４５０℃以下のプロセス温度で行われる、半導体装置の製造方法。
【請求項１】
基板と、
前記基板の主面上に形成され、かつ配線層を含む半導体素子と、
前記半導体素子を被覆する磁気シールドと、
を含み、
前記磁気シールドが、第一の構造体と前記第一の構造体を被覆する第二の構造体とを有し、
前記第一および第二の構造体が、いずれも、
前記半導体素子を被覆する磁性体からなる磁気シールド膜と、
前記半導体素子と前記磁気シールド膜との間に介在し前記磁性体の拡散を防止するバッファ膜とを有する、半導体装置。
【請求項２】
請求項１に記載の半導体装置において、前記磁気シールドを被覆する上部バッファ膜をさらに含む、半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、前記磁性体がフェライトである、半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記フェライトが、ＸＦｅ2Ｏ4およびＹ1-nＺnＦｅ2Ｏ4のうちの少なくとも一方の酸化物磁性体を主成分として含み、
前記Ｘが、Ｎｉ、Ｚｎ、Ｃｕ、Ｃｏ、ＭｎおよびＦｅからなる群から選択される一種であり、
前記Ｙが、Ｎｉ、Ｚｎ、Ｃｕ、ＣｏおよびＭｎからなる群から選択される一種であり、
前記Ｚが、Ｙと異なる元素であってＮｉ、Ｚｎ、Ｃｕ、ＣｏおよびＭｎからなる群から選択される一種であり、
前記ｎが、０＜ｎ＜１を満たす数である、半導体装置。
【請求項５】
請求項１乃至４いずれか１項に記載の半導体装置において、
前記バッファ膜が、Ｗ、Ｔａ、ＴｉおよびＲｕからなる群から選択される一または二以上の元素を含む膜である、半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記バッファ膜が、Ｗ、Ｔａ、ＴｉおよびＲｕからなる群から選択される一または二以上の元素の窒化膜または前記元素の酸化膜を含む、半導体装置。
【請求項７】
請求項１乃至６いずれか１項に記載の半導体装置において、
前記磁気シールド膜が、スピネル型結晶構造を有する前記磁性体からなるとともに、膜厚方向に配向した（３１１）面を有する、半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記バッファ膜が、ＴａＮを主成分として含み、
前記磁気シールド膜が、スピネル型結晶構造を有する前記磁性体からなるとともに、膜厚方向に配向した（３１１）面を有する、半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
前記第一の構造体が、前記バッファ膜と前記磁気シールド膜とからなり、
前記第二の構造体が前記第一の構造体の上部を被覆し、
前記第二の構造体における前記磁性体が、膜厚方向に配向した（３１１）面を有する、半導体装置。
【請求項１０】
請求項１乃至６いずれか１項に記載の半導体装置において、
前記バッファ膜が、ＴａＮを主成分として含み、
前記磁気シールド膜が、スピネル型結晶構造を有する前記磁性体からなるとともに、膜厚方向に配向した（４００）面を有する、半導体装置。
【請求項１１】
請求項１乃至６いずれか１項に記載の半導体装置において、
前記バッファ膜が、Ｔｉを主成分として含み、
前記磁気シールド膜が、膜厚方向に配向した｛１１１｝面を有する、半導体装置。
【請求項１２】
請求項１乃至１１いずれか１項に記載の半導体装置において、
前記半導体素子と前記第一の構造体の前記バッファ膜との間に絶縁膜が設けられた、半導体装置。
【請求項１３】
請求項１２に記載の半導体装置において、
前記磁気シールドが、前記半導体素子の上面を選択的に被覆するように設けられた、半導体装置。
【請求項１４】
請求項１２または１３に記載の半導体装置において、
前記絶縁膜に凹部または凸部が設けられ、
前記磁気シールドが、前記絶縁膜の前記凹部または前記凸部の面に沿って設けられた、半導体装置。
【請求項１５】
請求項１２乃至１４いずれか１項に記載の半導体装置において、
前記配線層の一部がインダクタを構成しており、
前記磁気シールドが、少なくとも前記インダクタの形成領域を被覆するように設けられた、半導体装置。
【請求項１６】
請求項１５に記載の半導体装置において、
前記インダクタを構成する配線がスパイラル状に形成されており、前記インダクタの中心領域において、前記絶縁膜に凹部が設けられた、半導体装置。
【請求項１７】
請求項１２または１３に記載の半導体装置において、
前記半導体素子が、前記配線層に形成された磁気抵抗素子を有するメモリセルを含み、
前記磁気シールドが、前記メモリセルの形成領域を被覆するように設けられた、半導体装置。
【請求項１８】
基板の主面上に配線層を含む半導体素子を形成する工程と、
前記半導体素子を被覆する磁気シールドを形成する工程と、
を含み、
磁気シールドを形成する前記工程が、
前記半導体素子を被覆する第一の構造体を形成する工程と、
前記第一の構造体を被覆する第二の構造体を形成する工程と、
を含み、
第一および第二の構造体を形成する前記工程が、いずれも、
前記半導体素子を被覆し、かつ磁性体の拡散を防止するバッファ膜を形成する工程と、
前記バッファ膜を被覆し、かつ前記磁性体からなる磁気シールド膜を形成する工程と、を含む、半導体装置の製造方法。
【請求項１９】
請求項１８に記載の半導体装置の製造方法において、
磁気シールドを形成する前記工程の後、前記磁気シールドの表面を被覆する上部バッファ膜を形成する工程をさらに含む、半導体装置の製造方法。
【請求項２０】
請求項１８または１９に記載の半導体装置の製造方法において、磁気シールド膜を形成する前記工程が、スピネル型結晶構造を有するフェライトからなる前記磁気シールド膜を形成する工程である、半導体装置の製造方法。
【請求項２１】
請求項２０に記載の半導体装置の製造方法において、
前記フェライトが、ＸＦｅ2Ｏ4およびＹ1-nＺnＦｅ2Ｏ4のうちの少なくとも一方の酸化物磁性体を主成分として含み、
前記Ｘが、Ｎｉ、Ｚｎ、Ｃｕ、Ｃｏ、ＭｎおよびＦｅからなる群から選択される一種であり、
前記Ｙが、Ｎｉ、Ｚｎ、Ｃｕ、ＣｏおよびＭｎからなる群から選択される一種であり、
前記Ｚが、Ｙと異なる元素であってＮｉ、Ｚｎ、Ｃｕ、ＣｏおよびＭｎからなる群から選択される一種であり、
前記ｎが、０＜ｎ＜１を満たす数である、半導体装置の製造方法。
【請求項２２】
請求項１８乃至２１いずれか１項に記載の半導体装置の製造方法において、バッファ膜を形成する前記工程が、Ｗ、Ｔａ、ＴｉおよびＲｕからなる群から選択される一または二以上の元素を含む膜を形成する工程である、半導体装置の製造方法。
【請求項２３】
請求項２２に記載の半導体装置の製造方法において、バッファ膜を形成する前記工程が、Ｗ、Ｔａ、ＴｉおよびＲｕからなる群から選択される一または二以上の元素の窒化膜または前記元素の酸化膜を形成する工程を含む、半導体装置の製造方法。
【請求項２４】
請求項１８乃至２３いずれか１項に記載の半導体装置の製造方法において、前記磁気シールド膜が、スピネル型結晶構造を有する前記磁性体からなるとともに、膜厚方向に配向したスピネル（３１１）面を有する、半導体装置の製造方法。
【請求項２５】
請求項２４に記載の半導体装置の製造方法において、
前記バッファ膜が、ＴａＮを主成分として含み、
前記磁気シールド膜が、スピネル型結晶構造を有する前記磁性体からなるとともに、膜厚方向に配向した（３１１）面を有する、半導体装置の製造方法。
【請求項２６】
請求項２５に記載の半導体装置の製造方法において、
前記第一の構造体が、前記バッファ膜と前記磁気シールド膜とからなり、
前記第二の構造体が前記第一の構造体の上部を被覆し、
前記第二の構造体における前記磁性体が、膜厚方向に配向した（３１１）面を有する、半導体装置の製造方法。
【請求項２７】
請求項１８乃至２３いずれか１項に記載の半導体装置の製造方法において、
前記バッファ膜が、ＴａＮを主成分として含み、
前記磁気シールド膜が、スピネル型結晶構造を有する前記磁性体からなるとともに、膜厚方向に配向したスピネル（４００）面を有する、半導体装置の製造方法。
【請求項２８】
請求項１８乃至２３いずれか１項に記載の半導体装置の製造方法において、
前記バッファ膜が、Ｔｉを主成分として含み、
前記磁気シールド膜が、膜厚方向に配向した｛１１１｝面を有する、半導体装置の製造方法。
【請求項２９】
請求項１８乃至２８いずれか１項に記載の半導体装置の製造方法において、
半導体素子を形成する前記工程の後、前記半導体素子を被覆する絶縁膜を形成する工程をさらに含み、
磁気シールドを形成する前記工程において、前記磁気シールドが前記絶縁膜を被覆するように前記磁気シールドを形成する、半導体装置の製造方法。
【請求項３０】
請求項２９に記載の半導体装置の製造方法において、
前記絶縁膜に凹部または凸部を形成する工程をさらに含み、
磁気シールドを形成する前記工程において、前記凹部または前記凸部の面に沿って前記磁気シールドを形成する、半導体装置の製造方法。
【請求項３１】
請求項１８乃至３０いずれか１項に記載の半導体装置の製造方法において、
磁気シールドを形成する前記工程において、前記バッファ膜および前記磁気シールド膜の一部を選択的に除去して前記半導体素子の上面の一部を被覆する前記磁気シールドを形成する、半導体装置の製造方法。
【請求項３２】
請求項１８乃至３１いずれか１項に記載の半導体装置の製造方法において、磁気シールドを形成する前記工程が、４５０℃以下のプロセス温度で行われる、半導体装置の製造方法。
【図１】
【図２】
【図３】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３３】
【図３４】
【図３５】
【図３６】
【図３８】
【図３９】
【図４０】
【図４】
【図３２】
【図３７】
【図２】
【図３】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３３】
【図３４】
【図３５】
【図３６】
【図３８】
【図３９】
【図４０】
【図４】
【図３２】
【図３７】
【公開番号】特開２０１０−２７８４１８（Ｐ２０１０−２７８４１８Ａ）
【公開日】平成２２年１２月９日（２０１０．１２．９）
【国際特許分類】
【出願番号】特願２０１０−３４２９６（Ｐ２０１０−３４２９６）
【出願日】平成２２年２月１９日（２０１０．２．１９）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２２年１２月９日（２０１０．１２．９）
【国際特許分類】
【出願日】平成２２年２月１９日（２０１０．２．１９）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]