【課題】磁気記憶素子を構成する層を、周辺回路部内で有効に活用する。
【解決手段】実施形態によれば、半導体磁気記憶装置は、セルトランジスタを含むセル部と、周辺トランジスタを含む周辺回路部とが形成された半導体基板を備える。さらに、前記装置は、前記セル部内に配置され、下部電極と、前記下部電極上に形成された電極間層と、前記電極間層上に形成された上部電極とを含む磁気記憶素子を備える。さらに、前記装置は、前記周辺回路部内に配置され、前記下部電極を形成している第１の層と、前記電極間層を形成している第２の層と、前記上部電極を形成している第３の層とを含む構造体を備える。さらに、前記装置は、前記第１の層に電気的に接続された第１及び第２のプラグを備える。さらに、前記第１の層は、前記第１のプラグと前記第２のプラグを電気的に接続する配線として機能する。 （もっと読む）

【課題】トランジスタの集積度が高い半導体装置及びその製造方法を提供する。
【解決手段】実施形態に係る半導体装置は、第１領域において上面に第１方向に延びる複数本のフィンが形成された半導体基板と、前記第１方向に対して交差した第２方向に延び、前記フィンを跨ぐ第１ゲート電極と、前記フィンと前記第１ゲート電極との間に設けられた第１ゲート絶縁膜と、前記第２領域において前記半導体基板上に設けられた第２ゲート電極と、前記半導体基板と前記第２ゲート電極との間に設けられた第２ゲート絶縁膜と、を備える。そして、前記第１ゲート電極の層構造は、前記第２ゲート電極の層構造とは異なる。 （もっと読む）

【課題】チップ面積の縮小を図る。
【解決手段】磁気ランダムアクセスメモリは、メモリセル部の素子領域１０ａ上に形成された第１の拡散層１７ａと、第１の拡散層に接続された第１のコンタクトＣＢ１と、第１のコンタクト上に形成された第１の下部電極層２１ａと、第１の下部電極層上に形成された第１の抵抗変化層２２ａ及び第１の上部電極層２３ａと、周辺回路部において互いに異なる素子領域に形成された第２乃至第４の拡散層１７ｄ、１７ｅと、第２乃至第４の拡散層に接続された第２乃至第４のコンタクトＣＳ１、ＣＳ２と、第１の下部電極層、第１の抵抗変化層、第１の上部電極層と同じ高さに形成された第２の下部電極層２１ｂ、第２の抵抗変化層２２ｂ、第２の上部電極層２３ｂとを具備する。第２の下部電極層は、第２及び第３のコンタクトを接続する第１のローカル配線Ｌ１として機能する。 （もっと読む）

【課題】ロジック混載ＭＲＡＭにおいて、ＬＳＩの多層配線形成プロセスがＭＲＡＭの特性変動を引き起こす不都合、また、ＭＲＡＭの形成プロセスが多層配線の特性変動を引き起こす不都合を軽減すること。
【解決手段】多層配線層に含まれる配線層Ａの中に、配線層Ｂに形成された第１の配線１０４ｂに接し、互いに絶縁している少なくとも２つの第１の磁化固定層５０ａ及び５０ｂと、２つの第１の磁化固定層５０ａ及び５０ｂと平面視で重なり、かつ、第１の磁化固定層５０ａ及び５０ｂと接続している磁化自由層１０と、磁化自由層１０の上に位置する非磁性層４０と、非磁性層４０の上に位置する第２の磁化固定層１０４ａと、を有するＭＲＡＭが形成されている半導体装置。 （もっと読む）

【課題】隣接するビット線同士の短絡が抑制されており、かつ層間絶縁膜が平坦に研磨された半導体装置を提供する。
【解決手段】磁気抵抗素子ＭＲＤが複数配置されたメモリセル領域と、平面視においてメモリセル領域の周囲に配置された周辺回路領域とを備える。磁気抵抗素子ＭＲＤは、磁化固定層と磁化自由層とトンネル絶縁層とを含んでいる。磁気抵抗素子ＭＲＤの上方には、主表面に沿った方向に向けて延びる複数の第１の配線ＢＬを有している。上記周辺回路領域には、第１の配線ＢＬと同一レイヤにより構成される第２の配線ＢＬ２と平面視において重なるように、磁化自由層と同一材質の層、トンネル絶縁層と同一材質の層および磁化固定層と同一材質の層が積層された積層構造ＤＭＭが配置されている。積層構造ＤＭＭは、周辺回路領域にて平面視において隣接する１対の第２の配線ＢＬ２の両方と重ならない。 （もっと読む）

【課題】ＭＲＡＭにおいては、書き込み電流の低減やディスターブ回避を目的に、書き込みに使用する配線を強磁性体膜で覆うクラッド配線構造がよく用いられている。また、高信頼性製品の信頼性確保のためＣｕ配線中に微量のＡｌを添加するＣｕＡｌ配線が広く使用されている。ＭＲＡＭも高信頼性製品に搭載される可能性が高く、信頼性は重要である。しかし、クラッド配線は、もともと配線抵抗が高いＣｕＡｌ配線の配線抵抗を更に上昇させるというデメリットがあるため、両方の技術を同時に使用すると配線抵抗のスペックを満たさなくなる可能性が高い。
【解決手段】本願発明は、多層銅埋め込み配線を有する半導体装置において、ＭＲＡＭメモリセルマトリクス領域を構成する複数の銅埋め込みクラッド配線の銅配線膜を比較的純粋な銅で構成し、これらの配線層よりも下層の銅埋め込み非クラッド配線の銅配線膜を、Ａｌを添加したＣｕＡｌ配線膜とするものである。 （もっと読む）

【課題】磁壁移動型の磁気抵抗素子の微細化を実現する。
【解決手段】基板上に位置する第１の絶縁層２４と、第１の絶縁層の２４内部に位置し、互いに電気的に絶縁した一対の第１の磁化固定層２０ａ、２０ｂと、第１の絶縁層２４上に位置し、平面視で一対の第１の磁化固定層２０ａ、２０ｂいずれとも重なり、かつ、一対の第１の磁化固定層２０ａ、２０ｂいずれとも電気的に接続している磁化自由層３１と、磁化自由層３１上に位置する第２の絶縁層３３と、第２の絶縁層３３に形成され、平面視で磁化自由層３１と重なる孔と、当該孔の底面および側面に沿って形成された非磁性層４１と、非磁性層４１形成後の孔内に埋め込まれた第２の磁化固定層４２と、を有し、第２の磁化固定層４２は、平面視で一対の第１の磁化固定層２０ａ、２０ｂいずれとも重ならず、かつ、平面視で一対の第１の磁化固定層２０ａ、２０ｂの間に位置する半導体装置。 （もっと読む）

【課題】書込み電流の増大や書込みの信用性の向上が図られた磁気記憶装置を提供する。
【解決手段】磁気記憶装置は、基板１１と、基板１１上に設けられたライト線ＷＴと、ライト線ＷＴに対して基板１１の厚み方向に間隔をあけて配置され、ライト線ＷＴの延在方向と交差する方向に延びるビット線ＢＬと、ライト線ＷＴおよびビット線ＢＬの間に位置する磁気記憶素子ＭＭとを備え、磁気記憶素子ＭＭは、磁化方向が固定された固定層１と、外部磁界によって磁化方向が変化する記録層３とを含み、記録層３は合金膜を含み、合金膜はコバルトと鉄とホウ素とを含み、ホウ素は２１ａｔ％より高い。 （もっと読む）

【課題】上面にストラップ配線が形成された絶縁膜と、この絶縁膜の下面に形成された配線と間で剥離が生じることが抑制された半導体装置および半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置は、半導体基板ＳＳと、半導体基板ＳＳ上に形成され、周辺配線Ｐ１および配線Ｌ２が形成された配線層ＬＬ１，ＬＬ２と、配線層ＬＬ２に形成され、配線Ｌ３を含む配線層ＬＬ３と、配線層ＬＬ３上に形成され、磁気記憶素子ＭＲを含む配線層ＬＬ４とを備え、配線Ｌ１，Ｌ２上に形成された拡散防止膜ＮＦ１，ＮＦ２は、ＳｉＣＮ膜またはＳｉＣ膜から形成され、配線Ｌ３上に形成された拡散防止膜ＮＦ３は、ＳｉＮから形成される。 （もっと読む）

【課題】外部からの磁場を遮蔽する磁気シールド効果が高い半導体装置を提供する。
【解決手段】半導体基板ＳＵＢの主表面上に形成されたスイッチング素子ＴＲを覆うように形成された層間絶縁膜ＩＩＩ１と、平板状の引出配線ＬＥＬと、引出配線ＬＥＬとスイッチング素子ＴＲとを接続する接続配線ＩＣＬと、磁化の向きが可変とされた磁化自由層ＭＦＬを含み、引出配線ＬＥＬ上に形成された磁気抵抗素子ＴＭＲとを備える。磁化自由層ＭＦＬの磁化状態を変化させることが可能な配線ＤＬと配線ＢＬとを備えている。磁気抵抗素子ＴＭＲが複数並んだメモリセル領域において、磁気抵抗素子ＴＭＲの上部に配置された第１の高透磁率膜ＣＬＡＤ２が、上記メモリセル領域から、メモリセル領域以外の領域である周辺領域にまで延在している。 （もっと読む）

【課題】半選択状態になったデータの誤反転を抑制して信頼性の高い書き込み動作を行うことができる磁気記憶素子およびこれを用いた磁気記憶装置を提供する。
【解決手段】磁化容易軸９１とそれに交差する磁化困難軸９２とを有する記録層３と、磁化容易軸９１の方向と交差する方向に磁界を形成するライト線ＷＴと、記録層３の配置位置において磁化困難軸９２の方向と交差する方向に磁界を形成するビット線ＢＬとを備え、記録層３は、ライト線ＷＴとビット線ＢＬとの間に挟まれるように配置されており、ライト線ＷＴおよびビット線ＢＬと記録層３とが積層された積層方向からみた記録層３の平面形状は、積層方向からみてライト線ＷＴが延びる方向に沿うライト線ＷＴの仮想の第１の中心線ＡＷに対して一方側に位置する一方の部分と他方側に位置する他方の部分とを有し、積層方向からみた一方の部分の面積Ｓ２が他方の部分の面積Ｓ１の１／３以下である。 （もっと読む）

【課題】３次元クロスポイント型の不揮発性記憶装置において、従来に比してメモリセルの面積を縮小することができる不揮発性記憶装置を提供する。
【解決手段】メモリセルＭＣ制御用の制御素子に接続される下層配線２５と、複数のワード線ＷＬと複数のビット線ＢＬとの交差位置に配置される複数のメモリセルＭＣを有するメモリセルアレイ層が、下層配線２５が形成された第２の層間絶縁膜３０上に複数積層されたメモリ層ＭＬと、ワード線ＷＬおよびビット線ＢＬと下層配線２５との間を接続するワード線およびビット線コンタクトＷＣ，ＢＣと、ワード線ＷＬおよびビット線ＢＬをワード線およびビット線コンタクトＷＣ，ＢＣと接続する引き出し配線部１５１と、を備え、引き出し配線部１５１は、ワード線ＷＬとビット線ＢＬと同じ最小寸法の配線で構成され、引き出し配線部１５１の上面および両側面でワード線およびビット線コンタクトＷＣ，ＢＣに接する。 （もっと読む）

【課題】磁気抵抗素子の短絡不良等が軽減される半導体装置と、その製造方法とを提供する。
【解決手段】メモリセルが形成される層間絶縁膜３３において、磁気抵抗素子５１が形成されるメモリセル領域Ｍに位置する層間絶縁膜３３の部分の上面の位置が、周辺領域Ｐに位置する層間絶縁膜３３の部分の上面の位置よりも低く形成されている。磁気抵抗素子５１を覆うように、層間絶縁膜４０が形成されている。その層間絶縁膜４０に、磁気抵抗素子に電気的に接続されるビット線４１が形成されている。磁気抵抗素子５１の直下にディジット線３１が形成されている。 （もっと読む）

【課題】製造プロセス中に磁性体膜の材料の拡散を防止しながら、高い磁気シールド効果を有するヘテロ構造磁気シールドを備えた半導体装置を提供する。
【解決手段】半導体装置１０は、半導体基板２０、半導体基板２０の主面上に形成され、かつ多層配線層１１Ｂを含む半導体素子１２、および半導体素子１２を被覆するヘテロ構造磁気シールド１７０を含む。ヘテロ構造磁気シールド１７０は、第一の磁気シールド積層構造１６Ａと磁気シールド積層構造１６Ａを覆う第二の磁気シールド積層構造１６Ｂを含む。第一および第二の磁気シールド積層構造１６Ａおよび１６Ｂは、いずれも、半導体素子１２を被覆する磁性体からなる磁気シールド膜および半導体素子１２と磁気シールド膜との間に介在し磁性体の拡散を防止するバッファ膜とを有する。 （もっと読む）

【課題】書き込み特性の安定した磁気記憶装置を提供する。
【解決手段】第１非磁性膜２は記録層３上に設けられている。第１強磁性膜１ｄは、第１非磁性膜２上に設けられ、かつ第１の磁化Ｍ１ｄおよび第１の膜厚ｔ１ｄを有する。第２非磁性膜１ｃは第１強磁性膜１ｄ上に設けられている。第２強磁性膜１ｂは、第２非磁性膜１ｃ上に設けられ、かつ第１強磁性膜１ｄと反平行結合し、かつ第２の磁化Ｍ１ｂおよび第２の膜厚ｔ１ｂを有する。反強磁性膜１ａは第２強磁性膜１ｂ上に設けられている。第１の磁化Ｍ１ｄおよび第１の膜厚ｔ１ｄの積と第２の磁化Ｍ１ｂおよび第２の膜厚ｔ１ｂの積との和は、記録層の磁化Ｍ３ａと記録層の膜厚ｔ３ａとの積よりも小さい。 （もっと読む）

【課題】半導体装置の動作不良を防止し、半導体装置の製造工程を簡略化する。
【解決手段】本発明の例に関わる半導体装置は、半導体基板１と、半導体基板１内に設けられる一対の不純物拡散層２Ａ，２Ｂと、不純物拡散層２Ａ，２Ｂ間の半導体基板上に設けられるゲート絶縁膜３と、ゲート絶縁膜３上に設けられるゲート電極４と、一対の不純物拡散層２Ａ，２Ｂ上にそれぞれ設けられる２つのコンタクト５Ａ，５Ｂとを具備し、ゲート電極４とコンタクト５Ａ，５Ｂは、同じ材料から構成され、ゲート電極４上端およびコンタクト５Ａ，５Ｂ上端は、半導体基板１表面からの高さが一致する。 （もっと読む）

【課題】エッチングにより離脱する窒化膜またはＣａｐ層の材質を、確実に検出可能な半導体記憶装置の製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体記憶装置は、（ａ）下地層１，２，３，４上にＴＭＲ膜５、キャップ層６を順に積層する工程と、（ｂ）ＴＭＲ膜５、キャップ層６をパターニングして、それらの正規積層構造パターン１３およびダミー積層構造パターン１６を形成する工程とを備える。そして、（ｃ）正規およびダミー積層構造パターン１３，１６を覆う窒化膜７を形成する工程と、窒化膜７上に酸化膜８を形成する工程と、（ｅ）酸化膜８および窒化膜７をエッチングして、キャップ層６の上部を露出させる工程とを備える。工程（ｅ）は、エッチングを行いながら、当該エッチングにより離脱した窒化膜７またはキャップ層６の材質を検出する。 （もっと読む）

【課題】多層配線に挟まれたある層の層間絶縁膜が厚薄各部分を有し、容易に製造することができる半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、第１領域と第２領域を有する半導体基板と、第１領域の半導体基板上方に配置されたＭＴＪと、ＭＴＪを覆うように配置され、第２領域上方よりも第１領域上方の膜厚が薄い絶縁膜と、絶縁膜中に配置され、ＭＴＪと電気的に接続された導電膜と、第１領域上方の絶縁膜上方に形成され、導電膜と電気的に接続されたビット線と、第２領域上方の絶縁膜上方に形成された配線と、を備える。 （もっと読む）

【課題】ＭＴＪ素子の磁性体材料の特性に悪影響を与えることなく、信頼性の高い上部配線を形成することができる半導体装置及びその製造方法を得る。
【解決手段】前処理として還元性のＮＨ₃やＨ₂によるプラズマ処理を実施する。その後、ＭＴＪ素子に引張ストレスを印加する引張応力シリコン窒化膜５５ｐをクラッド層５３ｂ及びクラッド層５３ｂが形成されていない層間絶縁膜上に成膜する。続いて、ＭＴＪ素子に圧縮ストレスを印加する圧縮応力シリコン窒化膜５５ｃを引張応力シリコン窒化膜５５ｐ上に成膜する。これらの引張応力シリコン窒化膜５５ｐ及び圧縮応力シリコン窒化膜５５ｃの成膜条件は、平行平板型プラズマＣＶＤ装置を用いて、ＲＦパワーは０．０３〜０．４Ｗ／ｃｍ²の範囲で、成膜温度は２００〜３５０℃の範囲にそれぞれ設定される。 （もっと読む）

【課題】本発明は、マスクを追加することなく、周辺ロジック部で形成されるクラッド配線構造の配線を１層に抑えた半導体装置及びその製造方法を提供することを目的とする。
【解決手段】本発明の１つの実施形態は、（ａ）クラッド配線構造を採用する第１配線が形成された層上の磁気メモリ部に磁気トンネル接合構造ＭＴＪを形成する工程と、（ｂ）磁気メモリ部及び周辺ロジック部上に層間絶縁膜６を堆積し、磁気トンネル接合構造ＭＴＪ上の層間絶縁膜６にクラッド配線構造を採用する第２配線を形成する工程と、（ｃ）第２配線の一部を選択的にエッチングすることで第２配線にリセス部４２を形成する工程と、（ｄ）リセス部４２を利用してセルフアラインにて第２配線の上部にクラッド部４１を形成する工程と、（ｅ）クラッド部４１を形成後に周辺ロジック部のロジック配線を形成する工程とを備える半導体装置を製造する方法である。 （もっと読む）