【課題】書き込み電流を低減する。
【解決手段】磁気記憶素子１０は、膜面に垂直方向の磁気異方性を有し、かつ磁化方向が可変である記憶層１２と、記憶層１２上に設けられた非磁性層１３と、非磁性層１３上に設けられ、かつ膜面に垂直方向の磁気異方性を有し、かつ磁化方向が不変である参照層１４とを含む。記憶層１２の面積は、参照層１４の面積より大きく、記憶層１２の端部の磁化は、記憶層１２の中央部の磁化より小さい。 （もっと読む）

【課題】半導体集積回路の内蔵メモリとしてのＭＲＡＭへの不正アクセスに対する保護を改善すること。
【解決手段】半導体集積回路(１０)は、プロセッサ(１)と不揮発性メモリ(３)とを具備する。不揮発性メモリ(３)は、複数の磁気ランダムアクセスメモリセルと、複数の磁気リードオンリーメモリセルとを含む。複数の磁気ランダムアクセスメモリセルはプロセッサ(１)による通常書き込みによって書き換えが可能とされ、複数の磁気リードオンリーメモリセルはプロセッサ(１)による通常書き込みによって書き換えが不可能とされる。不揮発性メモリ(３)と接続された感知回路(２)は、不揮発性メモリ(３)の不正アクセスによる複数の磁気リードオンリーメモリセルの状態遷移を感知する。状態遷移に応答して、感知回路(２)は不正アクセスの検出結果をプロセッサ(１)に通知する。 （もっと読む）

【課題】外部磁場が半導体チャンネルに侵入することに起因するノイズやエラーを抑制することが可能なスピン伝導素子を提供すること。
【解決手段】磁気抵抗を利用したスピン伝導素子１は、スピンを半導体チャンネルに注入するための第一強磁性体１２Ａと、スピンを半導体チャンネルから抽出するための第二強磁性体１２Ｂと、第一強磁性体１２Ａから第二強磁性体１２Ｂまで延びる半導体チャンネル７と、第二強磁性体１２Ｂ、及びあるいは、半導体チャンネル７を覆う磁気シールドＳ１と、第二強磁性体１２Ｂ、及びあるいは、半導体チャンネル７と磁気シールドＳ１との間に設けられた絶縁膜と、を備えることを特徴とする。 （もっと読む）

【課題】磁気抵抗効果素子間の磁気的な干渉作用を遮断し、安定した動作を可能にし、且つ、容易に製造することができる半導体記憶装置を提供する。
【解決手段】本発明の実施形態にかかる半導体記憶装置は、半導体基板上にマトリックス状に配列した複数の磁気抵抗効果素子を有し、各磁気抵抗効果素子は、半導体基板上に形成された第１の磁性層と、第１の磁性層上に形成された非磁性層と、非磁性層上に形成された第２の磁性層とからなる積層構造を有し、隣り合う各磁気抵抗効果素子の間には、金属、又は、磁性体材料が分散された絶縁膜が埋め込まれている。 （もっと読む）

【課題】アセンブリ段階において外部磁場から磁気メモリチップを保護する。
【解決手段】主面に磁気メモリ素子および複数のワイヤボンドパッドが形成された磁気メモリチップを準備する。シリコンより高透磁率を有する第１の磁気シールド板を磁気メモリチップの主面に搭載する。磁気メモリチップをリードフレームのダイパッド上に搭載しダイアタッチフィルムにより接着する。磁気メモリチップのワイヤボンドパッドとリードフレームのリードとをワイヤで電気的に接続する。磁気メモリチップ、磁気シールド板、ワイヤ及びリードの一部を樹脂により封止する。複数の磁気メモリチップを有するシリコンウェハを準備し、シリコンウェハの裏面を研削することによりシリコンウェハを所定の厚さまで薄くしてダイアタッチフィルムを張り付けた後にシリコンウェハをダイシングして各々がダイアタッチフィルムをその裏面に有する複数の磁気メモリチップを形成する。 （もっと読む）

【課題】書き込み時における磁化反転がより高速に起こる磁気記録素子及び不揮発性記憶装置を提供する。
【解決手段】実施形態によれば、積層体を備えた磁気記録素子が提供される。積層体は第１積層部と第２積層部とを含む。第１積層部は、膜面に対して垂直成分を有する第１の方向に磁化が固定された第１の強磁性層と、磁化の方向が膜面垂直な方向に可変である第２の強磁性層と、第１の強磁性層と第２の強磁性層との間の第１の非磁性層と、を含む。第２積層部は、積層軸に沿って第１積層部と積層される。第２積層部は、磁化の方向が膜面平行な方向に可変である第３の強磁性層と、膜面に対して垂直成分を有する第２の方向に磁化が固定された第４の強磁性層と、第３の強磁性層と第４の強磁性層との間の２の非磁性層と、を含む。積層軸を法線とする平面において、第４の強磁性層の外縁は第１積層部の外縁よりも外側の部分を有する。 （もっと読む）

【課題】半導体チップを磁気シールド層で被覆しても、バンプを狭いピッチで配置することができるようにする。
【解決手段】半導体チップ１００は磁気記憶素子１０を有しており、かつ第１面に電極パッドを有している。磁気シールド層４００は、少なくとも電極パッドが露出した状態で半導体チップ１００を被覆している。半導体チップ１００は、バンプ３１０を介して配線基板２００に実装されている。半導体チップ１００と配線基板２００は、少なくとも一方が凸部を有しており、当該凸部上にバンプ３１０が設けられている。 （もっと読む）

【課題】情報を迅速かつ確実に消去可能な携帯情報機器を提供する。
【解決手段】機器本体１と、使用時に機器本体１に装着される付帯物２と、機器本体１の付帯物２が装着される部分に設けられ、磁性体の磁化状態により情報を保持する固体磁気メモリ３と、付帯物２を機器本体１に装着したときに固体磁気メモリ３に対向する部分を含む付帯物２に設けられた、磁気シールド４とを含む携帯情報機器を構成する。 （もっと読む）

【課題】外部からの磁場を遮蔽する磁気シールド効果が高い半導体装置を提供する。
【解決手段】半導体基板ＳＵＢの主表面上に形成されたスイッチング素子ＴＲを覆うように形成された層間絶縁膜ＩＩＩ１と、平板状の引出配線ＬＥＬと、引出配線ＬＥＬとスイッチング素子ＴＲとを接続する接続配線ＩＣＬと、磁化の向きが可変とされた磁化自由層ＭＦＬを含み、引出配線ＬＥＬ上に形成された磁気抵抗素子ＴＭＲとを備える。磁化自由層ＭＦＬの磁化状態を変化させることが可能な配線ＤＬと配線ＢＬとを備えている。磁気抵抗素子ＴＭＲが複数並んだメモリセル領域において、磁気抵抗素子ＴＭＲの上部に配置された第１の高透磁率膜ＣＬＡＤ２が、上記メモリセル領域から、メモリセル領域以外の領域である周辺領域にまで延在している。 （もっと読む）

【課題】下層の配線層にＭＴＪ素子を形成しつつ、ＭＴＪ素子に熱が加わることを抑制する。
【解決手段】基板１０上に絶縁層２２０を形成する。次いで絶縁層２２０上にＭＴＪ素子１００を形成する。次いで、ＭＴＪ素子１００上に配線２４２を形成する。次いで配線２４２上に絶縁層２５０を形成する。次いで絶縁層２５０の表層に配線２５２を形成する。そして配線２５２を光照射により熱処理する。そして配線２５２を形成する工程において遮蔽導体２５４を形成する。 （もっと読む）

【課題】配線に流れる電流によって発生した誘導磁界による磁気記憶素子の誤作動を低減しつつ、大容量化および高集積化を図ることができる磁気記憶装置を提供する。
【解決手段】複数の磁気記憶素子３とビット線４と複数のトランジスタ２と磁気シールド用磁性膜２２とを備えている。磁気記憶素子３は、磁化方向が一定である固着層１９、磁化方向が可変である記憶層２１、および、固着層１９と記憶層２１との間に配置されたトンネル絶縁膜２０を有し、スピン偏極した電子により記憶層２１の磁化方向を反転させる。ビット線４は、複数の磁気記憶素子３のそれぞれが互いに間隔を置いて接続され、複数の磁気記憶素子３に対向して配置されている。トランジスタ２は、複数の磁気記憶素子３の内の対応した磁気記憶素子３を経由してビット線４に電気的に接続されている。磁気シールド用磁性膜２２は、ビット線４と磁気記憶素子３との間に配置されている。 （もっと読む）

【課題】磁気メモリ素子に記憶された情報を不正な手段で読み出すことを困難にして、磁気メモリ素子に記憶された情報が漏洩することを抑制できる半導体パッケージを提供すること。
【解決手段】磁気を加えることにより情報を記憶するメモリセル１１を有するダイ１０を内部に備える半導体パッケージ１であって、パッケージ本体２０の内部に配置され、メモリセル１１の磁気メモリ素子を磁化可能な磁界ＭＦ１を少なくともメモリセル１１が位置する空間に発生させる磁界源４１と、ダイ１０の基板面１０Ａを覆って配置され、メモリセル１１に加わる磁界ＭＦ１を減衰させる磁気シールド材４２と、を備えることを特徴とする。 （もっと読む）

【課題】製造プロセス中に磁性体膜の材料の拡散を防止しながら、高い磁気シールド効果を有するヘテロ構造磁気シールドを備えた半導体装置を提供する。
【解決手段】半導体装置１０は、半導体基板２０、半導体基板２０の主面上に形成され、かつ多層配線層１１Ｂを含む半導体素子１２、および半導体素子１２を被覆するヘテロ構造磁気シールド１７０を含む。ヘテロ構造磁気シールド１７０は、第一の磁気シールド積層構造１６Ａと磁気シールド積層構造１６Ａを覆う第二の磁気シールド積層構造１６Ｂを含む。第一および第二の磁気シールド積層構造１６Ａおよび１６Ｂは、いずれも、半導体素子１２を被覆する磁性体からなる磁気シールド膜および半導体素子１２と磁気シールド膜との間に介在し磁性体の拡散を防止するバッファ膜とを有する。 （もっと読む）

【課題】ＭＲＡＭの情報の記録動作時における安定動作と、記録情報の安定保持とを可能にした磁気記憶装置を提供する。
【解決手段】ダイ１１０は、基板と、第１および第２配線と、磁気記憶素子と、第１の磁気シールド構造とを有する。第１の磁気シールド構造は、平面視において磁気記憶素子を覆うように形成されている。第２および第３の磁気シールド構造１１３、１１４は、厚み方向においてダイ１１０を挟んでいる。リードフレーム部材１１２は、ダイ１１０が実装され、かつ強磁性体を含有する。リードフレーム部材１１２は平面視においてダイ１１０の一部のみと重複している。 （もっと読む）

【課題】磁気記憶素子の機能低下を抑制することのできる磁気記憶装置およびその製造方法を提供する。
【解決手段】磁気記憶装置は、磁化状態に基づいたデータを保持可能な磁気記憶素子ＭＭと、発生する磁界により磁気記憶素子の磁化状態を変化させることが可能なディジット線ＤＬおよびビット線ＢＬとを備えている。磁気記憶素子ＭＭは、ディジット線ＤＬとビット線ＢＬとの交差部分において、ディジット線ＤＬの上であってビット線ＢＬの下に配置されている。ディジット線ＤＬはこの交差部分において幅ＷＤＬを有しており、かつビット線ＢＬはこの交差部分において幅ＷＢＬを有している。幅ＷＤＬは磁気記憶素子ＭＭの幅ＷＭＭ１よりも大きく、かつ幅ＷＢＬは磁気記憶素子ＭＭの幅ＷＭＭ２よりも小さい。 （もっと読む）

【課題】ＭＲＡＭデバイスを含む半導体装置において、外部磁界に対する耐性を向上させることにより、ＭＲＡＭデバイスのデータ保持特性の向上を図ることができる技術を提供する。
【解決手段】ダイパッドＤＰ上にダイアタッチフィルムＤＡＦ１を介して磁気シールド材ＰＭ１を配置する。そして、この磁気シールド材ＰＭ１上にダイアタッチフィルムＤＡＦ２を介して半導体チップＣＨＰを搭載する。さらに、半導体チップＣＨＰ上にダイアタッチフィルムＤＡＦ３を介して磁気シールド材ＰＭ２を配置する。つまり、半導体チップＣＨＰは、磁気シールド材ＰＭ１と磁気シールド材ＰＭ２で挟まれるように配置する。このとき、磁気シールド材ＰＭ２の平面的な面積は、磁気シールド材ＰＭ１の平面的な面積よりも小さくなっているが、磁気シールド材ＰＭ２の厚さは、磁気シールド材ＰＭ１の厚さよりも厚くなっている。 （もっと読む）

【課題】磁気シールド材と半導体チップとの各材料の線膨張係数の差に基づく反りを小さく抑制できる半導体装置およびその製造方法を提供する。
【解決手段】リードフレームＬＦのダイパッドＤＰ上に磁気シールド材ＰＭ１が配置されている。半導体チップＣＨは、ＭＲＡＭデバイスを有し、かつ磁気シールド材ＰＭ１上に配置されている。接着材ＡＤ２は、磁気シールド材ＰＭ１と半導体チップＣＨとを接着するために磁気シールド材ＰＭ１と半導体チップＣＨとの間に位置し、かつＤＡＦのような熱可塑性樹脂を含む材質よりなっている。 （もっと読む）

【課題】ユニットセルの選択用のワードラインとは別個に磁気抵抗素子の書き込み用のワードラインを設けることなく、選択トランジスタ上に磁気抵抗素子が積層された半導体記憶装置を提供する。
【解決手段】不純物層１２、チャネル層１３および不純物層１６を支柱状に半導体基板１１上に順次積層し、チャネル層１３の周囲を取り巻くようにゲート絶縁膜１４を介してゲート電極１５を配置することで選択トランジスタ３１を構成し、磁性層１７、非磁性層１８および磁性層１９を不純物層１６上に順次積層することで、選択トランジスタ３１上にスピン注入磁化反転素子３２を形成する。 （もっと読む）

【課題】ＭＲＡＭに効果の高い磁気シールド手段を提供する。
【解決手段】磁気ランダムアクセスメモリは、基板と、その基板の上方に形成された下部配線層と、その下部配線層の上方に形成された上部配線層と、下部配線層と上部配線層との間の第１高さに配置され、複数の孔が形成された磁気シールド層と、前記下部配線層と上部配線層との間に配置された磁気ランダムアクセスメモリ素子部とを備える。磁気ランダムアクセスメモリ素子部は、磁化が固定された磁化固定層と磁化が反転可能な磁化自由層とを備える複数の磁気ランダムアクセスメモリ素子と、複数の磁気ランダムアクセスメモリ素子の各々と下部配線層とを接続する下部接続部と、複数のランダムアクセスメモリ素子の各々と上部配線層とを接続する上部接続部とを備える。第１高さにおいて、複数の磁気ランダムアクセスメモリ素子はそれぞれ複数の孔の内部に配置される。磁気シールド層がメモリ素子の近くに配置されるため、高い磁気シールド効果が得られる。 （もっと読む）