半導体装置およびその製造方法
【課題】磁気シールド材と半導体チップとの各材料の線膨張係数の差に基づく反りを小さく抑制できる半導体装置およびその製造方法を提供する。
【解決手段】リードフレームＬＦのダイパッドＤＰ上に磁気シールド材ＰＭ１が配置されている。半導体チップＣＨは、ＭＲＡＭデバイスを有し、かつ磁気シールド材ＰＭ１上に配置されている。接着材ＡＤ２は、磁気シールド材ＰＭ１と半導体チップＣＨとを接着するために磁気シールド材ＰＭ１と半導体チップＣＨとの間に位置し、かつＤＡＦのような熱可塑性樹脂を含む材質よりなっている。
【解決手段】リードフレームＬＦのダイパッドＤＰ上に磁気シールド材ＰＭ１が配置されている。半導体チップＣＨは、ＭＲＡＭデバイスを有し、かつ磁気シールド材ＰＭ１上に配置されている。接着材ＡＤ２は、磁気シールド材ＰＭ１と半導体チップＣＨとを接着するために磁気シールド材ＰＭ１と半導体チップＣＨとの間に位置し、かつＤＡＦのような熱可塑性樹脂を含む材質よりなっている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、集積された複数の磁気記憶素子を有する半導体チップを備えた半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
近年、新世代の不揮発性記憶装置として、ＭＲＡＭ（Magnetic Random Access Memory
）デバイスが注目されている。ＭＲＡＭデバイスは、半導体集積回路に形成された複数のメモリセルを用いて不揮発のデータ記録を行ない、かつ、メモリセルの各々に対してランダムアクセスが可能な不揮発性記憶装置である。
【０００３】
一般的に、このようなメモリセルは、磁化方向が固定された強磁性層を有する固定層と、外部磁界に応じてその磁化方向が変化する強磁性層からなる記録層とが、非磁性層を介して配置された構造（スピンバルブ（Spin Valve）構造）の磁気抵抗素子を含む。そして、このスピンバルブ構造の磁気抵抗素子は、記録層の磁化方向の変化に応じて生じる電気抵抗値の変化に対応付けてデータを記録する。
【０００４】
このようなＭＲＡＭのメモリセルにおいては半導体装置の外部磁界により記録層の磁化方向が変化してデータの記録状態が変動するおそれがある。このため、ＭＲＡＭデバイスに外部磁界に対する耐性を持たせる必要がある。
【０００５】
外部磁界に対する耐性を持たせた構成が、たとえば特開２００４−２０７３２２号公報に開示されている。この公報には、外部磁界に対する耐性を持たせるために、メモリ素子の上部および下部にパーマロイよりなる磁気シールド層を設けることが記載されている。
【特許文献１】特開２００４−２０７３２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記において磁気シールド層をメモリ素子の上部および下部に設ける場合、磁気シールド層をペーストによりメモリ素子に接着する方法が考えられる。しかしながら、ペーストで接着する場合には、ペーストを加熱して硬化させる必要がある。ここで、磁気シールド層をなすパーマロイはメモリ素子（シリコンチップ）を構成するシリコンよりも大きい線膨張係数を有している。このため、上記のように接着時にペーストを硬化させるために加熱すると、磁気シールド層はメモリ素子よりも大きく伸びた状態でメモリ素子と接着されることになる。
【０００７】
そして接着後の冷却の際には、磁気シールド層はメモリ素子よりも大きく縮むことになる。このため、磁気シールド層とメモリ素子との各材料の線膨張係数の差に基づいて大きな反りが生じることになる。
【０００８】
本発明は、上記の課題を鑑みてなされたものであり、その目的は、磁気シールド材と半導体チップとの各材料の線膨張係数の差に基づく反りを小さく抑制できる半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本実施の形態の半導体装置は、リードフレームと、第１の磁気シールド材と、半導体チップと、接着フィルムとを備えている。リードフレームはダイパッドを有している。第１の磁気シールド材はダイパッド上に配置されている。半導体チップは、集積された複数の磁気記憶素子を有し、かつ第１の磁気シールド材上に配置されている。接着フィルムは、第１の磁気シールド材と半導体チップとを接着するために第１の磁気シールド材と半導体チップとの間に位置し、かつ熱可塑性樹脂を含む材質よりなっている。
【発明の効果】
【００１０】
本実施の形態の半導体装置によれば、第１の磁気シールド材と半導体チップとの接着に用いられる接着フィルムが熱可塑性樹脂を含む材質よりなっている。この接着フィルムは熱硬化性樹脂よりなるペーストよりも低い弾性率を有しているため、高い応力緩和性を有している。またこの接着フィルムを用いれば、ペーストを用いたときよりも低温で接着が可能である。このため、第１の磁気シールド材と半導体チップとの各材料の線膨張係数の差に基づく反りを小さく抑制することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
はじめに本実施の形態の半導体装置の構成について説明する。
【００１２】
図１は、本発明の実施の形態１における半導体装置の構成を概略的に示す断面図である。また図２は図１に示す半導体装置が有するリードフレームの封止樹脂内の構成を示す概略平面図である。
【００１３】
図１を参照して、本実施の形態の半導体装置はたとえばＳＯＰ（Small Outline Package）タイプの半導体パッケージＰＫである。この半導体パッケージＰＫは、リードフレームＬＦと、半導体チップＣＨと、磁気シールド材ＰＭ１、ＰＭ２と、接着材ＡＤ１〜ＡＤ３と、ボンディングワイヤＢＷと、封止樹脂ＭＲとを主に有している。
【００１４】
リードフレームＬＦは、ダイパッドＤＰと、枠部ＦＰと、インナーリードＩＬと、アウターリードＯＬとを主に有している。リードフレームＬＦのダイパッドＤＰ上には磁気シールド材ＰＭ１が配置されている。ダイパッドＤＰと磁気シールド材ＰＭ１とは接着材ＡＤ１によって接着されている。この磁気シールド材ＰＭ１上には半導体チップＣＨが配置されている。磁気シールド材ＰＭ１と半導体チップＣＨとは接着材ＡＤ２によって接着されている。この半導体チップＣＨ上には磁気シールド材ＰＭ２が配置されている。半導体チップＣＨと磁気シールド材ＰＭ２とは接着材ＡＤ３によって接着されている。つまり半導体チップＣＨは、上下の両側において磁気シールド材ＰＭ１、ＰＭ２により覆われている。
【００１５】
複数のボンディングワイヤＢＷの各々は、半導体チップＣＨのボンディングパッド（図示せず）とインナーリードＩＬとを電気的に接続している。
【００１６】
封止樹脂ＭＲは、リードフレームＬＦの一部、半導体チップＣＨ、磁気シールド材ＰＭ１、ＰＭ２、接着材ＡＤ１〜ＡＤ３およびボンディングワイヤＢＷを封止している。これにより、図２中のモールドラインで示すようにリードフレームＬＦのダイパッドＤＰ、枠部ＦＰおよびインナーリードＩＬは封止樹脂ＭＲ内に位置している。そしてリードフレームＬＦのアウターリードＯＬは図１に示すように封止樹脂ＭＲ外に位置している。
【００１７】
上記において半導体チップＣＨは、主にシリコンよりなっており、複数の磁気記憶素子（たとえばＭＲＡＭ素子）が集積された回路を有している。リードフレームＬＦはたとえば銅よりなっている。磁気シールド材ＰＭ１、ＰＭ２の各々は、透磁率の高い材質よりなっており、たとえばパーマロイよりなっている。
【００１８】
接着材ＡＤ２はたとえばＤＡＦ（Die Attach Film）のような接着フィルムよりなっている。また接着材ＡＤ１、ＡＤ３は、熱硬化性樹脂よりなるペーストが硬化したものよりなっていてもよく、またＤＡＦよりなっていてもよい。
【００１９】
ここでＤＡＦとは、熱可塑性樹脂を含む接着フィルムのことであり、たとえばポリイミド樹脂（熱可塑性樹脂）に少量のエポキシ樹脂（熱硬化性樹脂）を含めた材質よりなっている。またＤＡＦは、接着時にＤＡＦの全体を溶融させるが、液状のペーストよりも流動性が小さいものである。
【００２０】
なおリードフレームＬＦの厚みはたとえば１２５μｍであり、磁気シールド材ＰＭ１、ＰＭ２の各々の厚みはたとえば１００μｍであり、半導体チップＣＨの厚みはたとえば２００μｍである。
【００２１】
次に、半導体チップＣＨ内に形成されるＭＲＡＭデバイスの回路構成およびＭＲＡＭメモリセルの構成について説明する。
【００２２】
図３は、図１に示す半導体チップＣＨ内に形成されるＭＲＡＭデバイスの模式的回路構成を示す回路図である。図３を参照して、上記のＭＲＡＭデバイスは、外部からの制御信号およびアドレス信号に応答してランダムアクセスを実行し、入力データＤｉｎの書込みおよび出力データＤｏｕｔの読出しを実行するように構成されている。
【００２３】
ＭＲＡＭデバイスは、行方向（図中横方向）にｎ行、列方向（図中縦方向）にｍ列に配列された複数のメモリセルＭＣからなるメモリアレイを備えている。なお、ｎおよびｍは自然数である。
【００２４】
メモリアレイのそれぞれの列は、ワード線ＷＬ１〜ＷＬｍの各々と、ワード線／ＷＬ１〜／ＷＬｍの各々とを有している。ワード線ＷＬ１〜ＷＬｍの各々と、ワード線／ＷＬ１〜／ＷＬｍの各々とは、各列において２本の相補的なワード線対ＷＬ１、／ＷＬ１〜ＷＬｍ、／ＷＬｍを構成している。また、それぞれの列は、書込みワード線（第１配線）ＷＷＬ１〜ＷＷＬｍも有している。メモリアレイのそれぞれの行は、ビット線（第２配線）ＢＬ１〜ＢＬｎを有している。
【００２５】
各メモリセルＭＣは、ＴＭＲ効果を利用した磁気抵抗素子であるトンネル接合素子ＴＭＲと、アクセストランジスタＡＴＲとを有している。トンネル接合素子ＴＭＲと、アクセストランジスタＡＴＲとは、トンネル接合素子ＴＭＲを流れるトンネル電流経路と、アクセストランジスタＡＴＲを流れるチャネル電流経路とが直列接続されるように連結されている。各メモリセルＭＣにおいて、上記直列接続された部分の一方端は対応するメモリアレイ列のワード線／ＷＬ１〜／ＷＬｍの各々に接続され、他方端は対応するメモリアレイ行のビット線ＢＬ１〜ＢＬｎの各々と接続されている。また、各メモリセルＭＣにおいて、アクセストランジスタＡＴＲのゲートは、対応するメモリアレイ列のワード線ＷＬ１〜ＷＬｍの各々と接続されている。
【００２６】
また、ＭＲＡＭデバイスは、ワード線ＷＬ１〜ＷＬｍと接続されているワード線ドライバ帯ＷＤを有している。このワード線ドライバ帯ＷＤは、データ読出し（以下、単にデータアクセスとも称される）時において、列選択結果に応じて、データアクセスの対象となるメモリセルＭＣに対応するワード線ＷＬを選択的に活性化する機能を有している。
【００２７】
また、ＭＲＡＭデバイスは、書込みデータおよび読出しデータを伝達するためのデータ線ＤＷと、書込みデータを伝達するための書込みビット線ＷＢＬと、読出しビット線ＲＢＬと、カラムデコーダＣＤ１、ＣＤ２と、データ書込回路ＤＷＣと、データ読出回路ＤＲＣとを有している。
【００２８】
読出しビット線ＲＢＬは、ワード線／ＷＬ１〜／ＷＬｍのそれぞれと、データ読出回路ＤＲＣとを接続している。データ書込回路ＤＷＣは、外部からライトイネーブル信号ＷＥおよび入力データＤｉｎを受け、データ線ＤＷおよび書込みビット線ＷＢＬに所定の電圧を印加する機能を有している。データ読出回路ＤＲＣは、外部からリードイネーブル信号ＲＥを受け、読出しビット線ＲＢＬ上の電圧をセンスアンプで増幅し、図示しない参照抵抗の電圧値と比較し、その比較結果に基づいて出力データＤｏｕｔを出力する機能を有している。
【００２９】
また、ＭＲＡＭデバイスは、メモリアレイ行に対応したカラム選択ゲートＣＳＧ１〜ＣＳＧｎと、それぞれのメモリアレイ列に対応した書込みカラム選択ゲートＷＣＳＧ１〜ＷＣＳＧｍとを有している。
【００３０】
カラムデコーダＣＤ１は、カラムアドレスＣＡのデコード結果、すなわち行選択結果に応じて、データ書込み時およびデータ読出し時の各々において、カラム選択ゲートＣＳＧ１〜ＣＳＧｎを選択的に活性化する機能を有している。活性化されたカラム選択ゲートＣＳＧ１〜ＣＳＧｎは、データ線ＤＷを、対応するビット線ＢＬ１〜ＢＬｎと電気的に結合する機能を有している。
【００３１】
同様に、カラムデコーダＣＤ２は、カラムアドレスＣＡのデコード結果、すなわち列選択結果に応じて、データ書込み時において、書込みカラム選択ゲートＷＣＳＧ１〜ＷＣＳＧｍを選択的に活性化する機能を有している。活性化された書込みカラム選択ゲートＷＣＳＧ１〜ＷＣＳＧｍは、書込みビット線ＷＢＬを、対応する書込みワード線ＷＷＬ１〜ＷＷＬｍと電気的に結合する機能を有している。
【００３２】
図４は、図１に示す半導体チップＣＨ内に形成されるＭＲＡＭデバイスのメモリセルの構成を概略的に示す断面図である。図４を参照して、半導体基板ＳＢの表面には、アクセストランジスタＡＴＲが形成されている。このアクセストランジスタＡＴＲは、１対のソース／ドレイン領域ＳＤと、ゲート絶縁層ＧＩと、ゲート電極層ＧＥとを有している。
【００３３】
１対のソース／ドレイン領域ＳＤは半導体基板ＳＢの表面に互いに距離を隔てて形成されている。ゲート電極層ＧＥは、１対のソース／ドレイン領域ＳＤに挟まれる半導体基板ＳＢの領域上にゲート絶縁層ＧＩを介して形成されている。
【００３４】
トンネル接合素子ＴＭＲは、固定層ＦＬと、トンネル絶縁層ＴＩと、記録層ＲＬとが下から順に積層された積層構造を有している。固定層ＦＬは、磁化方向が固定された強磁性層を有している。記録層ＲＬは、外部磁界に応じてその磁化方向が変化する強磁性層を有している。トンネル絶縁層ＴＩは非磁性層であり、固定層ＦＬと記録層ＲＬとの間に配置されている。
【００３５】
トンネル接合素子ＴＭＲは、平面視においてビット線ＢＬと書込みワード線ＷＷＬとの交差部に配置されている。書込みワード線ＷＷＬは、固定層ＦＬの下方にて固定層ＦＬと所定の間隔を空けて延在している。ビット線ＢＬは、記録層ＲＬと電気的に接続するように記録層ＲＬ上を延在している。
【００３６】
固定層ＦＬは、配線層ＩＬ２、埋め込み導電層ＰＣ２、配線層ＩＬ１ａおよび埋め込み導電層ＰＣ１を介して、アクセストランジスタＡＴＲの一方のソース／ドレイン領域ＳＤに電気的に接続されている。またアクセストランジスタＡＴＲの他方のソース／ドレイン領域ＳＤは、埋め込み導電層ＰＣ１、配線層ＩＬ１ｂを介してワード線／ＷＬに電気的に接続されている。
【００３７】
次に、本実施の形態の半導体装置の製造方法について説明する。
図５〜図１０は、本発明の実施の形態１における半導体装置の製造方法を工程順に示す概略断面図である。図５を参照して、まずリードフレームＬＦが準備される。
【００３８】
図６を参照して、リードフレームＬＦのダイパッドＤＰ上に、熱硬化性樹脂よりなるペーストＡＤ１が塗布される。そのペーストＡＤ１が塗布されたダイパッドＤＰ上に、たとえばパーマロイよりなる磁気シールド材ＰＭ１が載置される。
【００３９】
図７を参照して、上記の磁気シールド材ＰＭ１が載置された状態で、ペーストＡＤ１を硬化させるために、たとえば１５０℃〜１８０℃の温度で加熱が行われる。これにより、ペーストＡＤ１が硬化して、ペーストＡＤ１が硬化した接着材ＡＤ１を介して磁気シールド材ＰＭ１がダイパッドＤＰにダイボンドされる。
【００４０】
この後、磁気シールド材ＰＭ１上に、接着材ＡＤ２付きの半導体チップＣＨが載置される。この際、フィルム状の接着材ＡＤ２が磁気シールド材ＰＭ１に接するように、接着材ＡＤ２付きの半導体チップＣＨが載置される。
【００４１】
接着材ＡＤ２はたとえばＤＡＦよりなり、半導体チップＣＨはたとえばＭＲＡＭデバイスを有している。
【００４２】
図８を参照して、接着材ＡＤ２付きの半導体チップＣＨを磁気シールド材ＰＭ１上に載置した状態で、１００℃〜１５０℃の温度で加熱が行われる。これにより、接着材ＡＤ２をなすＤＡＦが溶融する。この後、室温へ冷却されることにより接着材ＡＤ２をなすＤＡＦの溶融部分が固化し、半導体チップＣＨが接着材ＡＤ２を介して磁気シールド材ＰＭ１にボンディングされる。
【００４３】
この後、半導体チップＣＨ上に、接着材ＡＤ３付きの磁気シールド層ＰＭ２が載置される。この際、接着材ＡＤ３が半導体チップＣＨに接するように、接着材ＡＤ３付きの磁気シールド層ＰＭ２が載置される。
【００４４】
接着材ＡＤ３はたとえばＤＡＦよりなり、磁気シールド層ＰＭ２はたとえばパーマロイよりなっている。
【００４５】
図９を参照して、接着材ＡＤ３付きの磁気シールド層ＰＭ２を半導体チップＣＨ上に載置した状態で、１００℃〜１５０℃の温度で加熱が行われる。これにより、接着材ＡＤ３をなすＤＡＦが溶融する。この後、室温へ冷却されることにより接着材ＡＤ３をなすＤＡＦの溶融部分が固化し、磁気シールド材ＰＭ２が接着材ＡＤ３を介して半導体チップＣＨにボンディングされる。
【００４６】
この後、半導体チップＣＨのボンディングパッド（図示せず）とリードフレームＬＦのインナーリードＩＬになる部分とがボンディングワイヤＢＷによりワイヤボンディングされる。これにより、半導体チップＣＨのＭＲＡＭデバイスとインナーリードＩＬになる部分とが電気的に接続される。
【００４７】
図１０を参照して、ワイヤボンディングの終了後に、リードフレームＬＦがモールド金型ＬＤ、ＵＤにセットされる。このモールド金型ＬＤ、ＵＤのキャビティ内に、流動性を持たせた封止樹脂ＭＲが注入され、トランスファーモールドが行われる。この後、封止樹脂ＭＲが硬化するまでオーブン内で加熱処理が行なわれる。この加熱処理は、たとえば１７０℃〜１８０℃の温度で４時間〜８時間保持することにより行われる。この際、接着材ＡＤ２、ＡＤ３各々をなすＤＡＦも硬化する。
【００４８】
この加熱処理後に、樹脂封止されたリードフレームがモールド金型ＬＤ、ＵＤから取り出される。この後、タイバーカット、メッキ、リード加工（つまりアウターリードＯＬの加工）などの処理が行われて図１に示す本実施の形態の半導体装置が製造される。
【００４９】
なお図６においてはダイパッドＤＰと磁気シールド材ＰＭ１との接着にはペーストが用いられているが、ペーストの代わりにＤＡＦが用いられてもよい。また図８においては半導体チップＣＨと磁気シールド材ＰＭ２との接着にはＤＡＦが用いられているが、ＤＡＦの代わりにペーストが用いられてもよい。
【００５０】
また図７に示されたＤＡＦよりなる接着材ＡＤ２付きの半導体チップＣＨはたとえば以下のように製造される。
【００５１】
図１１〜図１３は、ＤＡＦ付きの半導体チップを形成する方法を工程順に示す概略斜視図である。図１１を参照して、たとえば円形のダイシングテープＤＴ１上に、フィルム状のＤＡＦよりなる接着材ＡＤ２とＭＲＡＭデバイスを有する半導体チップＣＨとが下から順に積層される。
【００５２】
図１２を参照して、ダイサーＤＣにより半導体チップＣＨのスクライブ領域に沿って半導体チップＣＨと接着材ＡＤ２とが切断される。この後、ダイシングテープＤＴ１を引き伸ばすことにより、切断された半導体チップＣＨ同士の間に隙間ができ、各半導体チップＣＨが分離される。切断後の半導体チップＣＨと接着材ＡＤ２との積層体をダイシングテープＤＴ１から剥がされる。
【００５３】
図１３を参照して、これにより半導体チップＣＨと接着材ＡＤ２との積層体よりなる接着材ＡＤ２付きの半導体チップＣＨが形成される。
【００５４】
次に、本実施の形態の作用効果について、ペーストを用いて磁気シールド材に半導体チップを接着する場合と対比して説明する。
【００５５】
図１４および図１５は、ペーストを用いて磁気シールド材に半導体チップを接着する際の問題点を工程順に説明するための概略断面図である。図１４を参照して、磁気シールド材ＰＭ１と半導体チップＣＨとの接着に用いる接着材ＡＤ２としてペーストを用いる場合、まずペーストＡＤ２が磁気シールド材ＰＭ１上に塗布される。この後、このペーストＡＤ２上に半導体チップＣＨが載置される。
【００５６】
図１５を参照して、半導体チップＣＨが載置された状態で、熱硬化性樹脂よりなるペーストＡＤ２を硬化させるために１５０〜２００℃程度の温度で加熱処理が行なわれる。ここで、磁気シールド材ＰＭ１をなすパーマロイは半導体チップＣＨを構成するシリコンよりも大きい線膨張係数を有している。このため、上記の加熱処理を施すと、磁気シールド材ＰＭ１は半導体チップＣＨよりも大きく伸びた状態で半導体チップＣＨと接着されることになる。
【００５７】
そして接着後に室温に冷却する際には、磁気シールド材ＰＭ１は半導体チップＣＨよりも大きく縮むことになる。このため、磁気シールド材ＰＭ１と半導体チップＣＨとの各材料の線膨張係数の差に基づいて大きな反りが生じることになる。またペーストＡＤ２は熱硬化性樹脂よりなっているため弾性率が高く応力緩和性も低い。このことも上記の大きな反りが生じることの一因となっている。具体的な反りの大きさとしては、半導体チップＣＨの縦横のサイズが５ｍｍ×１０ｍｍである場合には１００μｍ程度の反りが生じる。
【００５８】
このような大きな反りが生じた場合、磁気シールド材ＰＭ２を接着材ＡＤ３を介して接着させることが困難になる。
【００５９】
これに対して本実施の形態においては、図１および図７で説明したように、磁気シールド材ＰＭ１と半導体チップＣＨとを接着するフィルム状の接着材ＡＤ２としてＤＡＦのような熱可塑性樹脂を含む材質が用いられている。このため、接着の際の加熱温度を、ペーストを用いた場合の加熱温度よりも低くすることができる。よって、磁気シールド材ＰＭ１と半導体チップＣＨとの各材料の線膨張係数の差に基づく反りを小さくすることができる。また接着材ＡＤ２としてＤＡＦのような熱可塑性樹脂を含む材質が用いられているため、ペーストを用いた場合よりも弾性率を低くすることができ、これにより応力緩和力を大きくすることができる。この点からも上記の反りを小さくすることができる。よって、図８および図９に示すように接着材ＡＤ３を介して半導体チップＣＨに磁気シールド材ＰＭ２を接着することが容易となる。
【００６０】
また本実施の形態によれば、半導体チップＣＨの上下両側に磁気シールド材ＰＭ１、ＰＭ２が配置されているため、半導体チップＣＨの上下両側において磁気シールドの効果を得ることができる。また半導体チップＣＨに接着材ＡＤ２、ＡＤ３を介して直接磁気シールド材ＰＭ１、ＰＭ２が接着されているため、封止樹脂の表面に磁気シールド材を設ける場合よりも良好な磁気シールドの効果を得ることができる。
【００６１】
（実施の形態２）
図１６は、本発明の実施の形態２における半導体装置の構成を概略的に示す断面図である。図１６を参照して、本実施の形態の半導体装置は、半導体チップＣＨと、接着材ＡＤと、磁気シールド材ＰＭとを有している。接着材ＡＤおよび磁気シールド材ＰＭは、この順序で半導体チップＣＨの上に積層されている。つまり、半導体チップＣＨには、接着材ＡＤを介して磁気シールド材ＰＭが接着されている。
【００６２】
上記において半導体チップＣＨは、主にシリコンよりなっており、複数の磁気記憶素子（たとえばＭＲＡＭ素子）が集積された回路を有している。磁気シールド材ＰＭは、透磁率の高い材質よりなっており、たとえばパーマロイよりなっている。接着材ＡＤは熱可塑性樹脂を含む材質よりなっており、たとえばＤＡＦよりなっている。
【００６３】
次に、本実施の形態の半導体装置の作用効果について、半導体チップと磁気シールド材とをペーストで接着する場合と比較して説明する。
【００６４】
図１７は半導体チップと磁気シールド材とをペーストで接着する工程を示し、図１８および図１９はペーストで接着した場合の問題を説明するための概略断面図である。図１７を参照して、ペーストＡＤで半導体チップＣＨと磁気シールド材ＰＭとを接着する場合、常温で液状のペーストＡＤを半導体チップＣＨ上に塗布した後に磁気シールド材ＰＭがその溶融したペーストＡＤ上の載置される。
【００６５】
しかしペーストＡＤで接着する場合、図１８に示すように接着後のペーストＡＤの厚みにばらつきが生じ、磁気シールド材ＰＭの一方端側の厚みＴ１１と他方端側の厚みＴ１２とが大きく異なる場合がある。この場合には、１つの半導体チップＣＨの各部で磁気シールド特性が変動するおそれがある。
【００６６】
また上記のように接着後のペーストＡＤの厚みにばらつきが生じることにより、図１９（Ａ）、（Ｂ）に示すように各半導体チップＣＨごとに接着後のペーストＡＤの厚みＴ２１、Ｔ２２が異なる場合がある。この場合には、各半導体チップＣＨごとに磁気シールド特性が変動するおそれがある。
【００６７】
またペーストＡＤを用いる場合、液状のペーストＡＤの濡れ広がりを制御することが難しい。このため、ワイヤボンディング前に磁気シールド材ＰＭを接着する場合には、ワイヤボンディングパッドにまでペーストＡＤが濡れ広がり、ワイヤボンディングできない可能性がある。またワイヤボンディング後に磁気シールド材ＰＭを接着する場合には、ペーストＡＤの濡れ広がりによりボンディングワイヤが変形する可能性がある。
【００６８】
これに対して本実施の形態によれば、フィルム状の接着材ＡＤとしてＤＡＦが用いられている。このＤＡＦは、フィルム状の固体となっており、ペーストのように液状のものではなく、加熱溶融してもペーストよりも流動性が低い。このため、半導体チップＣＨと磁気シールド材ＰＭとの距離をペーストの場合よりも一定に保つことが容易となる。よって、上記のような１つの半導体チップＣＨの各部で磁気シールド特性が変動することや。各半導体チップＣＨごとに磁気シールド特性が変動することを抑制することができる。なお、この効果は実施の形態１においても同様に得られる。
【００６９】
また上記のようにＤＡＦは接着時に溶融するが流動性が低いため、ペーストのように接着時にＤＡＦがワイヤボンディングパッドにまで濡れ広がることはない。このため、ＤＡＦがワイヤボンディングパッドにまで濡れ広がることによりワイヤボンディングが困難となることや、ボンディングワイヤが変形することを防止することができる。
【００７０】
（実施の形態３）
図２０〜図２２は、図１６に示す半導体装置の製造方法の第１の例を工程順に示す概略断面図である。図２０を参照して、まずＭＲＡＭデバイスを有する半導体装置が製造される。図２１を参照して、この半導体チップＣＨ上に、たとえばＤＡＦよりなるフィルム状の接着材ＡＤが加熱状態で載置される。図２２を参照して、この接着材ＡＤ上に磁気シールド材ＰＭが加熱状態で載置されることにより磁気シールド材ＰＭと半導体チップＣＨとが接着材ＡＤにより接着される。これにより、図１６に示すのと同様の半導体装置を製造することができる。
【００７１】
（実施の形態４）
図２３〜図２５は、図１６に示す半導体装置の製造方法の第２の例を工程順に示す概略斜視図である。図２３を参照して、まず個片化前の磁気シールド材（磁気シールド体）ＰＭが、半導体チップＣＨのサイズに合わせて切断されて個片化される（図２３（Ａ））。その個片化された複数個の磁気シールド材ＰＭの各々が、たとえばソータなどの装置でダイシングテープＤＴ２上の接着材（たとえばＤＡＦ）ＡＤ上に移動されて載置される。
【００７２】
図２４を参照して、個片化された磁気シールド材ＰＭが載置された接着材ＡＤがダイサーＤＣにより磁気シールド材ＰＭごとに切断される。そしてダイシングテープＤＴ２を引き伸ばすことにより、個片化された各磁気シールド材ＰＭと接着材ＡＤとの積層体同士の間隔が引き伸ばされ、分離された磁気シールド材ＰＭと接着材ＡＤとの積層体が得られる。
【００７３】
図２５を参照して、分離された磁気シールド材ＰＭと接着材ＡＤとの積層体が、接着材ＡＤが加熱状態で半導体チップＣＨに接するように載置されることにより、磁気シールド材ＰＭと半導体チップＣＨとが接着材ＡＤを介して接着される。
【００７４】
（実施の形態５）
図２６〜図２８は、図１６に示す半導体装置の製造方法の第３の例を工程順に示す概略斜視図である。図２６を参照して、まずダイシングテープＤＴ５上にフィルム状の接着材（たとえばＤＡＦ）ＡＤと個片化前の磁気シールド材（磁気シールド体）ＰＭとが貼り付けられる。この後、ダイサーＤＣにより接着材ＡＤと磁気シールド材ＰＭとが同時に切断される。これにより、磁気シールド材ＰＭは複数個の磁気シールド材に個片化される。
【００７５】
図２７を参照して、ダイシングテープＤＴ５が引き伸ばされることにより、個片化された各磁気シールド材ＰＭと接着材ＡＤとの積層体同士の間隔が引き伸ばされる。
【００７６】
図２８を参照して、個片化された磁気シールド材ＰＭと接着材ＡＤとの積層体が半導体チップＣＨ上に載置される。この際、接着材ＡＤが半導体チップＣＨに接するように積層体が半導体チップＣＨ上に載置される。この後、加熱処理が施されることにより、磁気シールド材ＰＭと半導体チップＣＨとが接着材ＡＤを介して接着される。
【００７７】
本実施の形態によれば、従来の組み立てラインをそのままを用いることができる。また磁気シールド材ＰＭを個片化するためにダイシングを用いることでプロセス内で磁気シールド材ＰＭのサイズを自由に変更することができる。
【００７８】
（実施の形態６）
上記の実施の形態５においては、図２６で磁気シールド材ＰＭがダイサーＤＣで複数個に切断されることにより、切断後の磁気シールド材ＰＭに図２９に示すようなバリＰＭＢが生じる。このバリＰＭＢは、たとえばダイサーにより切断された際には、ダイサーを当てる面（上面）の反対側の面（下面）に生じる。
【００７９】
このため、実施の形態５の方法において図２８のプロセスで、磁気シールド材ＰＭを接着材ＡＤを介して半導体チップＣＨ上に載置すると、図２９に示すように接着後にそのバリＰＭＢが半導体チップＣＨに突き刺さりダメージを与えるおそれがある。このようなダメージを防止できる方法として、本実施の形態の製造方法について説明する。
【００８０】
図３０〜図３５は、図１６に示した半導体装置の製造方法の第４の例を工程順に示す概略斜視図である。図３０を参照して、まずダイシングテープＤＴ３上に個片化前の磁気シールド材（磁気シールド体）ＰＭが貼り付けられる。この後、ダイサーＤＣにより磁気シールド材ＰＭが切断されて複数個の磁気シールド材ＰＭに個片化される。
【００８１】
図３１を参照して、ダイシングテープＤＴ３が引き伸ばされることにより、個片化された各磁気シールド材ＰＭの間隔が引き伸ばされる。
【００８２】
図３２を参照して、個片化された磁気シールド材ＰＭを貼り付けられたダイシングテープＤＴ３が裏返される（上下反転される）。この後、個片化された磁気シールド材ＰＭが、ダイシングテープＤＴ４上のフィルム状の接着材（たとえばＤＡＦ）に接触させられる。
【００８３】
図３３を参照して、ダイシングテープＤＴ３が個片化された磁気シールド材ＰＭから剥離される。これにより、個片化された磁気シールド材ＰＭはダイシングテープＤＴ３から接着材ＡＤの表面へ転写される。
【００８４】
図３４を参照して、個片化された磁気シールド材ＰＭが載置された接着材ＡＤがダイサーＤＣにより磁気シールド材ＰＭごとに切断され、分離される。これにより個片化された磁気シールド材ＰＭと接着材ＡＤとの積層体が得られる。
【００８５】
図３５を参照して、磁気シールド材ＰＭと接着材ＡＤとの積層体が、接着材ＡＤが加熱状態で半導体チップＣＨに接するように載置されることにより、磁気シールド材ＰＭと半導体チップＣＨとが接着材ＡＤを介して接着される。
【００８６】
本実施の形態の製造方法によれば、図３０のプロセスでダイサーＤＣにより磁気シールド材ＰＭが切断される。この切断後の状態（図３１の状態）では、図３６に示すように磁気シールド材ＰＭにはダイサーが当てられた面（上面）とは反対側の面（下面）にバリＰＭＢが生じている。しかしダイシングテープＤＴ３が裏返されて（上下反転されて）、個片化された磁気シールド材ＰＭが接着材ＡＤに貼り付けられる。このため、この貼り付けられた状態においては、図３７に示すように磁気シールド材ＰＭのバリＰＭＢは図中上側（つまり接着材ＡＤとは反対側）を向いている。そして、この後、図３５に示すように半導体チップＣＨと磁気シールド材ＰＭとが接着材ＡＤを介して接着される。このため、この接着された状態においては、図３８に示すように磁気シールド材ＰＭのバリＰＭＢは図中上側（つまり半導体チップＣＨとは反対側）を向いている。これにより本実施の形態によれば、磁気シールド材ＰＭのバリＰＭＢが半導体チップＣＨに突き刺さってダメージを与えることは防止される。
【００８７】
なお実施の形態５のダイシングシートＤＴ５や実施の形態６のダイシングテープＤＴ３に金属材専用の弾性率の高いダイシングテープを用いることが好ましい。このようなダイシングテープを用いることにより、ダイシング時のバリの発生を抑えることができる。
【００８８】
また上記の実施の形態においては、ダイシングテープＤＴ１〜ＤＴ５は円形の平面形状を有しているが、直線状（帯状）の平面形状を有していてもよい。
【００８９】
また上記の実施の形態においては半導体チップＣＨとしてＭＲＡＭ素子有する半導体チップについて説明したが、本発明はこれに限定されるものではなくＭＲＡＭ素子以外の複数の磁気記憶素子が集積された回路を有する半導体チップＣＨにも同様に適用することができる。
【００９０】
また上記においては磁気シールド材（磁気シールド体）を切断して個片化された磁気シールド材を形成する方法としてダイシングについて説明したが、磁気シールド材（磁気シールド体）は打抜き加工により切断されて個片化されてもよい。
【００９１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００９２】
本発明は、集積された複数の磁気記憶素子（たとえばＭＲＡＭ）を有する半導体チップを備えた半導体装置およびその製造方法に特に有利に適用され得る。
【図面の簡単な説明】
【００９３】
【図１】本発明の実施の形態１における半導体装置の構成を概略的に示す断面図である。
【図２】図１に示す半導体装置が有するリードフレームの封止樹脂内の構成を示す概略平面図である。
【図３】図１に示す半導体チップＣＨ内に形成されるＭＲＡＭデバイスの模式的回路構成を示す回路図である。
【図４】図１に示す半導体チップＣＨ内に形成されるＭＲＡＭデバイスのメモリセルの構成を概略的に示す断面図である。
【図５】本発明の実施の形態１における半導体装置の製造方法の第１工程を示す概略断面図である。
【図６】本発明の実施の形態１における半導体装置の製造方法の第２工程を示す概略断面図である。
【図７】本発明の実施の形態１における半導体装置の製造方法の第３工程を示す概略断面図である。
【図８】本発明の実施の形態１における半導体装置の製造方法の第４工程を示す概略断面図である。
【図９】本発明の実施の形態１における半導体装置の製造方法の第５工程を示す概略断面図である。
【図１０】本発明の実施の形態１における半導体装置の製造方法の第６工程を示す概略断面図である。
【図１１】ＤＡＦ付きの半導体チップを形成する方法の第１工程を示す概略斜視図である。
【図１２】ＤＡＦ付きの半導体チップを形成する方法の第２工程を示す概略斜視図である。
【図１３】ＤＡＦ付きの半導体チップを形成する方法の第３工程を示す概略斜視図である。
【図１４】ペーストを用いて磁気シールド材に半導体チップを接着する際の問題点を説明するための第１工程を示す概略断面図である。
【図１５】ペーストを用いて磁気シールド材に半導体チップを接着する際の問題点を説明するための第２工程を示す概略断面図である。
【図１６】本発明の実施の形態２における半導体装置の構成を概略的に示す断面図である。
【図１７】半導体チップと磁気シールド材とをペーストで接着する工程を示す概略断面図である。
【図１８】ペーストで接着した場合に１つの半導体チップの各部上でペーストの厚みが異なることを示す概略断面図である。
【図１９】ペーストで接着した場合に各半導体チップごとにペーストの厚みが異なることを示す概略断面図である。
【図２０】図１６に示す半導体装置の製造方法の第１の例の第１工程を示す概略斜視図である。
【図２１】図１６に示す半導体装置の製造方法の第１の例の第２工程を示す概略斜視図である。
【図２２】図１６に示す半導体装置の製造方法の第１の例の第３工程を示す概略斜視図である。
【図２３】図１６に示す半導体装置の製造方法の第２の例の第１工程を示す概略斜視図である。
【図２４】図１６に示す半導体装置の製造方法の第２の例の第２工程を示す概略斜視図である。
【図２５】図１６に示す半導体装置の製造方法の第２の例の第３工程を示す概略斜視図である。
【図２６】図１６に示す半導体装置の製造方法の第３の例の第１工程を示す概略斜視図である。
【図２７】図１６に示す半導体装置の製造方法の第３の例の第２工程を示す概略斜視図である。
【図２８】図１６に示す半導体装置の製造方法の第３の例の第３工程を示す概略斜視図である。
【図２９】図２５の状態における磁気シールド材のバリの向きを示す概略断面図である。
【図３０】図１６に示す半導体装置の製造方法の第４の例の第１工程を示す概略斜視図である。
【図３１】図１６に示す半導体装置の製造方法の第４の例の第２工程を示す概略斜視図である。
【図３２】図１６に示す半導体装置の製造方法の第４の例の第３工程を示す概略斜視図である。
【図３３】図１６に示す半導体装置の製造方法の第４の例の第４工程を示す概略斜視図である。
【図３４】図１６に示す半導体装置の製造方法の第４の例の第５工程を示す概略斜視図である。
【図３５】図１６に示す半導体装置の製造方法の第４の例の第６工程を示す概略斜視図である。
【図３６】図３１の状態における磁気シールド材のバリの向きを示す概略断面図である。
【図３７】図３２の状態における磁気シールド材のバリの向きを示す概略断面図である。
【図３８】図３５の状態における磁気シールド材のバリの向きを示す概略断面図である。
【符号の説明】
【００９４】
ＡＤ，ＡＤ１〜ＡＤ３ 接着材、ＡＴＲ アクセストランジスタ、ＢＬ，ＲＢＬ，ＢＬ１〜ＢＬｎ，ＷＢＬ ビット線、ＢＷ ボンディングワイヤ、ＣＡ カラムアドレス、ＣＤ１，ＣＤ２ カラムデコーダ、ＣＨ 各半導体チップ、ＣＳＧ１〜ＣＳＧｎ カラム選択ゲート、ＤＣ ダイサー、ＤＰ ダイパッド、ＤＲＣ データ読出回路、ＤＴ１〜ＤＴ５ ダイシングテープ、ＤＷ データ線、ＤＷＣ データ書込回路、ＦＬ 固定層、ＦＰ 枠部、ＧＥ ゲート電極層、ＧＩ ゲート絶縁層、ＩＬ インナーリード、ＩＬ１ａ，ＩＬ１ｂ，ＩＬ２ 配線層、ＬＤ，ＵＤ モールド金型、ＬＦ リードフレーム、ＭＣ メモリセル、ＭＲ 封止樹脂、ＯＬ アウターリード、ＰＣ１，ＰＣ２ 導電層、ＰＫ 半導体パッケージ、ＰＭ，ＰＭ１，ＰＭ２ 磁気シールド材、ＰＭＢ バリ、ＲＬ 記録層、ＳＢ 半導体基板、ＳＤ ソース／ドレイン領域、ＴＩ トンネル絶縁層、ＴＭＲ トンネル接合素子、ＷＣＳＧ１〜ＷＣＳＧｍ カラム選択ゲート、ＷＤ ワード線ドライバ帯、ＷＬ，／ＷＬ，ＷＬ１〜ＷＬｍ，／ＷＬ１〜／ＷＬｍ，ＷＷＬ１〜ＷＷＬｍ ワード線。
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、集積された複数の磁気記憶素子を有する半導体チップを備えた半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
近年、新世代の不揮発性記憶装置として、ＭＲＡＭ（Magnetic Random Access Memory
）デバイスが注目されている。ＭＲＡＭデバイスは、半導体集積回路に形成された複数のメモリセルを用いて不揮発のデータ記録を行ない、かつ、メモリセルの各々に対してランダムアクセスが可能な不揮発性記憶装置である。
【０００３】
一般的に、このようなメモリセルは、磁化方向が固定された強磁性層を有する固定層と、外部磁界に応じてその磁化方向が変化する強磁性層からなる記録層とが、非磁性層を介して配置された構造（スピンバルブ（Spin Valve）構造）の磁気抵抗素子を含む。そして、このスピンバルブ構造の磁気抵抗素子は、記録層の磁化方向の変化に応じて生じる電気抵抗値の変化に対応付けてデータを記録する。
【０００４】
このようなＭＲＡＭのメモリセルにおいては半導体装置の外部磁界により記録層の磁化方向が変化してデータの記録状態が変動するおそれがある。このため、ＭＲＡＭデバイスに外部磁界に対する耐性を持たせる必要がある。
【０００５】
外部磁界に対する耐性を持たせた構成が、たとえば特開２００４−２０７３２２号公報に開示されている。この公報には、外部磁界に対する耐性を持たせるために、メモリ素子の上部および下部にパーマロイよりなる磁気シールド層を設けることが記載されている。
【特許文献１】特開２００４−２０７３２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記において磁気シールド層をメモリ素子の上部および下部に設ける場合、磁気シールド層をペーストによりメモリ素子に接着する方法が考えられる。しかしながら、ペーストで接着する場合には、ペーストを加熱して硬化させる必要がある。ここで、磁気シールド層をなすパーマロイはメモリ素子（シリコンチップ）を構成するシリコンよりも大きい線膨張係数を有している。このため、上記のように接着時にペーストを硬化させるために加熱すると、磁気シールド層はメモリ素子よりも大きく伸びた状態でメモリ素子と接着されることになる。
【０００７】
そして接着後の冷却の際には、磁気シールド層はメモリ素子よりも大きく縮むことになる。このため、磁気シールド層とメモリ素子との各材料の線膨張係数の差に基づいて大きな反りが生じることになる。
【０００８】
本発明は、上記の課題を鑑みてなされたものであり、その目的は、磁気シールド材と半導体チップとの各材料の線膨張係数の差に基づく反りを小さく抑制できる半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本実施の形態の半導体装置は、リードフレームと、第１の磁気シールド材と、半導体チップと、接着フィルムとを備えている。リードフレームはダイパッドを有している。第１の磁気シールド材はダイパッド上に配置されている。半導体チップは、集積された複数の磁気記憶素子を有し、かつ第１の磁気シールド材上に配置されている。接着フィルムは、第１の磁気シールド材と半導体チップとを接着するために第１の磁気シールド材と半導体チップとの間に位置し、かつ熱可塑性樹脂を含む材質よりなっている。
【発明の効果】
【００１０】
本実施の形態の半導体装置によれば、第１の磁気シールド材と半導体チップとの接着に用いられる接着フィルムが熱可塑性樹脂を含む材質よりなっている。この接着フィルムは熱硬化性樹脂よりなるペーストよりも低い弾性率を有しているため、高い応力緩和性を有している。またこの接着フィルムを用いれば、ペーストを用いたときよりも低温で接着が可能である。このため、第１の磁気シールド材と半導体チップとの各材料の線膨張係数の差に基づく反りを小さく抑制することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
はじめに本実施の形態の半導体装置の構成について説明する。
【００１２】
図１は、本発明の実施の形態１における半導体装置の構成を概略的に示す断面図である。また図２は図１に示す半導体装置が有するリードフレームの封止樹脂内の構成を示す概略平面図である。
【００１３】
図１を参照して、本実施の形態の半導体装置はたとえばＳＯＰ（Small Outline Package）タイプの半導体パッケージＰＫである。この半導体パッケージＰＫは、リードフレームＬＦと、半導体チップＣＨと、磁気シールド材ＰＭ１、ＰＭ２と、接着材ＡＤ１〜ＡＤ３と、ボンディングワイヤＢＷと、封止樹脂ＭＲとを主に有している。
【００１４】
リードフレームＬＦは、ダイパッドＤＰと、枠部ＦＰと、インナーリードＩＬと、アウターリードＯＬとを主に有している。リードフレームＬＦのダイパッドＤＰ上には磁気シールド材ＰＭ１が配置されている。ダイパッドＤＰと磁気シールド材ＰＭ１とは接着材ＡＤ１によって接着されている。この磁気シールド材ＰＭ１上には半導体チップＣＨが配置されている。磁気シールド材ＰＭ１と半導体チップＣＨとは接着材ＡＤ２によって接着されている。この半導体チップＣＨ上には磁気シールド材ＰＭ２が配置されている。半導体チップＣＨと磁気シールド材ＰＭ２とは接着材ＡＤ３によって接着されている。つまり半導体チップＣＨは、上下の両側において磁気シールド材ＰＭ１、ＰＭ２により覆われている。
【００１５】
複数のボンディングワイヤＢＷの各々は、半導体チップＣＨのボンディングパッド（図示せず）とインナーリードＩＬとを電気的に接続している。
【００１６】
封止樹脂ＭＲは、リードフレームＬＦの一部、半導体チップＣＨ、磁気シールド材ＰＭ１、ＰＭ２、接着材ＡＤ１〜ＡＤ３およびボンディングワイヤＢＷを封止している。これにより、図２中のモールドラインで示すようにリードフレームＬＦのダイパッドＤＰ、枠部ＦＰおよびインナーリードＩＬは封止樹脂ＭＲ内に位置している。そしてリードフレームＬＦのアウターリードＯＬは図１に示すように封止樹脂ＭＲ外に位置している。
【００１７】
上記において半導体チップＣＨは、主にシリコンよりなっており、複数の磁気記憶素子（たとえばＭＲＡＭ素子）が集積された回路を有している。リードフレームＬＦはたとえば銅よりなっている。磁気シールド材ＰＭ１、ＰＭ２の各々は、透磁率の高い材質よりなっており、たとえばパーマロイよりなっている。
【００１８】
接着材ＡＤ２はたとえばＤＡＦ（Die Attach Film）のような接着フィルムよりなっている。また接着材ＡＤ１、ＡＤ３は、熱硬化性樹脂よりなるペーストが硬化したものよりなっていてもよく、またＤＡＦよりなっていてもよい。
【００１９】
ここでＤＡＦとは、熱可塑性樹脂を含む接着フィルムのことであり、たとえばポリイミド樹脂（熱可塑性樹脂）に少量のエポキシ樹脂（熱硬化性樹脂）を含めた材質よりなっている。またＤＡＦは、接着時にＤＡＦの全体を溶融させるが、液状のペーストよりも流動性が小さいものである。
【００２０】
なおリードフレームＬＦの厚みはたとえば１２５μｍであり、磁気シールド材ＰＭ１、ＰＭ２の各々の厚みはたとえば１００μｍであり、半導体チップＣＨの厚みはたとえば２００μｍである。
【００２１】
次に、半導体チップＣＨ内に形成されるＭＲＡＭデバイスの回路構成およびＭＲＡＭメモリセルの構成について説明する。
【００２２】
図３は、図１に示す半導体チップＣＨ内に形成されるＭＲＡＭデバイスの模式的回路構成を示す回路図である。図３を参照して、上記のＭＲＡＭデバイスは、外部からの制御信号およびアドレス信号に応答してランダムアクセスを実行し、入力データＤｉｎの書込みおよび出力データＤｏｕｔの読出しを実行するように構成されている。
【００２３】
ＭＲＡＭデバイスは、行方向（図中横方向）にｎ行、列方向（図中縦方向）にｍ列に配列された複数のメモリセルＭＣからなるメモリアレイを備えている。なお、ｎおよびｍは自然数である。
【００２４】
メモリアレイのそれぞれの列は、ワード線ＷＬ１〜ＷＬｍの各々と、ワード線／ＷＬ１〜／ＷＬｍの各々とを有している。ワード線ＷＬ１〜ＷＬｍの各々と、ワード線／ＷＬ１〜／ＷＬｍの各々とは、各列において２本の相補的なワード線対ＷＬ１、／ＷＬ１〜ＷＬｍ、／ＷＬｍを構成している。また、それぞれの列は、書込みワード線（第１配線）ＷＷＬ１〜ＷＷＬｍも有している。メモリアレイのそれぞれの行は、ビット線（第２配線）ＢＬ１〜ＢＬｎを有している。
【００２５】
各メモリセルＭＣは、ＴＭＲ効果を利用した磁気抵抗素子であるトンネル接合素子ＴＭＲと、アクセストランジスタＡＴＲとを有している。トンネル接合素子ＴＭＲと、アクセストランジスタＡＴＲとは、トンネル接合素子ＴＭＲを流れるトンネル電流経路と、アクセストランジスタＡＴＲを流れるチャネル電流経路とが直列接続されるように連結されている。各メモリセルＭＣにおいて、上記直列接続された部分の一方端は対応するメモリアレイ列のワード線／ＷＬ１〜／ＷＬｍの各々に接続され、他方端は対応するメモリアレイ行のビット線ＢＬ１〜ＢＬｎの各々と接続されている。また、各メモリセルＭＣにおいて、アクセストランジスタＡＴＲのゲートは、対応するメモリアレイ列のワード線ＷＬ１〜ＷＬｍの各々と接続されている。
【００２６】
また、ＭＲＡＭデバイスは、ワード線ＷＬ１〜ＷＬｍと接続されているワード線ドライバ帯ＷＤを有している。このワード線ドライバ帯ＷＤは、データ読出し（以下、単にデータアクセスとも称される）時において、列選択結果に応じて、データアクセスの対象となるメモリセルＭＣに対応するワード線ＷＬを選択的に活性化する機能を有している。
【００２７】
また、ＭＲＡＭデバイスは、書込みデータおよび読出しデータを伝達するためのデータ線ＤＷと、書込みデータを伝達するための書込みビット線ＷＢＬと、読出しビット線ＲＢＬと、カラムデコーダＣＤ１、ＣＤ２と、データ書込回路ＤＷＣと、データ読出回路ＤＲＣとを有している。
【００２８】
読出しビット線ＲＢＬは、ワード線／ＷＬ１〜／ＷＬｍのそれぞれと、データ読出回路ＤＲＣとを接続している。データ書込回路ＤＷＣは、外部からライトイネーブル信号ＷＥおよび入力データＤｉｎを受け、データ線ＤＷおよび書込みビット線ＷＢＬに所定の電圧を印加する機能を有している。データ読出回路ＤＲＣは、外部からリードイネーブル信号ＲＥを受け、読出しビット線ＲＢＬ上の電圧をセンスアンプで増幅し、図示しない参照抵抗の電圧値と比較し、その比較結果に基づいて出力データＤｏｕｔを出力する機能を有している。
【００２９】
また、ＭＲＡＭデバイスは、メモリアレイ行に対応したカラム選択ゲートＣＳＧ１〜ＣＳＧｎと、それぞれのメモリアレイ列に対応した書込みカラム選択ゲートＷＣＳＧ１〜ＷＣＳＧｍとを有している。
【００３０】
カラムデコーダＣＤ１は、カラムアドレスＣＡのデコード結果、すなわち行選択結果に応じて、データ書込み時およびデータ読出し時の各々において、カラム選択ゲートＣＳＧ１〜ＣＳＧｎを選択的に活性化する機能を有している。活性化されたカラム選択ゲートＣＳＧ１〜ＣＳＧｎは、データ線ＤＷを、対応するビット線ＢＬ１〜ＢＬｎと電気的に結合する機能を有している。
【００３１】
同様に、カラムデコーダＣＤ２は、カラムアドレスＣＡのデコード結果、すなわち列選択結果に応じて、データ書込み時において、書込みカラム選択ゲートＷＣＳＧ１〜ＷＣＳＧｍを選択的に活性化する機能を有している。活性化された書込みカラム選択ゲートＷＣＳＧ１〜ＷＣＳＧｍは、書込みビット線ＷＢＬを、対応する書込みワード線ＷＷＬ１〜ＷＷＬｍと電気的に結合する機能を有している。
【００３２】
図４は、図１に示す半導体チップＣＨ内に形成されるＭＲＡＭデバイスのメモリセルの構成を概略的に示す断面図である。図４を参照して、半導体基板ＳＢの表面には、アクセストランジスタＡＴＲが形成されている。このアクセストランジスタＡＴＲは、１対のソース／ドレイン領域ＳＤと、ゲート絶縁層ＧＩと、ゲート電極層ＧＥとを有している。
【００３３】
１対のソース／ドレイン領域ＳＤは半導体基板ＳＢの表面に互いに距離を隔てて形成されている。ゲート電極層ＧＥは、１対のソース／ドレイン領域ＳＤに挟まれる半導体基板ＳＢの領域上にゲート絶縁層ＧＩを介して形成されている。
【００３４】
トンネル接合素子ＴＭＲは、固定層ＦＬと、トンネル絶縁層ＴＩと、記録層ＲＬとが下から順に積層された積層構造を有している。固定層ＦＬは、磁化方向が固定された強磁性層を有している。記録層ＲＬは、外部磁界に応じてその磁化方向が変化する強磁性層を有している。トンネル絶縁層ＴＩは非磁性層であり、固定層ＦＬと記録層ＲＬとの間に配置されている。
【００３５】
トンネル接合素子ＴＭＲは、平面視においてビット線ＢＬと書込みワード線ＷＷＬとの交差部に配置されている。書込みワード線ＷＷＬは、固定層ＦＬの下方にて固定層ＦＬと所定の間隔を空けて延在している。ビット線ＢＬは、記録層ＲＬと電気的に接続するように記録層ＲＬ上を延在している。
【００３６】
固定層ＦＬは、配線層ＩＬ２、埋め込み導電層ＰＣ２、配線層ＩＬ１ａおよび埋め込み導電層ＰＣ１を介して、アクセストランジスタＡＴＲの一方のソース／ドレイン領域ＳＤに電気的に接続されている。またアクセストランジスタＡＴＲの他方のソース／ドレイン領域ＳＤは、埋め込み導電層ＰＣ１、配線層ＩＬ１ｂを介してワード線／ＷＬに電気的に接続されている。
【００３７】
次に、本実施の形態の半導体装置の製造方法について説明する。
図５〜図１０は、本発明の実施の形態１における半導体装置の製造方法を工程順に示す概略断面図である。図５を参照して、まずリードフレームＬＦが準備される。
【００３８】
図６を参照して、リードフレームＬＦのダイパッドＤＰ上に、熱硬化性樹脂よりなるペーストＡＤ１が塗布される。そのペーストＡＤ１が塗布されたダイパッドＤＰ上に、たとえばパーマロイよりなる磁気シールド材ＰＭ１が載置される。
【００３９】
図７を参照して、上記の磁気シールド材ＰＭ１が載置された状態で、ペーストＡＤ１を硬化させるために、たとえば１５０℃〜１８０℃の温度で加熱が行われる。これにより、ペーストＡＤ１が硬化して、ペーストＡＤ１が硬化した接着材ＡＤ１を介して磁気シールド材ＰＭ１がダイパッドＤＰにダイボンドされる。
【００４０】
この後、磁気シールド材ＰＭ１上に、接着材ＡＤ２付きの半導体チップＣＨが載置される。この際、フィルム状の接着材ＡＤ２が磁気シールド材ＰＭ１に接するように、接着材ＡＤ２付きの半導体チップＣＨが載置される。
【００４１】
接着材ＡＤ２はたとえばＤＡＦよりなり、半導体チップＣＨはたとえばＭＲＡＭデバイスを有している。
【００４２】
図８を参照して、接着材ＡＤ２付きの半導体チップＣＨを磁気シールド材ＰＭ１上に載置した状態で、１００℃〜１５０℃の温度で加熱が行われる。これにより、接着材ＡＤ２をなすＤＡＦが溶融する。この後、室温へ冷却されることにより接着材ＡＤ２をなすＤＡＦの溶融部分が固化し、半導体チップＣＨが接着材ＡＤ２を介して磁気シールド材ＰＭ１にボンディングされる。
【００４３】
この後、半導体チップＣＨ上に、接着材ＡＤ３付きの磁気シールド層ＰＭ２が載置される。この際、接着材ＡＤ３が半導体チップＣＨに接するように、接着材ＡＤ３付きの磁気シールド層ＰＭ２が載置される。
【００４４】
接着材ＡＤ３はたとえばＤＡＦよりなり、磁気シールド層ＰＭ２はたとえばパーマロイよりなっている。
【００４５】
図９を参照して、接着材ＡＤ３付きの磁気シールド層ＰＭ２を半導体チップＣＨ上に載置した状態で、１００℃〜１５０℃の温度で加熱が行われる。これにより、接着材ＡＤ３をなすＤＡＦが溶融する。この後、室温へ冷却されることにより接着材ＡＤ３をなすＤＡＦの溶融部分が固化し、磁気シールド材ＰＭ２が接着材ＡＤ３を介して半導体チップＣＨにボンディングされる。
【００４６】
この後、半導体チップＣＨのボンディングパッド（図示せず）とリードフレームＬＦのインナーリードＩＬになる部分とがボンディングワイヤＢＷによりワイヤボンディングされる。これにより、半導体チップＣＨのＭＲＡＭデバイスとインナーリードＩＬになる部分とが電気的に接続される。
【００４７】
図１０を参照して、ワイヤボンディングの終了後に、リードフレームＬＦがモールド金型ＬＤ、ＵＤにセットされる。このモールド金型ＬＤ、ＵＤのキャビティ内に、流動性を持たせた封止樹脂ＭＲが注入され、トランスファーモールドが行われる。この後、封止樹脂ＭＲが硬化するまでオーブン内で加熱処理が行なわれる。この加熱処理は、たとえば１７０℃〜１８０℃の温度で４時間〜８時間保持することにより行われる。この際、接着材ＡＤ２、ＡＤ３各々をなすＤＡＦも硬化する。
【００４８】
この加熱処理後に、樹脂封止されたリードフレームがモールド金型ＬＤ、ＵＤから取り出される。この後、タイバーカット、メッキ、リード加工（つまりアウターリードＯＬの加工）などの処理が行われて図１に示す本実施の形態の半導体装置が製造される。
【００４９】
なお図６においてはダイパッドＤＰと磁気シールド材ＰＭ１との接着にはペーストが用いられているが、ペーストの代わりにＤＡＦが用いられてもよい。また図８においては半導体チップＣＨと磁気シールド材ＰＭ２との接着にはＤＡＦが用いられているが、ＤＡＦの代わりにペーストが用いられてもよい。
【００５０】
また図７に示されたＤＡＦよりなる接着材ＡＤ２付きの半導体チップＣＨはたとえば以下のように製造される。
【００５１】
図１１〜図１３は、ＤＡＦ付きの半導体チップを形成する方法を工程順に示す概略斜視図である。図１１を参照して、たとえば円形のダイシングテープＤＴ１上に、フィルム状のＤＡＦよりなる接着材ＡＤ２とＭＲＡＭデバイスを有する半導体チップＣＨとが下から順に積層される。
【００５２】
図１２を参照して、ダイサーＤＣにより半導体チップＣＨのスクライブ領域に沿って半導体チップＣＨと接着材ＡＤ２とが切断される。この後、ダイシングテープＤＴ１を引き伸ばすことにより、切断された半導体チップＣＨ同士の間に隙間ができ、各半導体チップＣＨが分離される。切断後の半導体チップＣＨと接着材ＡＤ２との積層体をダイシングテープＤＴ１から剥がされる。
【００５３】
図１３を参照して、これにより半導体チップＣＨと接着材ＡＤ２との積層体よりなる接着材ＡＤ２付きの半導体チップＣＨが形成される。
【００５４】
次に、本実施の形態の作用効果について、ペーストを用いて磁気シールド材に半導体チップを接着する場合と対比して説明する。
【００５５】
図１４および図１５は、ペーストを用いて磁気シールド材に半導体チップを接着する際の問題点を工程順に説明するための概略断面図である。図１４を参照して、磁気シールド材ＰＭ１と半導体チップＣＨとの接着に用いる接着材ＡＤ２としてペーストを用いる場合、まずペーストＡＤ２が磁気シールド材ＰＭ１上に塗布される。この後、このペーストＡＤ２上に半導体チップＣＨが載置される。
【００５６】
図１５を参照して、半導体チップＣＨが載置された状態で、熱硬化性樹脂よりなるペーストＡＤ２を硬化させるために１５０〜２００℃程度の温度で加熱処理が行なわれる。ここで、磁気シールド材ＰＭ１をなすパーマロイは半導体チップＣＨを構成するシリコンよりも大きい線膨張係数を有している。このため、上記の加熱処理を施すと、磁気シールド材ＰＭ１は半導体チップＣＨよりも大きく伸びた状態で半導体チップＣＨと接着されることになる。
【００５７】
そして接着後に室温に冷却する際には、磁気シールド材ＰＭ１は半導体チップＣＨよりも大きく縮むことになる。このため、磁気シールド材ＰＭ１と半導体チップＣＨとの各材料の線膨張係数の差に基づいて大きな反りが生じることになる。またペーストＡＤ２は熱硬化性樹脂よりなっているため弾性率が高く応力緩和性も低い。このことも上記の大きな反りが生じることの一因となっている。具体的な反りの大きさとしては、半導体チップＣＨの縦横のサイズが５ｍｍ×１０ｍｍである場合には１００μｍ程度の反りが生じる。
【００５８】
このような大きな反りが生じた場合、磁気シールド材ＰＭ２を接着材ＡＤ３を介して接着させることが困難になる。
【００５９】
これに対して本実施の形態においては、図１および図７で説明したように、磁気シールド材ＰＭ１と半導体チップＣＨとを接着するフィルム状の接着材ＡＤ２としてＤＡＦのような熱可塑性樹脂を含む材質が用いられている。このため、接着の際の加熱温度を、ペーストを用いた場合の加熱温度よりも低くすることができる。よって、磁気シールド材ＰＭ１と半導体チップＣＨとの各材料の線膨張係数の差に基づく反りを小さくすることができる。また接着材ＡＤ２としてＤＡＦのような熱可塑性樹脂を含む材質が用いられているため、ペーストを用いた場合よりも弾性率を低くすることができ、これにより応力緩和力を大きくすることができる。この点からも上記の反りを小さくすることができる。よって、図８および図９に示すように接着材ＡＤ３を介して半導体チップＣＨに磁気シールド材ＰＭ２を接着することが容易となる。
【００６０】
また本実施の形態によれば、半導体チップＣＨの上下両側に磁気シールド材ＰＭ１、ＰＭ２が配置されているため、半導体チップＣＨの上下両側において磁気シールドの効果を得ることができる。また半導体チップＣＨに接着材ＡＤ２、ＡＤ３を介して直接磁気シールド材ＰＭ１、ＰＭ２が接着されているため、封止樹脂の表面に磁気シールド材を設ける場合よりも良好な磁気シールドの効果を得ることができる。
【００６１】
（実施の形態２）
図１６は、本発明の実施の形態２における半導体装置の構成を概略的に示す断面図である。図１６を参照して、本実施の形態の半導体装置は、半導体チップＣＨと、接着材ＡＤと、磁気シールド材ＰＭとを有している。接着材ＡＤおよび磁気シールド材ＰＭは、この順序で半導体チップＣＨの上に積層されている。つまり、半導体チップＣＨには、接着材ＡＤを介して磁気シールド材ＰＭが接着されている。
【００６２】
上記において半導体チップＣＨは、主にシリコンよりなっており、複数の磁気記憶素子（たとえばＭＲＡＭ素子）が集積された回路を有している。磁気シールド材ＰＭは、透磁率の高い材質よりなっており、たとえばパーマロイよりなっている。接着材ＡＤは熱可塑性樹脂を含む材質よりなっており、たとえばＤＡＦよりなっている。
【００６３】
次に、本実施の形態の半導体装置の作用効果について、半導体チップと磁気シールド材とをペーストで接着する場合と比較して説明する。
【００６４】
図１７は半導体チップと磁気シールド材とをペーストで接着する工程を示し、図１８および図１９はペーストで接着した場合の問題を説明するための概略断面図である。図１７を参照して、ペーストＡＤで半導体チップＣＨと磁気シールド材ＰＭとを接着する場合、常温で液状のペーストＡＤを半導体チップＣＨ上に塗布した後に磁気シールド材ＰＭがその溶融したペーストＡＤ上の載置される。
【００６５】
しかしペーストＡＤで接着する場合、図１８に示すように接着後のペーストＡＤの厚みにばらつきが生じ、磁気シールド材ＰＭの一方端側の厚みＴ１１と他方端側の厚みＴ１２とが大きく異なる場合がある。この場合には、１つの半導体チップＣＨの各部で磁気シールド特性が変動するおそれがある。
【００６６】
また上記のように接着後のペーストＡＤの厚みにばらつきが生じることにより、図１９（Ａ）、（Ｂ）に示すように各半導体チップＣＨごとに接着後のペーストＡＤの厚みＴ２１、Ｔ２２が異なる場合がある。この場合には、各半導体チップＣＨごとに磁気シールド特性が変動するおそれがある。
【００６７】
またペーストＡＤを用いる場合、液状のペーストＡＤの濡れ広がりを制御することが難しい。このため、ワイヤボンディング前に磁気シールド材ＰＭを接着する場合には、ワイヤボンディングパッドにまでペーストＡＤが濡れ広がり、ワイヤボンディングできない可能性がある。またワイヤボンディング後に磁気シールド材ＰＭを接着する場合には、ペーストＡＤの濡れ広がりによりボンディングワイヤが変形する可能性がある。
【００６８】
これに対して本実施の形態によれば、フィルム状の接着材ＡＤとしてＤＡＦが用いられている。このＤＡＦは、フィルム状の固体となっており、ペーストのように液状のものではなく、加熱溶融してもペーストよりも流動性が低い。このため、半導体チップＣＨと磁気シールド材ＰＭとの距離をペーストの場合よりも一定に保つことが容易となる。よって、上記のような１つの半導体チップＣＨの各部で磁気シールド特性が変動することや。各半導体チップＣＨごとに磁気シールド特性が変動することを抑制することができる。なお、この効果は実施の形態１においても同様に得られる。
【００６９】
また上記のようにＤＡＦは接着時に溶融するが流動性が低いため、ペーストのように接着時にＤＡＦがワイヤボンディングパッドにまで濡れ広がることはない。このため、ＤＡＦがワイヤボンディングパッドにまで濡れ広がることによりワイヤボンディングが困難となることや、ボンディングワイヤが変形することを防止することができる。
【００７０】
（実施の形態３）
図２０〜図２２は、図１６に示す半導体装置の製造方法の第１の例を工程順に示す概略断面図である。図２０を参照して、まずＭＲＡＭデバイスを有する半導体装置が製造される。図２１を参照して、この半導体チップＣＨ上に、たとえばＤＡＦよりなるフィルム状の接着材ＡＤが加熱状態で載置される。図２２を参照して、この接着材ＡＤ上に磁気シールド材ＰＭが加熱状態で載置されることにより磁気シールド材ＰＭと半導体チップＣＨとが接着材ＡＤにより接着される。これにより、図１６に示すのと同様の半導体装置を製造することができる。
【００７１】
（実施の形態４）
図２３〜図２５は、図１６に示す半導体装置の製造方法の第２の例を工程順に示す概略斜視図である。図２３を参照して、まず個片化前の磁気シールド材（磁気シールド体）ＰＭが、半導体チップＣＨのサイズに合わせて切断されて個片化される（図２３（Ａ））。その個片化された複数個の磁気シールド材ＰＭの各々が、たとえばソータなどの装置でダイシングテープＤＴ２上の接着材（たとえばＤＡＦ）ＡＤ上に移動されて載置される。
【００７２】
図２４を参照して、個片化された磁気シールド材ＰＭが載置された接着材ＡＤがダイサーＤＣにより磁気シールド材ＰＭごとに切断される。そしてダイシングテープＤＴ２を引き伸ばすことにより、個片化された各磁気シールド材ＰＭと接着材ＡＤとの積層体同士の間隔が引き伸ばされ、分離された磁気シールド材ＰＭと接着材ＡＤとの積層体が得られる。
【００７３】
図２５を参照して、分離された磁気シールド材ＰＭと接着材ＡＤとの積層体が、接着材ＡＤが加熱状態で半導体チップＣＨに接するように載置されることにより、磁気シールド材ＰＭと半導体チップＣＨとが接着材ＡＤを介して接着される。
【００７４】
（実施の形態５）
図２６〜図２８は、図１６に示す半導体装置の製造方法の第３の例を工程順に示す概略斜視図である。図２６を参照して、まずダイシングテープＤＴ５上にフィルム状の接着材（たとえばＤＡＦ）ＡＤと個片化前の磁気シールド材（磁気シールド体）ＰＭとが貼り付けられる。この後、ダイサーＤＣにより接着材ＡＤと磁気シールド材ＰＭとが同時に切断される。これにより、磁気シールド材ＰＭは複数個の磁気シールド材に個片化される。
【００７５】
図２７を参照して、ダイシングテープＤＴ５が引き伸ばされることにより、個片化された各磁気シールド材ＰＭと接着材ＡＤとの積層体同士の間隔が引き伸ばされる。
【００７６】
図２８を参照して、個片化された磁気シールド材ＰＭと接着材ＡＤとの積層体が半導体チップＣＨ上に載置される。この際、接着材ＡＤが半導体チップＣＨに接するように積層体が半導体チップＣＨ上に載置される。この後、加熱処理が施されることにより、磁気シールド材ＰＭと半導体チップＣＨとが接着材ＡＤを介して接着される。
【００７７】
本実施の形態によれば、従来の組み立てラインをそのままを用いることができる。また磁気シールド材ＰＭを個片化するためにダイシングを用いることでプロセス内で磁気シールド材ＰＭのサイズを自由に変更することができる。
【００７８】
（実施の形態６）
上記の実施の形態５においては、図２６で磁気シールド材ＰＭがダイサーＤＣで複数個に切断されることにより、切断後の磁気シールド材ＰＭに図２９に示すようなバリＰＭＢが生じる。このバリＰＭＢは、たとえばダイサーにより切断された際には、ダイサーを当てる面（上面）の反対側の面（下面）に生じる。
【００７９】
このため、実施の形態５の方法において図２８のプロセスで、磁気シールド材ＰＭを接着材ＡＤを介して半導体チップＣＨ上に載置すると、図２９に示すように接着後にそのバリＰＭＢが半導体チップＣＨに突き刺さりダメージを与えるおそれがある。このようなダメージを防止できる方法として、本実施の形態の製造方法について説明する。
【００８０】
図３０〜図３５は、図１６に示した半導体装置の製造方法の第４の例を工程順に示す概略斜視図である。図３０を参照して、まずダイシングテープＤＴ３上に個片化前の磁気シールド材（磁気シールド体）ＰＭが貼り付けられる。この後、ダイサーＤＣにより磁気シールド材ＰＭが切断されて複数個の磁気シールド材ＰＭに個片化される。
【００８１】
図３１を参照して、ダイシングテープＤＴ３が引き伸ばされることにより、個片化された各磁気シールド材ＰＭの間隔が引き伸ばされる。
【００８２】
図３２を参照して、個片化された磁気シールド材ＰＭを貼り付けられたダイシングテープＤＴ３が裏返される（上下反転される）。この後、個片化された磁気シールド材ＰＭが、ダイシングテープＤＴ４上のフィルム状の接着材（たとえばＤＡＦ）に接触させられる。
【００８３】
図３３を参照して、ダイシングテープＤＴ３が個片化された磁気シールド材ＰＭから剥離される。これにより、個片化された磁気シールド材ＰＭはダイシングテープＤＴ３から接着材ＡＤの表面へ転写される。
【００８４】
図３４を参照して、個片化された磁気シールド材ＰＭが載置された接着材ＡＤがダイサーＤＣにより磁気シールド材ＰＭごとに切断され、分離される。これにより個片化された磁気シールド材ＰＭと接着材ＡＤとの積層体が得られる。
【００８５】
図３５を参照して、磁気シールド材ＰＭと接着材ＡＤとの積層体が、接着材ＡＤが加熱状態で半導体チップＣＨに接するように載置されることにより、磁気シールド材ＰＭと半導体チップＣＨとが接着材ＡＤを介して接着される。
【００８６】
本実施の形態の製造方法によれば、図３０のプロセスでダイサーＤＣにより磁気シールド材ＰＭが切断される。この切断後の状態（図３１の状態）では、図３６に示すように磁気シールド材ＰＭにはダイサーが当てられた面（上面）とは反対側の面（下面）にバリＰＭＢが生じている。しかしダイシングテープＤＴ３が裏返されて（上下反転されて）、個片化された磁気シールド材ＰＭが接着材ＡＤに貼り付けられる。このため、この貼り付けられた状態においては、図３７に示すように磁気シールド材ＰＭのバリＰＭＢは図中上側（つまり接着材ＡＤとは反対側）を向いている。そして、この後、図３５に示すように半導体チップＣＨと磁気シールド材ＰＭとが接着材ＡＤを介して接着される。このため、この接着された状態においては、図３８に示すように磁気シールド材ＰＭのバリＰＭＢは図中上側（つまり半導体チップＣＨとは反対側）を向いている。これにより本実施の形態によれば、磁気シールド材ＰＭのバリＰＭＢが半導体チップＣＨに突き刺さってダメージを与えることは防止される。
【００８７】
なお実施の形態５のダイシングシートＤＴ５や実施の形態６のダイシングテープＤＴ３に金属材専用の弾性率の高いダイシングテープを用いることが好ましい。このようなダイシングテープを用いることにより、ダイシング時のバリの発生を抑えることができる。
【００８８】
また上記の実施の形態においては、ダイシングテープＤＴ１〜ＤＴ５は円形の平面形状を有しているが、直線状（帯状）の平面形状を有していてもよい。
【００８９】
また上記の実施の形態においては半導体チップＣＨとしてＭＲＡＭ素子有する半導体チップについて説明したが、本発明はこれに限定されるものではなくＭＲＡＭ素子以外の複数の磁気記憶素子が集積された回路を有する半導体チップＣＨにも同様に適用することができる。
【００９０】
また上記においては磁気シールド材（磁気シールド体）を切断して個片化された磁気シールド材を形成する方法としてダイシングについて説明したが、磁気シールド材（磁気シールド体）は打抜き加工により切断されて個片化されてもよい。
【００９１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００９２】
本発明は、集積された複数の磁気記憶素子（たとえばＭＲＡＭ）を有する半導体チップを備えた半導体装置およびその製造方法に特に有利に適用され得る。
【図面の簡単な説明】
【００９３】
【図１】本発明の実施の形態１における半導体装置の構成を概略的に示す断面図である。
【図２】図１に示す半導体装置が有するリードフレームの封止樹脂内の構成を示す概略平面図である。
【図３】図１に示す半導体チップＣＨ内に形成されるＭＲＡＭデバイスの模式的回路構成を示す回路図である。
【図４】図１に示す半導体チップＣＨ内に形成されるＭＲＡＭデバイスのメモリセルの構成を概略的に示す断面図である。
【図５】本発明の実施の形態１における半導体装置の製造方法の第１工程を示す概略断面図である。
【図６】本発明の実施の形態１における半導体装置の製造方法の第２工程を示す概略断面図である。
【図７】本発明の実施の形態１における半導体装置の製造方法の第３工程を示す概略断面図である。
【図８】本発明の実施の形態１における半導体装置の製造方法の第４工程を示す概略断面図である。
【図９】本発明の実施の形態１における半導体装置の製造方法の第５工程を示す概略断面図である。
【図１０】本発明の実施の形態１における半導体装置の製造方法の第６工程を示す概略断面図である。
【図１１】ＤＡＦ付きの半導体チップを形成する方法の第１工程を示す概略斜視図である。
【図１２】ＤＡＦ付きの半導体チップを形成する方法の第２工程を示す概略斜視図である。
【図１３】ＤＡＦ付きの半導体チップを形成する方法の第３工程を示す概略斜視図である。
【図１４】ペーストを用いて磁気シールド材に半導体チップを接着する際の問題点を説明するための第１工程を示す概略断面図である。
【図１５】ペーストを用いて磁気シールド材に半導体チップを接着する際の問題点を説明するための第２工程を示す概略断面図である。
【図１６】本発明の実施の形態２における半導体装置の構成を概略的に示す断面図である。
【図１７】半導体チップと磁気シールド材とをペーストで接着する工程を示す概略断面図である。
【図１８】ペーストで接着した場合に１つの半導体チップの各部上でペーストの厚みが異なることを示す概略断面図である。
【図１９】ペーストで接着した場合に各半導体チップごとにペーストの厚みが異なることを示す概略断面図である。
【図２０】図１６に示す半導体装置の製造方法の第１の例の第１工程を示す概略斜視図である。
【図２１】図１６に示す半導体装置の製造方法の第１の例の第２工程を示す概略斜視図である。
【図２２】図１６に示す半導体装置の製造方法の第１の例の第３工程を示す概略斜視図である。
【図２３】図１６に示す半導体装置の製造方法の第２の例の第１工程を示す概略斜視図である。
【図２４】図１６に示す半導体装置の製造方法の第２の例の第２工程を示す概略斜視図である。
【図２５】図１６に示す半導体装置の製造方法の第２の例の第３工程を示す概略斜視図である。
【図２６】図１６に示す半導体装置の製造方法の第３の例の第１工程を示す概略斜視図である。
【図２７】図１６に示す半導体装置の製造方法の第３の例の第２工程を示す概略斜視図である。
【図２８】図１６に示す半導体装置の製造方法の第３の例の第３工程を示す概略斜視図である。
【図２９】図２５の状態における磁気シールド材のバリの向きを示す概略断面図である。
【図３０】図１６に示す半導体装置の製造方法の第４の例の第１工程を示す概略斜視図である。
【図３１】図１６に示す半導体装置の製造方法の第４の例の第２工程を示す概略斜視図である。
【図３２】図１６に示す半導体装置の製造方法の第４の例の第３工程を示す概略斜視図である。
【図３３】図１６に示す半導体装置の製造方法の第４の例の第４工程を示す概略斜視図である。
【図３４】図１６に示す半導体装置の製造方法の第４の例の第５工程を示す概略斜視図である。
【図３５】図１６に示す半導体装置の製造方法の第４の例の第６工程を示す概略斜視図である。
【図３６】図３１の状態における磁気シールド材のバリの向きを示す概略断面図である。
【図３７】図３２の状態における磁気シールド材のバリの向きを示す概略断面図である。
【図３８】図３５の状態における磁気シールド材のバリの向きを示す概略断面図である。
【符号の説明】
【００９４】
ＡＤ，ＡＤ１〜ＡＤ３ 接着材、ＡＴＲ アクセストランジスタ、ＢＬ，ＲＢＬ，ＢＬ１〜ＢＬｎ，ＷＢＬ ビット線、ＢＷ ボンディングワイヤ、ＣＡ カラムアドレス、ＣＤ１，ＣＤ２ カラムデコーダ、ＣＨ 各半導体チップ、ＣＳＧ１〜ＣＳＧｎ カラム選択ゲート、ＤＣ ダイサー、ＤＰ ダイパッド、ＤＲＣ データ読出回路、ＤＴ１〜ＤＴ５ ダイシングテープ、ＤＷ データ線、ＤＷＣ データ書込回路、ＦＬ 固定層、ＦＰ 枠部、ＧＥ ゲート電極層、ＧＩ ゲート絶縁層、ＩＬ インナーリード、ＩＬ１ａ，ＩＬ１ｂ，ＩＬ２ 配線層、ＬＤ，ＵＤ モールド金型、ＬＦ リードフレーム、ＭＣ メモリセル、ＭＲ 封止樹脂、ＯＬ アウターリード、ＰＣ１，ＰＣ２ 導電層、ＰＫ 半導体パッケージ、ＰＭ，ＰＭ１，ＰＭ２ 磁気シールド材、ＰＭＢ バリ、ＲＬ 記録層、ＳＢ 半導体基板、ＳＤ ソース／ドレイン領域、ＴＩ トンネル絶縁層、ＴＭＲ トンネル接合素子、ＷＣＳＧ１〜ＷＣＳＧｍ カラム選択ゲート、ＷＤ ワード線ドライバ帯、ＷＬ，／ＷＬ，ＷＬ１〜ＷＬｍ，／ＷＬ１〜／ＷＬｍ，ＷＷＬ１〜ＷＷＬｍ ワード線。
【特許請求の範囲】
【請求項１】
ダイパッドを有するリードフレームと、
前記ダイパッド上に配置された第１の磁気シールド材と、
集積された複数の磁気記憶素子を有し、かつ前記第１の磁気シールド材上に配置された半導体チップと、
前記第１の磁気シールド材と前記半導体チップとを接着するために前記第１の磁気シールド材と前記半導体チップとの間に位置し、かつ熱可塑性樹脂を含む材質よりなる接着フィルムとを備えた、半導体装置。
【請求項２】
前記半導体チップ上に配置された第２の磁気シールド材と、
前記第２の磁気シールド材と前記半導体チップとを接着するために前記第２の磁気シールド材と前記半導体チップとの間に位置する接着部材とをさらに備えた、請求項１に記載の半導体装置。
【請求項３】
磁気シールド体を複数の磁気シールド材に分割する工程と、
複数の前記磁気シールド材を、熱可塑性樹脂を含む接着フィルムに貼り付ける工程と、
複数の前記磁気シールド材を貼り付けられた前記接着フィルムを切断することにより、前記接着フィルムと前記磁気シールド材との積層構造を有する接着フィルム付き磁気シールド材を複数個形成する工程と、
前記接着フィルム付き磁気シールド材の前記接着フィルムを、集積された複数の磁気記憶素子を有する半導体チップに接着する工程とを備えた、半導体装置の製造方法。
【請求項４】
前記磁気シールド体は表面側からダイシングされることにより複数の磁気シールド材に分割され、
複数の前記磁気シールド材の前記表面側が前記接着フィルムに貼り付けられる、請求項３に記載の半導体装置の製造方法。
【請求項５】
磁気シールド体は、打抜き加工およびエッチング加工の少なくともいずれかにより、複数の前記磁気シールド材に分割される、請求項３に記載の半導体装置の製造方法。
【請求項６】
磁気シールド体を、熱可塑性樹脂を含む接着フィルムに貼り付ける工程と、
前記磁気シールド体と前記接着フィルムとを同時に切断することで、前記磁気シールド体を複数の磁気シールド材に分割するとともに、前記磁気シールド材と前記接着フィルムとの積層構造を有する接着フィルム付き磁気シールド材を複数個形成する工程と、
前記接着フィルム付き磁気シールド材の前記接着フィルムを、集積された複数の磁気記憶素子を有する半導体チップに接着する工程とを備えた、半導体装置の製造方法。
【請求項１】
ダイパッドを有するリードフレームと、
前記ダイパッド上に配置された第１の磁気シールド材と、
集積された複数の磁気記憶素子を有し、かつ前記第１の磁気シールド材上に配置された半導体チップと、
前記第１の磁気シールド材と前記半導体チップとを接着するために前記第１の磁気シールド材と前記半導体チップとの間に位置し、かつ熱可塑性樹脂を含む材質よりなる接着フィルムとを備えた、半導体装置。
【請求項２】
前記半導体チップ上に配置された第２の磁気シールド材と、
前記第２の磁気シールド材と前記半導体チップとを接着するために前記第２の磁気シールド材と前記半導体チップとの間に位置する接着部材とをさらに備えた、請求項１に記載の半導体装置。
【請求項３】
磁気シールド体を複数の磁気シールド材に分割する工程と、
複数の前記磁気シールド材を、熱可塑性樹脂を含む接着フィルムに貼り付ける工程と、
複数の前記磁気シールド材を貼り付けられた前記接着フィルムを切断することにより、前記接着フィルムと前記磁気シールド材との積層構造を有する接着フィルム付き磁気シールド材を複数個形成する工程と、
前記接着フィルム付き磁気シールド材の前記接着フィルムを、集積された複数の磁気記憶素子を有する半導体チップに接着する工程とを備えた、半導体装置の製造方法。
【請求項４】
前記磁気シールド体は表面側からダイシングされることにより複数の磁気シールド材に分割され、
複数の前記磁気シールド材の前記表面側が前記接着フィルムに貼り付けられる、請求項３に記載の半導体装置の製造方法。
【請求項５】
磁気シールド体は、打抜き加工およびエッチング加工の少なくともいずれかにより、複数の前記磁気シールド材に分割される、請求項３に記載の半導体装置の製造方法。
【請求項６】
磁気シールド体を、熱可塑性樹脂を含む接着フィルムに貼り付ける工程と、
前記磁気シールド体と前記接着フィルムとを同時に切断することで、前記磁気シールド体を複数の磁気シールド材に分割するとともに、前記磁気シールド材と前記接着フィルムとの積層構造を有する接着フィルム付き磁気シールド材を複数個形成する工程と、
前記接着フィルム付き磁気シールド材の前記接着フィルムを、集積された複数の磁気記憶素子を有する半導体チップに接着する工程とを備えた、半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【公開番号】特開２０１０−１２３６６６（Ｐ２０１０−１２３６６６Ａ）
【公開日】平成２２年６月３日（２０１０．６．３）
【国際特許分類】
【出願番号】特願２００８−２９４４３３（Ｐ２００８−２９４４３３）
【出願日】平成２０年１１月１８日（２００８．１１．１８）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
【公開日】平成２２年６月３日（２０１０．６．３）
【国際特許分類】
【出願日】平成２０年１１月１８日（２００８．１１．１８）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
[ Back to top ]