【課題】磁性物質又は相変化物質を含む半導体素子のパターン構造物の形成方法を提供する。
【解決手段】基板上に、磁性物質又は少なくとも３つの元素を含む合金からなった相変化物質のいずれか一つの物質を含むエッチング対象膜を形成する段階と、少なくともアンモニア（ＮＨ_３）ガスを含むエッチングガスを使って前記エッチング対象膜をプラズマ反応性エッチングすることによってパターン構造物を形成する段階とを有する。 （もっと読む）

【課題】 スピン注入磁化反転を用いたメモリセルの読み出しディスターブを防ぎ、大電流で高速に読み出す。
【解決手段】 複数のワード線ＷＬと、複数のビット線ＢＬと、複数のメモリセルＭＣと、選択されたメモリセルから情報を読み出す読み出し回路ＳＡ，ＬＡと、読み出し回路ＳＡ，ＬＡが読み出した情報に基づいて、選択されたメモリセルに書き換えを行う書き換え回路ＷＤ１，ＷＤ２とを有し、読み出し回路ＳＡ，ＬＡが選択されたメモリセルから情報を読み出す期間は、書き換え回路ＷＤ１，ＷＤ２が読み出し回路ＳＡ，ＬＡが読み出した情報に基づいて選択されたメモリセルに情報を書き込む期間より短い。 （もっと読む）

【課題】大容量化が可能な磁気記憶装置を提供する。
【解決手段】第１方向に形成されたアクティブエリア１１と、アクティブエリア１１上に形成され、抵抗値の変化によってデータを記憶するＭＴＪ素子１２と、ＭＴＪ素子１２の両側のアクティブエリア１１上に、第１方向と直交する第２方向に形成されたセルトランジスタＴ１，Ｔ２のゲート電極（ワード線ＷＬ）とを備える。さらに、ゲート電極のＭＴＪ素子１２と反対側のアクティブエリア１１上に形成されたビット線コンタクト１３と、ＭＴＪ素子１２に接続され、第１方向に形成されたビット線ＢＬと、ビット線コンタクト１３に接続され、第１方向に形成されたビット線ｂＢＬとを備える。ＭＴＪ素子１２とビット線コンタクト１３がゲート電極を間に挟んで交互に配置されている。 （もっと読む）

【課題】抵抗変化を情報として記録を行う不揮発性メモリにおいて、記録による情報記憶素子の破壊や寿命の短縮を抑えて長寿命で信頼性の高い記録を実現する。
【解決手段】抵抗変化を有する情報記憶素子に対して電気的に情報の記録を行う記録回路を含む不揮発性メモリの記録方法であって、上記記録回路は、情報記憶素子に対して当該記録回路の出力インピーダンスが情報記憶素子の低抵抗状態の抵抗値よりも大きい状態で低抵抗状態の情報を記録する。また、上記記録回路は、情報記憶素子に対して当該記録回路の出力インピーダンスが情報記憶素子の高抵抗状態の抵抗値よりも小さい状態で高抵抗状態の情報を記録する。 （もっと読む）

【課題】少ない書き込み電圧から成る書き込み電流を印加することによって記憶層の磁化の向きを反転させることで、記憶素子の破壊を防ぎつつ、記憶素子に情報を記憶させる。
【解決手段】ＳｐＲＡＭ１は、磁性体の磁化状態により情報を記憶する記憶層と、記憶層に対して非磁性層を介して、磁化の向きが固定された磁化固定層と、を有し、記憶層及び磁化固定層の積層方向に流す書き込み電流を印加することによって、記憶層の磁化の向きが変化して、記憶層に情報が記憶される記憶素子２を備える。また、独立した２つ以上のパルス列から成る書き込み電圧で、記憶素子２に書き込み電流を供給する電圧制御部１１を備える。 （もっと読む）

【課題】同じ構成の記憶素子を用いて、ＲＯＭとＲＡＭとを共に実現することができるメモリを提供する。
【解決手段】磁化Ｍ１の向きが反転可能な磁化自由層１８と、絶縁体からなるトンネルバリア層１７と、磁化自由層１８に対してトンネルバリア層１７を介して配置され、磁化Ｍ１４，Ｍ１６の向きが固定された磁化固定層１３とを含む、トンネル磁気抵抗効果素子から構成された記憶素子１を複数個含み、記憶素子１の磁化自由層１８の磁化Ｍ１の向きによって情報が記録される、ランダムアクセスメモリ領域と、記憶素子１のトンネルバリア層１７の絶縁破壊の有無によって情報が記録される、リードオンリーメモリ領域とを含むメモリを構成する。 （もっと読む）

【課題】不良が発生した記憶素子から情報を読み出す場合に、書き込まれるべき情報を正しく読み出すこと。
【解決手段】ＳｐＲＡＭ１は、１ビットの情報を記憶する記憶素子２と、記憶素子２に書き込まれた情報を読み出すセンスアンプ１０を備える。センスアンプ１０は、所定の単位数の記憶素子２を有する記憶ブロックの内、特定の１個の記憶素子２を反転フラッグ素子として定める。そして、センスアンプ１０は、反転フラッグ素子に書き込まれた１ビットの情報が、“０”又は“１”の内、いずれかを示す第１の値である場合に、他の記憶素子２に書き込まれた所定の単位数−１ビットの情報をビット反転して読み出す。一方、反転フラッグ素子に書き込まれた１ビットの情報が、第１の値とは異なる第２の値である場合に、他の記憶素子２に書き込まれた所定の単位数−１ビットの情報をそのまま読み出す。 （もっと読む）

【課題】大きな磁気抵抗変化率を確保しつつ、スピン注入時の電流を抑制し、かつ、絶縁破壊電圧を向上させることが可能な記憶素子を提供する。
【解決手段】記憶層１７と、この記憶層１７を挟むように設けられた、絶縁層（第１の中間層）１６及び絶縁層（第２の中間層）１９と、第１の中間層１６の記憶層１７とは反対側に配置された第１の磁化固定層３１と、第２の中間層１９の記憶層１７とは反対側に配置された第２の磁化固定層３２と、第２の中間層１９と記憶層１７との間に設けられた非磁性導体層１８とを含み、積層方向にスピン偏極した電子を注入することにより、記憶層１７の磁化Ｍ１の向きが変化して、記憶層１７に対して情報の記録が行われる記憶素子３を構成する。 （もっと読む）

磁気メモリセルは強磁性の自由層と強磁性のピン留めされた参照層とを有し、自由層と参照層との各々は平面外磁気異方性と平面外磁気配向とを有し、スピントルクによって切換え可能である。セルは、自由層に近接する強磁性のアシスト層を含み、アシスト層は約５００Ｏｅ未満の磁気異方性を有する。アシスト層は、平面内または平面外の異方性を有し得る。
（もっと読む）

【課題】製造コストの低減及び動作特性の向上が可能な抵抗変化型メモリを提供する。
【解決手段】本発明の例に関わる抵抗変化型メモリは、第１の方向に延在するビット線ＢＬ１と、第２の方向に延在するビット線ｂＢＬ１，ｂＢＬ２と、ワード線ＷＬ１，ＷＬ２と、制御端子がワード線ＷＬ１に接続され、電流経路の一端が第２のビット線ｂＢＬ１に接続される選択トランジスタＳＴ１と、制御端子がワード線ＷＬ２に接続され、電流経路の一端がビット線ｂＢＬ２に接続され、電流経路の他端が選択トランジスタＳＴ１の他端と共有ノードＮ１をなす選択トランジスタＳＴ２と、一端がビット線ＢＬ１に接続され、他端が共有ノードＮ１に接続される抵抗変化型記憶素子１０と、を備える。 （もっと読む）

【課題】可変抵抗素子の特性バラツキを低減することで、動作マージンを大きくすることが可能な半導体記憶装置及びその製造方法を提供する。
【解決手段】半導体記憶装置は、メモリ領域に配置され、かつ抵抗値の変化に応じてデータを記憶し、かつ第１の配線ＳＬに一端が電気的に接続され、第２の配線に他端が電気的に接続された複数の可変抵抗素子２３と、メモリ領域に配置され、かつ可変抵抗素子２３と同じ材料からなり、かつ電気的に絶縁された複数のダミー素子２８とを含む。ＭＴＪ素子２３及びダミー素子２８を合わせた素子アレイは、格子状の密集パターンを有している。すなわち、ＭＴＪ積層膜を加工する際のレジストパターンを格子状の密集パターンによって形成する。そして、このレジストパターンを用いてＭＴＪ積層膜を加工することで、ＭＴＪ素子２３とダミー素子２８とを合わせた素子アレイを格子状の密集パターンに配置する。 （もっと読む）

【課題】 小型のセルを有し、大きな双方向電流を供給可能な抵抗変化型メモリ装置を提供する。
【解決手段】 抵抗変化型メモリ装置は、第１ノードと接続ノードとの間に並列接続された２つのトランジスタと、一端を接続ノードと接続され且つ抵抗値が異なる少なくとも２つの状態を有する抵抗変化素子と、を各々が具備し、第１軸および第２軸からなる行列状に配置された複数のメモリセルＭＣと、複数のビット線ＢＬと、を含んでいる。各メモリセルの第１ノードと、このメモリセルの抵抗変化素子の他端である第２ノードとは別々のビット線と接続される。メモリセルの１つである第１メモリセルの第１ノードと、第１メモリセルと第２軸に沿った第１方向側で隣接するメモリセルの第１ノードとは、同じビット線と接続される。第１メモリセルの第２ノードと、第１メモリセルと第２軸に沿った第２方向側で隣接するメモリセルの第２ノードとは、同じビット線と接続される。 （もっと読む）

【課題】スピン注入型の磁気ランダムアクセスメモリに関し、より小さいサイズのメモリセル選択トランジスタで効率的な書き込みが可能な磁気ランダムアクセスメモリを提供する。
【解決手段】ビット線２４、接続導体層２５及びＭＴＪ素子３０が形成された層間絶縁膜２２上には、層間絶縁膜２６が形成されている。層間絶縁膜２６には、接続導体層２５に接続されたプラグ２７と、ＭＴＪ素子３０に接続されたプラグ２８とが埋め込まれている。層間絶縁膜２６上には、プラグ２７とプラグ２８とを電気的に接続する局所内部配線２９が形成されている。これにより、ＭＴＪ素子３０のフリー層側は、プラグ２８、局所内部配線２９、プラグ２７、接続導体層２５、プラグ２３、接続導体層２１、及びプラグ１９を介して、ｎ型ドレイン領域１６に電気的に接続されている。 （もっと読む）

【課題】磁気抵抗変化素子を備えたメモリセルに記憶された２値の情報を適切に読み出すことができる半導体記憶装置等を提供する。
【解決手段】記憶用磁気抵抗変化素子を備えた複数のメモリセルを含むメモリセルアレイ５１と、参照用磁気抵抗変化素子を備えた複数の参照セルを含み、参照電流を出力する参照セルアレイ５３と、前記参照電流から求められる参照抵抗値と前記記憶用磁気抵抗変化素子の抵抗値とを比較して当該メモリセルに記憶されている情報を判定する判定手段５６と、が設けられている。更に、前記参照セルアレイが前記参照電流を出力する際に、前記複数の参照用磁気抵抗変化素子から選択される高抵抗状態の参照用磁気抵抗変化素子及び低抵抗状態の参照用磁気抵抗変化素子を特定する情報並びにこれらの接続関係を示す制御情報を記憶する記憶手段５５と、前記制御情報に基づいて前記参照セルアレイの動作を制御する制御手段５４と、が設けられている。 （もっと読む）

【課題】低コストでホイスラー合金の規則化を促進させ、高い磁気抵抗効果を実現すること。
【解決手段】下地層１１に自由磁化層１２、非磁性層１３、固定磁化層１４、反強磁性層１５および保護層１６を積層した積層構造を有する磁気抵抗効果素子１において、自由磁化層１２を固定磁化層１４のうち少なくともいずれか１層をホイスラー合金で形成し、下地層、非磁性層１３、保護層１６のうち少なくとも１層をＢ２規則化構造の合金層で形成する。 （もっと読む）

磁気トンネル接合セルとも称される、磁気スピントルクメモリセルは、関連した強磁性層についての、ウェハ平面に垂直に揃えられた、または「面外」の磁気異方性（すなわち、ゼロ磁場およびゼロ電流における磁化方向）を有する。メモリまたは磁気接合セルは、強磁性自由層と、第１の固定基準層と、第２の固定基準層を有し、各々は、基板に対して垂直な磁気異方性を有する。自由層は、スピントルクによって、第１の方向から反対の第２の方向へ切換可能な、基板に垂直な磁化方向を有する。
（もっと読む）

【課題】磁気メモリ装置のメモリセルを縮小化する。
【解決手段】ＭＴＪ素子と選択トランジスタとが直列接続された１Ｔ１ＭＴＪメモリセルでは、ＭＴＪ素子に流す電流の向きによって選択トランジスタの電流駆動能力が異なることに鑑み、電流駆動能力の低い方でＭＴＪ素子に流される書き込み電流が、電流駆動能力の高い方でＭＴＪ素子に流される書き込み電流より小さくなるように、ＭＴＪ素子の特性を調整することで、より小さなサイズの選択トランジスタが使用できるようにする。 （もっと読む）

【課題】高速動作が可能なロジック回路とＭＲＡＭを備えた半導体記憶装置を提供する。
【解決手段】第１ＭＯＳ型トランジスタのソース領域またはドレイン領域上の層間絶縁膜１５Ａ内にはコンタクトプラグ１６Ａが形成されている。ソース領域またはドレイン領域上の層間絶縁膜１５Ａ内にはコンタクトプラグ１６Ｂが形成されている。コンタクトプラグ１６Ａ上には第１配線層Ｍ１Ａが形成されている。磁気抵抗効果素子１９は、コンタクトプラグ１６Ｂ上の、第１配線層Ｍ１Ａと半導体基板面から同じ高さの層に配置されている。第２ＭＯＳ型トランジスタのソース領域またはドレイン領域上の層間絶縁膜１５Ａ内にはコンタクトプラグ１６Ｃが形成されている。そして、第１配線層Ｍ１Ｂは、コンタクトプラグ１６Ｃ上の、第１配線層Ｍ１Ａ及び磁気抵抗効果素子１９と半導体基板面から同じ高さの層に配置されている。 （もっと読む）

スピン移動トルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ‐ＭＲＡＭ）ビットセル用の磁気トンネル接合記憶素子は、底部電極層（１５０）と、底部電極層に隣接するピンド層（１６０）と、底部電極層及びピンド層の一部分を封入する誘電体層（７０）であって、ピンド層の一部分に隣接するホールを画定する側壁を含む誘電体層と、ピンド層に隣接するトンネリング障壁（１９０）と、トンネリング障壁に隣接する自由層（２００）と、自由層に隣接する頂部電極（２１０）とを含む。第一の方向における底部電極層及び／又はピンド層の幅は、第一の方向におけるピンド層とトンネリング障壁との間のコンタクト領域の幅よりも大きい。また、ＳＴＴ‐ＭＲＡＭビットセルの製造方法も開示される。
（もっと読む）

【課題】高集積の磁気抵抗メモリ素子に必要な選択トランジスタの電流駆動能力をフローティングボディー効果によって向上させた磁気抵抗メモリセル、これを含む磁気抵抗メモリ素子及びその動作方法を提供する。
【解決手段】磁気抵抗メモリセルは、磁気トンネル接合素子及び選択トランジスタを含む磁気抵抗メモリセルであり、選択トランジスタは、第１導電型の半導体層１０１；半導体層１０１上にゲート絶縁膜２２を介して形成されたゲート電極２０；半導体層１０１内に相互離隔して形成され、第２導電型を持つ第１及び第２拡散領域４０；を含む。ここで、第１及び第２拡散領域４０の間の半導体層１０１の一部が電気的にフローティングされたボディー領域１０３に形成される。本発明によれば、フローティングボディー効果を利用した高性能の選択トランジスタを適用することで、磁気抵抗メモリ素子の高集積化を達成することができる。 （もっと読む）