【課題】 簡便で自己整合な方法で形成されたボーダレスコンタクトを有する半導体装置の製造方法を提供する。
【解決手段】 基板上に第１絶縁層を形成する工程と、第１絶縁層の上に素子を形成する工程と、第１絶縁層の上に、素子を覆う第２絶縁層を形成することで、素子の上に第２絶縁層の突出部を形成する工程と、第２絶縁層の上に上面が平坦なレジスト層を形成する工程と、第２絶縁層の突出部が露出するまでレジスト層を削除する工程と、レジスト層をマスクとして素子の上面が露出するまで第２絶縁層をエッチングする工程と、を含み、第２絶縁層及び素子上に配線層を形成する工程を更に備える。 （もっと読む）

【課題】準安定状態への遷移確率を減らし、注入電流の広い範囲にわたって安定な磁化反転を実現する、スピントランスファ効果を利用してデータの書き込みを行う抵抗変化型メモリデバイスを提供する。
【解決手段】抵抗変化型のメモリセルＭＣ内に、記憶層磁化５３の向きが反転可能な記憶層１６を含み接続プラグ３１上に形成された磁性層１２,１４,１６を含むトンネル磁気抵抗効果素子１の積層体を有し、積層体の各層の中心を結ぶ線が、当該積層体が形成された接続プラグ３１の上面と垂直な方向から斜めに傾いている。 （もっと読む）

【課題】準安定状態への遷移確率を減らし、注入電流の広い範囲にわたって安定な磁化反転を実現する。
【解決手段】抵抗変化型のメモリセルＭＣと、複数のパルスからなる書き込みパルス（電流値：Ｉ_z）と、書き込みパルスのパルス間レベルを規定するオフセットパルス（電流値Ｉ_z0）との合成パルスを発生し、発生した合成パルスをメモリセルＭＣに書き込み時に与える駆動回路と、を有する。 （もっと読む）

【課題】メモリセルの面積を縮小しつつ、メモリセルの寄生抵抗を低減する。
【解決手段】半導体記憶装置は、半導体基板３０の上方の同一レベル層に設けられたビット線ＢＬ，／ＢＬと、ビット線ＢＬの下方に設けられかつ直列に接続された第１の抵抗変化素子１０及び第１のＭＯＳＦＥＴ２０と、ビット線／ＢＬの下方に設けられかつ直列に接続された第２の抵抗変化素子１０及び第２のＭＯＳＦＥＴ２０とを含む。さらに、第１の抵抗変化素子１０の一端及び第２のＭＯＳＦＥＴ２０の一端とビット線ＢＬとを電気的に接続する第１の配線層３５と、第２の抵抗変化素子１０の一端及び第１のＭＯＳＦＥＴ２０の一端とビット線／ＢＬとを電気的に接続する第２の配線層３５とを含む。 （もっと読む）

【課題】非磁性層を挟む２つの磁性層間のショートを防ぎつつ、素子形状のばらつきを低減する。
【解決手段】磁気メモリは、基板２０上に設けられた層間絶縁層２６と、層間絶縁層２６上に設けられた導電性の下地層１１と、下地層１１上に設けられ、かつ２つの磁性層１２、１３と、これらに挟まれた非磁性層１３とを有する磁気抵抗素子とを含む。下地層１１のエッチングレートは、各磁性層のそれよりも低い。 （もっと読む）

【課題】更なる高記録密度化が実現可能な磁気抵抗効果素子を得る。
【解決手段】ＣｏＦｅＡｌＳｉに第５元素としてＧｅ及び／又はＣｕを添加した膜でで形成され、内部の磁化の向きが固定されているリファレンス層１４３ｃと、リファレンス層１４３ｃ上に非磁性材料で形成された非磁性層１４４と、この非磁性層１４４上に、ＣｏＦｅＡｌＳｉに第５元素としてＧｅ及び／又はＣｕを添加した膜で形成され、磁化の向きが、外部の磁界の向きに応じた向きに変化する自由磁化層１４５とを備えた。 （もっと読む）

【課題】記録層に作用する参照層からの漏洩磁界を低減する。
【解決手段】磁気メモリは、膜面に垂直方向の磁気異方性を有しかつ磁化方向が可変である第１の磁性層１２と、膜面に垂直方向の磁気異方性を有しかつ磁化方向が不変である第２の磁性層１４と、第１の磁性層１２及び第２の磁性層１４に挟まれた非磁性層１３とを有する磁気抵抗素子１０と、第２の磁性層１４と平行な磁化を有し、かつ磁気抵抗素子１０を囲むバイアス磁界層１６とを含む。 （もっと読む）

【課題】抵抗変化素子を微細化する。
【解決手段】抵抗変化メモリは、半導体基板上に形成され、段差部１４ａを有する層間絶縁膜１１と、段差部を含む層間絶縁膜上に形成された下部電極層１５と、下部電極層上に形成された固定層１６と、固定層上に形成された第１の絶縁膜１７と、第１の絶縁膜の一部上に形成された記録層１８と、記録層を覆い、第１の絶縁膜に接する第２の絶縁膜１９と、第２の絶縁膜上に形成された導電層２０と、導電層に接続された配線２３とを具備する。 （もっと読む）

【課題】共鳴トンネル磁気抵抗効果素子を用いた高速・低消費電力不揮発性メモリを提供する。
【解決手段】不揮発性磁気メモリに、共鳴トンネル磁気抵抗効果素子を装備し、共鳴準位に相当する電圧によりスピントランスファートルクによる書込み方式を適用する。共鳴トンネル磁気抵抗効果素子における障壁層は少なくとも２層３０２１，３０２２，３０２３で構成される。また、強磁性層に量子井戸形成層を隣接した構成を有する。 （もっと読む）

【課題】磁性層としてフルホイスラー合金を用いても、可及的に高くかつ温度変化の影響を可及的に受けない磁気抵抗変化率を得ることを可能にする。
【解決手段】半導体基板上に離間して設けられたソース部およびドレイン部であって、前記ソース部およびドレイン部はそれぞれ、ＣｏおよびＦｅを含む合金からなる第１強磁性層１５ａ_１、１５ｂ_１と、前記第１強磁性層上に形成されたＣｏおよびＭｎを含むフルホイスラー合金からなる第２強磁性層１５ａ_２、１５ｂ_２とを有する強磁性積層膜を含む、ソース部およびドレイン部１５ａ、１５ｂと、前記ソース部と前記ドレイン部との間の前記半導体基板上に設けられるゲート絶縁膜９と、ゲート絶縁膜上に設けられたゲート電極１０と、を備えている。 （もっと読む）

【課題】情報の記録を少ない電流量で安定して行うことができる記憶素子を提供する。
【解決手段】記憶層１６とトンネル絶縁層１５と磁化固定層２とを有し、積層方向に電流Ｉｚを流すことにより、記憶層３の磁化Ｍ１の向きが変化して、記憶層１６に対して情報の記録が行われ、磁化固定層２が非磁性層１３を介して積層された複数層の強磁性層１２，１４から成り、この磁化固定層２のうち少なくとも最も記憶層１６側に配置された強磁性層１４において、強磁性層１４の両端部に、それぞれ積層方向の磁化成分を有し、かつ向きが互いに異なる磁化Ｍ１２ａ，Ｍ１２ｂを有する、磁化領域が形成され、この強磁性層１２の磁化Ｍ１２に対して記憶層１６の磁化Ｍ１の向きを平行にする磁界を印加した場合、磁化固定層２の飽和磁界の大きさが８ｋＯｅ以下である記憶素子１を構成する。 （もっと読む）

【課題】情報を記録及び消去する際に、対称電流駆動が可能な磁気メモリ素子の駆動方法を提供する。
【解決手段】本発明は、磁気抵抗構造体にデータを記録するために電流を印加する際、トランジスタのゲート電圧を変化させることによって、電流方向による電流量の変化を減少させることができる磁気メモリ素子の駆動方法である。これによって、磁気メモリ素子は対称電流駆動を行えるようになり、故に、安定した回路設計が可能になる。 （もっと読む）

【課題】隣接した磁気トンネル接合装置間の干渉現象および電気的な短絡を防止することのできる磁気トンネル接合装置およびその製造方法を提供することである。
【解決手段】所定の間隔を有する複数の開口部を備える絶縁膜を形成するステップと、前記開口部の底面および側壁に第１電極を形成するステップと、前記第１電極上に磁気トンネル接合層を形成するステップと、前記磁気トンネル接合層上に残りの前記開口部を埋め込む第２電極を形成するステップと、を含む。 （もっと読む）

【課題】隣接するスピン注入型磁気抵抗効果素子にて発生した漏洩磁界に起因して、安定した書き込み、読み出しを行うことが困難となることがなく、また、ディスターブ現象が発生し難い構成、構造を有する磁気抵抗効果素子を提供する。
【解決手段】磁気抵抗効果素子３０は、基体４１上に形成され、基体側から磁化参照層５１、非磁性体膜５２、及び、電流によるスピン注入磁化反転に基づき情報が書き込まれる記録層５３から成る積層構造体５０を備えており、記録層５３は磁化参照層５１よりも小さく、記録層５３の側壁上には絶縁膜６１が形成されており、記録層５３の側壁上の絶縁膜６１の上、及び、磁化参照層５１の側壁の上には、磁気シールド層６３が形成されている。 （もっと読む）

【課題】セル面積の増加を抑制しつつ、書き込み電流を増大する。
【解決手段】抵抗変化型メモリは、第１の素子領域１０と、第１の素子領域の上方に配置され、第１の方向Ｘにそれぞれ延在された第１及び第２のビット線ＢＬ１，ＢＬ２と、第１及び第２のビット線にそれぞれ接続された第１及び第２の抵抗変化素子ＭＴＪ１，ＭＴＪ２と、第１及び第２の抵抗変化素子の両方に直列接続され、第１の素子領域内に形成され、第１の方向と交差する第２の方向Ｙに延在された第１のゲート電極Ｇ１を有し、第１のゲート電極のゲート幅は第１の素子領域の第２の方向の幅と等しい第１のトランジスタＴｒ１とを具備する。 （もっと読む）

【課題】所望の形状を有する記録層を確実に形成し得る磁気抵抗効果素子の製造方法を提供する。
【解決手段】記録層、非磁性体膜及び磁化参照層が積層されて成る情報記録構造体を備えており、記録層の平面形状は平行四辺形である磁気抵抗効果素子の製造方法は、記録層、非磁性体膜及び磁化参照層が積層されて成る積層構造体及び第１のマスク層６１を形成し、次いで、第１のマスク層６１上に、前記平行四辺形の一組の対辺と平行な２辺を有する第２のマスク層６２を形成して第１のマスク層６１をパターニングし、次いで、積層構造体及び第１のマスク層上に、前記平行四辺形の他の対辺と平行な２辺を有する第３のマスク層６３を形成して第１のマスク層６１をパターニングし、平行四辺形の平面形状を有する第１のマスク層６１を得た後、記録層をパターニングし、平行四辺形の平面形状を有する記録層を得る各工程を有する。 （もっと読む）

【課題】磁気抵抗効果素子間のばらつきを低減する。
【解決手段】本発明の例に関わる磁気抵抗効果素子は、少なくとも２つの方向に沿ってそれぞれ延びる延在部１Ａ，１Ｂを有し、その延在部の延在方向に沿ったそれぞれ異なる複数の磁化容易軸を有する磁化固定層１と、磁化固定層１上に設けられるトンネルバリア層２と、トンネルバリア層２上に設けられ、磁化方向が可変となる磁化自由層３とを備える。 （もっと読む）

【課題】しきい値電流以上の書き込み電流を用いることができる。
【解決手段】本発明の例に関わる半導体メモリは、第１及び第２のビット線ＢＬ１，ＢＬ２と、第１及び第２のビット線ＢＬ１，ＢＬ２と交差する方向に延びる第１のワード線ＷＬ１と、第１及び第２の端子を有し、第１の端子が前記第１のビット線ＢＬ１に接続される第１のＭＴＪ素子と、第１のワード線ＷＬ１に接続される第１のゲート電極と、一端が第２のビット線ＢＬ２に接続され、他端が第１のＭＴＪ素子ＭＴＪ１の第２の端子と接続される第１の電流経路とを有する第１の選択トランジスタＴｒ１_１と、ゲート電極と一端が第１のＭＴＪ素子ＭＴＪ１の第２の端子に接続される電流経路とをそれぞれ有する第１乃至第３の補助トランジスタＴｒ２_１，Ｔｒ３_１，Ｔｒ４_１と、を備える。 （もっと読む）

【課題】半導体装置のプロセスマージンを向上できる。
【解決手段】本発明の例の半導体メモリは、同一の配線層内に設けられる２つのビット線ＢＬ１，ＢＬ２と、メモリセルアレイ内に設けられるアクティブ領域ＡＡ２と、アクティブ領域ＡＡ２と交差する２つのワード線ＷＬ１，ＷＬ２と、ゲートがワード線ＷＬ１，ＷＬ２にそれぞれ接続されアクティブ領域ＡＡ２上に設けられる第１及び第２のトランジスタＴｒ１，Ｔｒ２と、ビット線ＢＬ２とトランジスタＴｒ１のソース／ドレインとに接続される第１の抵抗性記憶素子ＭＴＪ１と、ビット線ＢＬ２とトランジスタＴｒ２のソース／ドレインとに接続される第２の抵抗性記憶素子ＭＴＪ２と、ビット線ＢＬ１と２つのトランジスタＴｒ１，Ｔｒ２の共有ノードに接続され、ワード線ＷＬ１，ＷＬ２間に配置される配線層Ｍ２とを具備し、アクティブ領域ＡＡ２はメモリセルアレイの一端から他端まで延在する。 （もっと読む）

【課題】良好な特性を有する磁気抵抗効果素子を有する磁気記憶装置及びその製造方法を提供する。
【解決手段】半導体基板１０上に形成された磁化固定層５８と、磁化固定層上に形成された非磁性スペーサ層６０と、非磁性スペーサ層上に形成された磁化自由層６２とを含む磁気抵抗効果素子７０を有する半導体記憶装置であって、磁化固定層の周縁部を除く素子領域においては、磁化固定層と磁化自由層とが非磁性スペーサ層を挟んで近接しており、磁化固定層の周縁部上においては、磁化固定層と磁化自由層とが離間している。 （もっと読む）