【課題】書込み時等における磁化特性を均質化して、効率的に書込み作業を実行できるようにする。
【解決手段】磁気記憶装置１において、配線１５の一部又は全部を覆うように軟磁性体４１を形成し、この軟磁性体４１の外面に反強磁性層２７を形成する。又、配線１５の近傍には磁気抵抗効果素子４を配置する。軟磁性体４１と反強磁性層２７の境界面の交換結合エネルギーをＪ（ｅｒｇ／ｃｍ^２）、軟磁性体４１の飽和磁化をＭｓ（ｅｍｕ／ｃｃ）、軟磁性体４１の保磁力をＨｃ（Ｏｅ）とした場合に、軟磁性体４１の厚さｔ（ｃｍ）がｔ＜Ｊ／（Ｈｃ・Ｍｓ）となるように設定する。 （もっと読む）

【課題】スピン注入磁化反転機構を用いた磁気抵抗効果素子を有する磁気メモリ装置に関し、磁気抵抗効果素子の近傍に設けられた配線からの漏洩磁界による誤動作を防止しうる磁気メモリ装置及びその製造方法を提供する。
【解決手段】磁気シールド膜４８と、磁気シールド膜４８上に形成され、磁性層５２と、非磁性層５４と、磁性層５６とを有し、スピンの注入により磁性層５２又は磁性層５６を磁化反転する磁気抵抗効果素子６２と、磁気抵抗効果素子６２の側壁部分に形成された第２の磁気シールド膜６８とを有する。これにより、磁気抵抗効果素子６２の近傍に設けられた配線からの漏洩磁界が磁気抵抗効果素子６２に達するのを効果的に防止することができる。 （もっと読む）

【課題】 磁気抵抗効果素子の抵抗のばらつきを抑制することができる半導体装置の製造方法を提供する。
【解決手段】 （ａ）半導体基板上に、磁化方向が固定された強磁性材料からなるピンド層と、外部磁場によって磁化方向が変化するフリー層とで非磁性層を挟んだ磁気抵抗効果素子を形成する。（ｂ）窒化されることによって、元の材料よりも水分を透過させにくい絶縁物になる絶縁材料からなる層間絶縁膜を、磁気抵抗効果素子を覆うように形成する。（ｃ）層間絶縁膜の表層部を窒化する。 （もっと読む）

【課題】ＭＴＪ素子とその近傍の配線との間での電流漏れを阻止し、電気的短絡の発生を防止することができると共に、ＭＴＪ素子の上面およびその周囲の絶縁層に共平面を有するＭＴＪ ＭＲＡＭ素子およびその製造方法を提供する。
【解決手段】ＭＴＪ素子１０の上面およびその周辺の絶縁層１４０との間で平滑な共平面を有し、キャップ層５０の厚みが均一に保持される。ＭＴＪ素子１０の上面に形成されるビット線とフリー層４０との間隔は良好に制御された均一なものとなる。電流漏れ阻止層として、ＭＴＪ素子１０に接して第１の側壁スペーサ１２０Ａ（ＳｉＯ₂ ）、この第１の側壁スペーサ１２０Ａに接して第２の側壁スペーサ１３０Ａ（ＳｉＮ_x ）がそれぞれ設けられている。トレンチ１９０を形成する際に第２の側壁スペーサ１３０Ａが一部削られたとしても、第１の側壁スペーサ１２０Ａによって電流漏れを防止することができる。 （もっと読む）

【課題】記憶精度が劣化しないＴＭＲ膜を含むメモリセルを有する半導体装置及びその製造方法を得る。
【解決手段】ＴＭＲ下部電極２８上において、平面視してデジット線２５ｄの形成領域の一部に該当する領域にＴＭＲ素子５（ＴＭＲ膜２９，ＴＭＲ上部電極３１）が選択的に形成される。ＴＭＲ上部電極３１はＴａにより３０〜１００ｎｍの膜厚で形成され、製造工程時においてハードマスクとしても機能する。ＴＭＲ素子５の全面及びＴＭＲ下部電極２８の上面上にＬＴ−ＳｉＮより形成される層間絶縁膜３０が形成され、ＴＭＲ下部電極２８の側面を含む全面を覆ってＬＴ−ＳｉＮよりなる層間絶縁膜３２が形成される。さらに、全面を覆ってＳｉＯ₂からなる層間絶縁膜３３が形成される。 （もっと読む）

【課題】磁気デバイスを形成する技術を提供する。
【解決手段】一態様では、磁気デバイスに対して自己整合されるビア・ホールを形成する方法が、以下のステップを含む。磁気デバイスの少なくとも一部分の上に誘電体層が形成される。誘電体層は、磁気デバイスに最も近接して、第１材料を含む下層を有し、下層に対して、磁気デバイスとは反対側の面に、第２材料を含む上層を有するように構成されている。第１材料と第２材料とは異なるものである。第１エッチング段階では、第１エッチャントを使用して、上層から開始し上層を貫通して誘電体層をエッチングする。第２エッチング段階では、下層のエッチングに対して選択的な第２エッチャントを使用して、下層を貫通して誘電体層をエッチングする。 （もっと読む）

【課題】従来の磁気ランダム・アクセス・メモリ（ＭＲＡＭ）デバイスの欠点および欠陥を解消すること。
【解決手段】ＭＲＡＭデバイスは、下部配線レベルの上に形成された磁気トンネル接合（ＭＴＪ）スタック、ＭＴＪスタックの上に形成されたハードマスク、およびハードマスクの上に形成された上部配線レベルを含む。上部配線レベルは、その中に形成されたスロット・バイア・ビット線を含み、スロット・バイア・ビット線はハードマスクと接触しており、さらにハードマスクの側壁を部分的に包囲するエッチ停止層と接触している。 （もっと読む）

ＭＲＡＭ装置（１０）の製造方法では、第１及び第２トランジスタ（１４）を上部に備える基板（１２）が提供される。動作メモリ素子デバイス（６０）が、第１トランジスタ（１４）と電気的に接するように形成される。仮想メモリ素子デバイス（５８）の少なくとも一部が、第２トランジスタ（１４）と電気的に接触するように形成される。第１誘電体層（６２）が、仮想メモリ素子デバイスの少なくとも一部と動作メモリ素子デバイスとを覆うように蒸着される。その第１誘電体層がエッチングされて、仮想メモリ素子デバイス（５８）の少なくとも一部に対する第１ビア（６６）と、動作メモリ素子デバイス（６０）に対する第２ビア（６４）とが同時に形成される。そして、導電配線層（６８）が、仮想メモリ素子デバイス（５８）の少なくとも一部から動作メモリ素子デバイス（６４）に向かって延びるように蒸着される。
（もっと読む）

バリア層を材料除去停止層として用いる磁気電子メモリ素子構造とその構造の製造方法が提供されている。本方法は、誘電材料層（２４）内に少なくとも部分的に堆積されたディジット線（２６）を形成するステップを備える。誘電材料層は、相互接続スタック上に設けられる。第１部分（４０）及び第２部分（４２）を有する導電性バリア層（４０，４２）が堆積される。第１部分は、ディジット線上に設けられ、第２部分は、空隙内に配置されると共に相互接続スタックに対し電気的に接続される。メモリ素子層（４６）が第１部分上に形成され、電極層（４８）がメモリ素子層上に堆積される。その後、電極層及びメモリ素子層はパターン化及びエッチングされる。
（もっと読む）

本発明は、電流が電気導体を流れるときに回路構成の少なくともさらにもう１つの部分に作用する磁界を生成する少なくとも１つの電気導体（４０）を有する集積回路構成を提供している。電気導体（４０）は、この回路構成のこの少なくともさらにもう１つの部分に向かって方向付けられた第１の側を有し、導電材料の主要線（４１）と、その第１の側に接続され、磁性材料から成る少なくとも１つの磁界形成ストリップ（４２）を備える。磁界形成ストリップ（４２）により、電気導体（４０）上の磁界プロファイルの不均一性が、低下される。
（もっと読む）