【課題】性能の劣化を抑制するとともに、消費電力の増加を抑制することができるキャッシュメモリ装置を提供する。
【解決手段】複数のプログラムを切り替えながら実行するプロセッサ部２００に接続されるキャッシュメモリ装置１００であって、タグ格納部及びデータ格納部を含む複数のウェイを備えるセットアソシアティブ方式のキャッシュメモリ１１０と、複数のウェイのうちのヒットするウェイを予測するウェイ予測部１２０と、クロック制御部１１３とを備え、クロック制御部１１３は、第１メモリアクセス命令がプロセッサ部２００で解読された場合に、ウェイ予測部１２０によって予測されたウェイのデータ格納部のみにクロックを供給し、第２メモリアクセス命令がプロセッサ部２００で解読された場合に、ウェイ予測部１２０による予測結果に関わらず、予め定められたデータ格納部にクロックを供給する。 （もっと読む）

【課題】パイプライン処理を行うプロセッサの性能への影響が少ないソフトエラー訂正方式を実現する。
【解決手段】データアレイ４３は、データとパリティビットを記憶し、チェックビットアレイ４６は当該データのＥＣＣビットを記憶する。パリティチェック部４４は、プロセッサ１からリード要求により、リード対象データとそのパリティビットをデータアレイ４３から取得し、パリティビットを用いてリード対象データのパリティチェックを行う。データ誤りを検出した場合は、プロセッサ１に対してパイプラインストールを指示するストール指示信号を出力する。誤り訂正部４７は、パイプラインストール中に、リード対象データのＥＣＣビットをチェックビットアレイ４６から取得し、ＥＣＣビットを用いてリード対象データの誤り訂正を行い、誤り訂正後のリード対象データと、パイプラインストールの解除を指示するストール解除信号とをプロセッサ１に出力する。 （もっと読む）

【課題】複数サーバで構成されるNUMA（Non-Uniform Memory Access）構成やSMP（Symmetric Multi Processing）構成では、ひとつのLPARが使用するメモリ領域が複数サーバのDIMMに分散されることがあり、CPUのメモリアクセスにおいて性能を低下させていた。
【解決手段】 ハイパバイザが、ローカルメモリとリモートメモリとＣＰＵとの配置関係を管理するメモリモジュール配置情報に基づき、各仮想計算機に割当てたＣＰＵと各仮想計算機に割当てたメモリモジュールとの配置関係を検知する。仮想計算機に割当てられたＣＰＵにとってリモートメモリとなる仮想計算機を停止し、停止させた仮想計算機に割当てられていたリモートメモリとなるメモリモジュールに記憶されている情報を、ローカルメモリに移動させる。 （もっと読む）

【課題】アドレス空間のコンテクストの切り替えに関連するオーバヘッドを低減する。
【解決手段】本方法は、システムのプロセッサが、第一のアドレス空間と第二のアドレス空間との間でコンテクストを切り替えるステップ、第二のアドレス空間がプロセッサのスクラッチパッドメモリに記憶されているアドレス空間のリストに存在するかを判定するステップ、第二のアドレス空間がアドレス空間のリストに存在しない場合に、第二のアドレス空間へのコンテクストの切り替えの後に、第二のアドレス空間の新たなエントリであって、第一のアドレス空間の現在のエントリとは異なる新たなエントリを割り当てるステップ、及び第二のアドレス空間がアドレス空間のリストに存在する場合に、第二のアドレス空間へのコンテクストの切り替えの後に、第一のアドレス空間の現在のエントリをプロセッサの変換バッファに保持するステップ、を含む。 （もっと読む）

【課題】圧縮・展開処理時間のオーバーヘッドを少なくし、インターフェースの互換性維持や転送バンド幅の実質的な拡大を実現するメモリデータの圧縮・展開システムを提供する。
【解決手段】上位装置とキャッシュメモリと他の記憶装置とで階層状にデータの授受を行うシステムであって、上位装置の下位に非圧縮データを保持する記憶部その１と、記憶部その１の下位に圧縮データを保持する記憶部その２と、記憶部その２の下位に非圧縮データを保持する記憶部その３と、を備えたことを特徴とするメモリデータの圧縮・展開システム。 （もっと読む）

【課題】 キャッシュメモリのラインサイズが拡張された場合であっても、キャッシュメモリ内におけるデータの登録、書き戻しに要する処理回数を拡張前と同じとする。
【解決手段】 一次キャッシュメモリ４は、複数の２ポートＲＡＭ（０）〜２ポートＲＡＭ（３）を有し、ムーブインデータレジスタ１３からムーブインデータを書き込む時に、２ポートＲＡＭ（０）のブロック００，ブロック０２と、２ポートＲＡＭ（３）のブロック０５，ブロック０７とに同時にデータを書き込むと共に、２ポートＲＡＭ（１）のブロック０１，ブロック０３と、２ポートＲＡＭ（２）のブロック０４，ブロック０６とに同時にデータを書き込む。 （もっと読む）

【課題】ＣＰＵによるストリームデータのような一連の構造を持つデータのアクセスを高速化する。
【解決手段】ＣＰＵからのアクセス要求に応答してメモリ動作を行う第１プリフェッチバッファに、当該第１プリフェッチバッファが必要なデータを保有していないとき第１プリフェッチバッファからの要求に従ってメモリ動作を行い且つ第１プリフェッチバッファよりも記憶容量の大きな第２プリフェッチバッファを配置し、第１プリフェッチバッファには連想アクセスで第２プリフェッチバッファから読込むデータ量を可変可能に制御する第１プリフェッチ制御部を、第２プリフェッチバッファには第１プリフェッチバッファからの要求に従ってメインメモリから読込むデータ量及び読込んだデータを保持する範囲を可変可能に制御する第２プリフェッチ制御部を設ける。 （もっと読む）

【課題】主記憶装置の初期化または主記憶装置内において一のアドレスのデータを他のアドレスにデータコピーする処理を高速に処理することを課題とする。
【解決手段】プロセッサは、主記憶装置が保持するデータの一部を、複数のキャッシュラインにそれぞれ保持する。また、プロセッサは、キャッシュラインに保持されるデータの検索に用いるタグアドレスと、キャッシュラインに保持されるデータの有効性を示すフラグとを、前記複数のキャッシュラインにそれぞれ保持する。そして、プロセッサは、指定アドレスに対応するキャッシュラインに対してキャッシュライン充填命令を実行する。そして、プロセッサは、キャッシュライン充填命令を実行した場合に、キャッシュメモリにおける指定アドレスに対応するタグアドレスのキャッシュラインに所定データを登録するとともに、指定アドレスに対応するタグアドレスのキャッシュラインに対応するフラグを有効にする。 （もっと読む）

【課題】命令キャッシュタグの消費電力を低減すること。
【解決手段】命令キャッシュタグのメモリの物理的構成要素としてレジスタファイルを用いる。レジスタファイルは、命令キャッシュタグの検索に用いるｎ（ｎは自然数）ビットのキャッシュインデックスの各ビットに対応するｎ段のマルチプレクサ群によってエントリを選択する。ｎ段のマルチプレクサ群のうち、キャッシュインデックスのうち最下位からｍビット目を制御信号として用いるｍ段目のマルチプレクサ群は、２の（ｍ−１）乗個のマルチプレクス回路を有する。ｍ段目のマルチプレクサ群に含まれる全てのマルチプレクス回路は、ｍビット目の制御信号に応じて一斉に切り替えられる。 （もっと読む）

【課題】 本発明は、複数のデータ・エレメントの収集及び分散に関する。
【解決手段】 第１の態様によると、効率的なデータ転送処理は、単一の命令が複数のデータ・エレメントに対する第１の記憶域と第２の記憶域との間の転送処理を指定し、プロセッサ装置によりデコードする段階、前記プロセッサ内の演算実行部による実行のために単一の命令を発行する段階、単一の命令の実行中に例外の発生を検出する段階、及び該例外に応答して、該例外を分配する前に、未解決のトラップ又は割り込みを例外ハンドラに分配する段階、により達成されうる。 （もっと読む）

【課題】仮想記憶方式のメモリ管理を採用している電子機器において、初期化処理後の定常処理の開始を遅延させないようにする。
【解決手段】コントローラ１は、プログラム２１を実行するＣＰＵ１１と、主記憶装置１２と補助記憶装置１３とを使用した仮想記憶方式でプログラムを管理するメモリ管理ユニット１１ａとを有する。そのＣＰＵ１１は、内部デバイス２用の１または複数の初期化プログラム２１を実行し、初期化プログラム２１による初期化が完了したときにメモリ管理ユニット１１ａに、仮想記憶方式で保持されている初期化プログラム２１を主記憶装置１２から削除させ、その後、内部デバイス２の定常処理プログラム２１の実行を開始する。 （もっと読む）

【課題】無駄な停止状態を防止でき、メモリアクセスを効率化できるメモリ管理装置およびメモリ管理方法を提供する。
【解決手段】第１メモリ２と、前記第１メモリのキャッシュメモリとして用いられる第２メモリ４とを、同一のメモリ階層でフラットに管理するメモリ管理装置１であって、前記メモリ管理装置は、アクセス要求先の前記第１メモリのデータが、前記第２メモリに記憶されているか否かを判定し、前記第２メモリに記憶されていなければ、エラーフラグを設定して、エラーデータを発行し、前記第１メモリのアクセスされるデータを、前記第２メモリの空き領域に読み出させ、前記第１メモリから前記第２メモリへのデータ読み出し中の場合、その第１プロセスを待ち状態にさせ、その間に他の実行可能な第２プロセスを実行させる。 （もっと読む）

【課題】キャッシュ状態のバックアップ時の電力消費を低減するマルチプロセッサシステムを提供することを課題とする。
【解決手段】キャッシュをそれぞれ備える複数のプロセッサを有し、システム停止時に各プロセッサのキャッシュの状態を外部記憶装置に順次保存するマルチプロセッサシステムであって、複数のプロセッサへの給電を管理する給電管理手段を備え、給電管理手段は、システム停止時に、複数のプロセッサの任意のプロセッサのキャッシュの状態の外部記憶装置への保存が完了する毎に、任意のプロセッサの次にプロセッサのキャッシュの状態を保存するプロセッサのキャッシュの状態の外部記憶装置への保存が完了する前に、任意のプロセッサへの給電を停止することを特徴とする。 （もっと読む）

【課題】セットアソシアティブ方式のキャッシュ装置において、タグメモリとデータメモリに対するアクセス回数を少なくする。
【解決手段】キャッシュ装置は、メインメモリのデータの一部を記憶する複数のウェイを含むデータメモリと、データメモリの各ウェイに記録されたデータのアドレスに含まれるタグをそれぞれ記憶する複数のウェイを含むタグメモリと、アクセス対象アドレスに含まれるタグとタグメモリに記録されたタグとが一致するか否かを判定する比較回路と、今回アクセスする第１のアドレスを参照して次回アクセスする第２のアドレスを計算する次回アドレス生成部と、第２のアドレスのインデックスに対応するタグをタグメモリから先読みするとともに第２のアドレスに含まれるタグと先読みしたタグとが一致した場合には、以降のタグをタグメモリから読み出さないようにするタグ読み出し制御回路とを有する。 （もっと読む）

【課題】キャッシュ中の有効なデータが排除されてしまうことがなく、メモリ帯域利用効率に優れ、ハードウェアプロセッサにより生成される全てのプリフェッチ命令を有効に活用することができるハードウェアプロセッサの提供。
【解決手段】メモリへのロード命令及びメモリへデータを書込むストア命令を含む演算命令を発行する命令発行部１１を備えるハードウェアプロセッサ１０であり、命令発行部が発行した演算命令を受付て演算命令に基づきプリフェッチ命令を生成し、演算命令およびプリフェッチ命令を送信するプリフェッチ命令生成部１２とプリフェッチ命令生成部１２により送信された演算命令を受付け、かつ演算命令を処理する演算命令リザベーションステーション部１３とプリフェッチ命令生成部１２により送信されたプリフェッチ命令を受付け、かつプリフェッチ命令を前記演算命令と平行して処理するプリフェッチリザベーションステーション１４部とを備える （もっと読む）

【課題】アドレス比較回路等を不要にしてフォワーディング回路の規模を小さくして、半導体チップ上のフォワーディング回路の占める面積の小さいプロセッサを提供する。
【解決手段】プロセッサ１は、ALU１１と、ロード／ストアユニット１３と、タイマ１３ａと、ECC計算器１３ｂと、複数のECCレジスタ１３ｃと、を有する。ロード／ストアユニット１３は、主メモリ１４にデータを書き込む時に、書き込みデータとタイマ１３ａのカウント値とを主メモリ１４に書き込むと共に、その書き込みデータについてのECCが正しくないことを示すECC状態フラグデータを主メモリ１４にセットし、そのセット後、ECC計算器１３ｂに書き込みデータについてのECCを計算させ、ECCが計算して得られた後、その計算して得られたECC主メモリ１４に書き込むと共に、ECC状態フラグデータをリセットする。 （もっと読む）

【課題】外部メモリからの不要な命令のリードを抑止することにより、システムの性能を向上することができる情報処理システム、キャッシュメモリの制御方法、プログラム及びコンパイラを提供すること
【解決手段】本発明にかかる情報処理システムは、複数の命令をパイプライン処理によって実行する情報処理システム９０であって、キャッシュメモリ１１１と、少なくとも１つ以上の分岐命令を含む複数の命令からなるプログラム５１が格納された外部メモリ２から、複数の命令を順次読み出し、キャッシュメモリ１１１に一時的に格納するキャッシュメモリ制御部と、キャッシュメモリ１１１に格納された命令をパイプライン処理するとともに、分岐命令のフェッチ後であって、当該分岐命令をパイプライン処理している期間中、キャッシュメモリ制御部による外部メモリ２からの命令の読み出しを抑止する制御部と、を備える。 （もっと読む）

【課題】 キャッシュ制御方法を提供することである。
【解決手段】上記課題を解決するために第１の態様として、
キャッシュを制御する方法であって、
アプリケーションがトランザクションを処理中に生成されるメモリ・オブジェクトについて、トランザクションに対応した値を割り当てるステップと、
前記メモリ・オブジェクトがキャッシュに記憶されることに応じて、前記割り当てた値をキャッシュ・アレイのフラグ領域にトランザクション・フラグ値として付加するステップと、
前記トランザクション終了時に、対応するトランザクション・フラグ値を掃き出し候補として登録するステップと、
キャッシュの掃き出し時、前記掃き出し候補として登録されたトランザクション・フラグ値を有するキャッシュ・ラインを優先的に掃き出すステップと、
を含む、方法を提供する。 （もっと読む）

【課題】複数のアイテムを保存するための記憶装置および方法を提供する。
【解決手段】記憶装置は、同一のクロックサイクルで、各アイテムにアクセスするための第１アクセス要求および第２アクセス要求を受信するように構成される。前記記憶装置は、複数のアイテムのサブセットをそれぞれ保存する２つのストアを具備し、第１アクセス要求は第１ストアに送信されるとともに、第２アクセス要求は第２ストアに送信され、前記記憶装置は、要求されたアイテムがアクセスされたストアに保存されていないというミスを検出するミス検出回路３０と、アクセスがミスを起こしたアイテムを別のストアから読み出すアイテム読み出し回路と、個々のストアのアクセス履歴に従って２つのストアの各々に上書きするアイテムを選択するアップデート回路２６とを具備する。 （もっと読む）

【課題】キャッシュミスの発生を防ぎ、処理速度を向上させること。
【解決手段】メモリ１０４は、命令またはデータを格納する。キャッシュメモリ１０５は、メモリ１０４から読み出された命令またはデータを格納する。プロセッサ１０３は、メモリ１０４またはキャッシュメモリ１０５に格納される命令またはデータにアクセスしてオブジェクトの処理を実行する。メモリマップ生成部１０６は、プロセッサ１０３によりアクセスされた命令またはデータをトレースしたトレース情報とプロセッサ１０３のメモリ１０４へのアクセスログとに基づいて、同時にアクセスが発生するオブジェクトをキャッシュメモリ１０５の同一ライン上に配置しないようにオブジェクトの配置を変更するメモリマップ情報を生成する。 （もっと読む）