【課題】有効なライトデータが存在するキャッシュメモリへ更にライトデータを転送する場合に停電が発生しても、ライトデータを正しくディスクに書き込むこと。
【解決手段】本発明は、ホスト計算機１７からのデータの、ディスク１５への書き込みを制御するディスクコントローラ１０であって、ディスクへ書き込まれるホスト計算機からのデータを記憶する不揮発性のキャッシュメモリ１２と、ホスト計算機からのデータを記憶する不揮発性の記憶領域１１と、データ転送手段３１とを備えている。データ転送手段は、ホスト計算機からデータを取得し、取得したデータを記憶領域に書き込み、記憶領域に書き込まれたデータをキャッシュメモリに転送し、ホスト計算機から次のデータを取得し、この取得したデータを記憶領域に書き込む。停電によりデータ転送が中断した場合には、記憶領域に書き込まれているデータを、復電時にキャッシュメモリに再度転送する。 （もっと読む）

【課題】遠隔装置から第１のメモリスペースおよび第１のメモリスペースを有する受入装置へのデータ転送に関連する方法および装置を得る。
【解決手段】この方法は一組のデータの第２のメモリスペースへの転送を要求する転送コマンドを遠隔装置から出し、データセットを第１のメモリセル内に一時的に格納して第２のメモリスペースへの転送を待ち、データセットを第１のメモリセル内の他の逐次データに付与して第２のメモリスペースへ転送する適切なサイズの転送データブロックを得るステップを含む。対応する装置は各ライトコマンドを逐次ライトまたはランダムライトであるとして特徴づけ、予め定められたサイズの転送ブロックを得るために逐次ライトコマンドに関連するデータを付与することによりライトコマンドをバッファするように構成された回路を含む。 （もっと読む）

【課題】ホスト装置からライトコマンドを伴うデータを受け取った後、最も高速化が得られるように、書き込みメディアを選択する。
【解決手段】ホストインターフェースと、キャッシュメモリインターフェースと、ハードディスクインターフェースと、フラッシュメモリインターフェースと、前記ホストインターフェースから入力されたコマンドの内容を解析するコマンド解析部と、前記コマンド解析部で解析されたコマンドが、ライトコマンドであったとき、書き込みデータサイズと、前記キャッシュメモリの空き容量の関係に基づいて、キャッシュメモリとフラッシュメモリのいずれにデータを書き込む方が速いかを判定する状態判定部と、状態判定部の判定結果に応じてデータ書き込み先を決定するメディア選択部と、を有する。 （もっと読む）

【課題】Ｉ／Ｏデバイスを制御し、Ｉ／Ｏデバイスからのデータを格納し、ＣＰＵからもアクセスすることができる共有メモリを有するカスタムＩＣと、共有メモリと共有メモリの一部のデータを格納するキャッシュメモリを有するＣＰＵを備えた制御装置において、バススヌープ回路なしに共有メモリをキャッシング可能アドレス空間に配置できる高速データ処理装置を提供する。
【解決手段】カスタムＩＣ１０３内にある共有メモリ１０７はＩ／Ｏデバイス１１２のデータのみを格納し、共有メモリアドレス空間はＣＰＵ１０１が使用するプログラム、ワークエリアとは別のエリアまたは、別バンクにマッピングし、キャッシュミスするアドレスに変換するアドレス変換回路２０１を備える。 （もっと読む）

【課題】マルチマスタ処理においてメモリ上の共有領域でデータを共有する場合に、マスタがメモリコントローラを介して共有データがメモリに書き込まれていることを確認するための処理に必要となるシステムの負荷を軽減する。
【解決手段】マスタ１〜３から発行されるメモリ５へのアクセス要求を実行するメモリコントローラ４と、前記データの前記共有領域へのライト要求を前記メモリコントローラ４へ発行するマスタ１と、前記データが前記共有領域へライトされたことを確認し、前記共有領域から前記データをプリフェッチするプリフェッチ制御部９と、前記データがプリフェッチされたことを前記プリフェッチ手段から通知され、前記プリフェッチされたデータをリードするマスタ２とを備える。 （もっと読む）

【課題】格納および予約命令を利用してキャッシュライン・ポーリングを行う方法、システム、装置、および製品。
【解決手段】本発明の一実施形態によれば、第１のプロセスが、最初に第２のプロセスにより行われるアクションを要求する。予約が、格納動作によりキャッシュ可能メモリ・ロケーションにおいて設定される。第１のプロセスが、その要求されたアクションが第２のプロセスにより完了済みか否かを判断するため、ロード動作によりキャッシュ可能メモリ・ロケーションを読み込む。第１のプロセスのロード動作は、キャッシュ可能メモリ・ロケーションの予約が喪失されるまで停止される。要求されたアクションが完了した後、キャッシュ可能メモリ・ロケーション内の予約が、第２のプロセスによりリセットされる。 （もっと読む）

【課題】 フラッシュメモリのような不揮発性格納装置の特性を考慮して、ページング技法を提供する。
【解決手段】ページング技法を適用したシステムでページ置換実行時間を短縮させる方法は、（ａ）ページフォールトの発生を知らせる信号を受信するステップ、（ｂ）前記ページフォールトが生じたページを不揮発性メモリから読み取るステップ、および（ｃ）前記フォールトが生じたページを格納する空間をメモリから検索して確保するステップを含み、前記（ｃ）ステップは予め計算された限界時間以内に行われ、前記システムのメモリにロードされるデータの一部は前記不揮発性メモリに格納されているページング技法を適用する。 （もっと読む）

【課題】ストール後の処理効率を向上出来る描画装置を提供すること。
【解決手段】描画装置１０は、メインメモリにおける画像データを一時的に保持するキャッシュメモリ４１と、複数のピクセルの集合であるスレッドを生成するスレッド生成装置２５と、前記スレッドに関する前記画像データを前記キャッシュメモリ４１に読み出す読み出し装置４２とを具備し、前記読み出し装置４２は、前記スレッド生成装置で生成された前記スレッドに関するデータが入力され、順次処理を行う第１乃至第３処理ステージと、前記第１乃至第３処理ステージのいずれかが処理を停止した際に、前記第１処理ステージに入力されるべき前記データを保持するバッファメモリ８０とを備え、前記第３処理ステージでなされた処理結果に従って、前記画像データが前記キャッシュメモリに読み出される。 （もっと読む）

【課題】前のページ・データのキャッシュ読み出しオペレーションを可能にするように構成されたフラッシュメモリ・デバイスを得る。
【解決手段】フラッシュメモリ・デバイスは、データ・ページを記憶するためのメモリ・セルのアレイ、データ・ページを取り出すための一つ以上のバッファ、そして複数のコマンドに反応してバッファとホストとの間でデータ・ページを転送するロジック・メカニズムを含む。第一のコマンドに続くコマンドの各々は、直前のコマンドによって取り出されたデータ・ページのアドレスに先行する、あるいは１より大きく超過するアドレスのデータ・ページを取り出すよう指図する。このとき、少なくとも一つのコマンドは、その取り出されるデータ・ページのアドレスを明示的に指定しない。もう一つの類似のフラッシュメモリ・デバイスは、第一のコマンドに続くコマンドで任意に指定されるアドレスのデータ・ページのキャッシュ読み出しを実行するために、二つのバッファを用いる。 （もっと読む）

【課題】フラッシュメモリ・デバイスのオペレーションをモニターするために用いられる新規なデバイスを得る。
【解決手段】フラッシュメモリ・デバイスは、データ・ページを記憶するためのメモリ・セルのアレイ、メモリ・セルのアレイとホストとの間でデータ・ページを転送するための少なくとも一つのバッファ（例えば、メモリ・バッファやキャッシュ・バッファ）、そして出力ピンを含む。ロジック・メカニズムは、メモリ・セルのアレイ上のオペレーションに関連する複数の条件の中から、出力ピン上に信号を出力させる条件を選択するよう作動可能である。ホストによるデータ・ページ転送は、出力ピン上に出力される信号に依存する。 （もっと読む）

【課題】スループットを向上させる。
【解決手段】マルチプロセッサシステムは、演算系の処理を行うプロセッサ１０と、制御系の処理を行うプロセッサ２０とを有している。プロセッサ１０には、このプロセッサ１０によりアクセス制御されるデータ格納用のキャッシュ・システム３０が接続されている。プロセッサ２０には、このプロセッサ２０によりアクセス制御されて先読みをしたデータを保持するバッファ・システム４０が接続されている。キャッシュ・システム３０及びバッファ・システム４０には、プロセッサ１０，２０からのアクセスを調停するアービタ回路５０が接続され、このアービタ回路５０に、プログラムとデータを格納するFlashメモリ６０が接続されている。メモリ６０は、アービタ回路５０によって調停されたアクセスにより制御される。 （もっと読む）

【課題】 記憶装置からメモリにデータを読出してコピーする方法とは別の方法で、他の記憶装置にデータをコピーする。
【解決手段】 ストレージシステムは、キャッシュメモリと、メモリに用意された記憶域であるサイドファイルと、コピー元記憶装置とを備える。ストレージシステムは、書込み対象データを受信する都度、その書込み対象データをキャッシュメモリを介してコピー元記憶装置に書くと共に、受信した書込み対象データをサイドファイルにも書く。ストレージシステムは、或るタイミングで、サイドファイルに蓄積された複数の書込み対象データを他のストレージシステムに送信する。それにより、他のストレージシステム内のコピー先記憶装置に、コピー元記憶装置に記憶された複数の書込み対象データが書込まれる。 （もっと読む）

【課題】印刷装置における展開処理に適したデータバッファリングにより、画像データへのアクセスを高速化することのできる印刷装置等を提供する。
【解決手段】画素毎に表現された画像データに基づいて印刷を実行する印刷装置が、前記画像データを生成する制御手段と、前記画像データを描画領域に格納する第一メモリと、第一メモリに対するアクセスよりも速くアクセスすることが可能であり、制御手段がアクセスする描画領域の画像データを読み込んで制御手段にアクセスさせる第二メモリとを有し、制御手段から描画領域に対するリードアクセスがあった際に当該リードアクセスによって指定されたアドレスのデータを含む所定単位の画像データを第二メモリへ読み込むと共に、当該第二メモリに読み込まれる画像データの一部であって、前記指定されたアドレスのデータを含む画像データを第二メモリを介さずに制御手段に転送する。 （もっと読む）

オンチップ書き込みキャッシュを用いて不揮発性メモリアレイをプログラムする方法を開示する。メモリシステムによって受信された個々のデータパケットはキャッシュメモリ内に記憶される。このようにして２つ以上のデータパケットを記憶し、次に、不揮発性アレイの単一ページにプログラムすることができる。この結果、不揮発性アレイ内の記憶空間の使用を効率良くする。
（もっと読む）

データの取り出しに対するメモリ参照の平均待ち時間を減少するためにデータフェッチが使用される。プリエッチ処理は、典型的には未来のプロセッサデータ参照の予想に基づく。実施例において、第１メモリ回路（６１０）と、ストライド予測（６１１）テーブル（ＳＰＴ）と、キャッシュメモリ回路（６１２）とを設けるステップを有するデータ取り出しの方法が存在する。前記第１メモリ内のデータにアクセス（６１３）する命令が実行される。キャッシュミス（６１４）が検出される。キャッシュミスが検出される場合のみ、前記ＳＰＴがアクセス及び更新される（６１５）。この実施例のフィーチャは、ストリームバッファを前記キャッシュメモリ回路として使用することを含む。他のフィーチャは、ランダムアクセス・キャッシュメモリを前記キャッシュメモリ回路として使用することを含む。
（もっと読む）

キャッシュメモリを、ＣＡＭ構成で、格納されているデータブロックの先頭アドレスを示す先頭ポインタを格納するＣＡＭ部と、ＣＡＭ部に格納されている先頭ポインタからの、データブロックを構成するデータのアドレスを示すポインタ間の一連の接続関係を格納するポインタマップメモリと、ポインタで示されたアドレスのデータを格納するポインタデータメモリで構成する。ポインタの接続関係を自由に設定可能であるため、キャッシュメモリに格納されるデータブロックの大きさを自由に設定でき、キャッシュメモリに使用率を向上することができる。
（もっと読む）

【課題】 プロセッサ外部のメモリデバイスとプロセッサのキャッシュメモリとのコヒーレンシを保証させる処理により、メモリデバイスとローカルメモリとの間でプロセッサを介さずにデータ転送を行う際の処理効率が低下する事態を防止すること。
【解決手段】 情報処理装置においては、メインメモリ６０にアクセスする場合に、ＤＭＡＣ３０およびＣＰＵコア１０の双方が、キャッシュメモリ４０を介してデータの入出力を行う。そのため、確実に最新のデータを対象としてＤＭＡ転送を行うことが可能となる。したがって、ＣＰＵ外部のメインメモリ６０とＣＰＵのキャッシュメモリ４０とのコヒーレンシを保証させる処理により、メインメモリ６０とローカルメモリ２０との間でＤＭＡ転送を行う際の処理効率が低下する事態を防止することが可能となる。 （もっと読む）

【課題】データエントリをバッファから廃棄するか否かを決定するシステムを提供する。
【解決手段】システムは、データエントリを受信するように構成されたバッファ４２５と、事前復号論理装置４５０と、廃棄論理装置４３５とを含む。事前復号論理装置４５０は、データエントリに対する第１のセットの廃棄条件に対応する第１の情報を受信し、第１の情報に基づいてデータエントリに対する事前復号された廃棄情報を発生するように構成される。廃棄論理装置４３５は、事前復号された廃棄情報と、データエントリに対する第２のセットの廃棄条件に対応する第２の情報とを受信し、事前復号された廃棄情報及び第２の情報に基づいてデータエントリを廃棄するか否かを決定するように構成される。 （もっと読む）

【課題】マルチスレッド動作時に一つのスレッドが引き起こしたキャッシュミスにより全てのスレッドの動作が止まらないようにすることができること。
【解決手段】中央処理装置１０は、複数のスレッドごとに主記憶装置３０のデータの参照を要求し、スレッド識別情報取得部１０４１ｂは、複数のスレッドを識別するスレッド識別情報を取得し、有効ＭＩＢ検出部１０４１ｂは、主記憶装置３０のデータに対するキャッシュの参照要求が保持された一次キャッシュＭＩＢ１０３６の数をスレッド識別情報に基づいてスレッドごとに検出し、ＭＩＢ制御部１０４１ｃは、スレッドごとに検出された一次キャッシュＭＩＢ１０３６の数が所定の数を超えないように参照要求を一次キャッシュＭＩＢ１０３６に保持するよう制御する。 （もっと読む）

【課題】 リプレース対象がクリーンな場合、無効化しない方式のCPUのキャッシュメモリにおいて、処理が可能な後続ムーブイン要求が先行ムーブイン要求により待機させられるケースを削減させ処理効率を向上させる。
【解決手段】 MIB内に、ムーブイン要求に対するリプレースアドレスの上位アドレス部情報を持たせると共に、リプレース先の有効性の有無についての情報を持たせ、前記要求のアドレスとMIB内に登録されている先行ムーブイン要求のアドレスとにおけるインデックス及び上位アドレス部が共に一致していない場合を判断する第１判断部（ステップＳ４１）と、ムーブイン要求のアドレスとMIB内のリプレースアドレスとにおけるインデックス及び上位アドレス部が共に一致していない場合を判断する第３判断部（ステップＳ４２）とを備え、これらの判断結果が共に肯定的であり、且つリプレース先が有効である場合に、ムーブイン要求に対する処理を続行するタグ検索部（ステップＳ４３）とを備える。
（もっと読む）