【課題】 基板面積を削減し得る誤り訂正回路を提供する。
【解決手段】 誤り訂正回路部１４ｂでは、隣接するデータビットＤ0 〜Ｄn および検査ビットＰn,0 〜Ｐn-1,n に対し、誤り訂正回路３０が構成されている。これにより、メモリ回路部から読み出されたトリミングデータのうち、例えば、データビットＤ1 がデータ化けを起こしていても、「データビットＤ0 、検査ビットＰ0,1 およびデータビットＤ1 の排他的論理和の結果（Ｅ0,1 ）」および「データビットＤ1 、検査ビットＰ1,2 およびデータビットＤ2 の排他的論理和の結果（Ｅ1,2 ）」の論理積と、データビットＤ1 と、の排他的論理和をとるので、データビットＤ1 は反転、つまりデータビットの誤りを訂正しＤout1として出力することができる。したがって、誤り訂正回路部１４ｂの回路配線を簡素化できるとともに回路基板上の配線パターンの引き回しの錯綜を防止するので、基板面積を削減できる。 （もっと読む）

本発明のある実施形態は、キャッシュメモリへの参照の間に直面するビットエラーを修正するシステムを提供する。アプリケーションの実行の間に、システムは、データアイテムおよび関連するエラー訂正コードをキャッシュメモリから取り出すことによって、キャッシュメモリへの参照を実行する。次に、システムは、エラー訂正コードを取り出されたデータアイテムから計算し、計算されたエラー訂正コード関連するエラー訂正コードと比較する。計算されたエラー訂正コードが関連するエラー訂正コードと整合しない場合、ビットエラーが生じる。この場合、システムは、ビットエラーが後の時間に修正され得るように、キャッシュメモリと関連する１つ以上のレジスタのセット内のあるレジスタに参照の識別子を格納する。このシステムはまた、アプリケーションが実行し続けることを可能にする。
（もっと読む）

メモリ装置（３０１）の内部のプログラミング中に同時に外部の読出動作を実行するためのシステム（３００）および方法が記載される。メモリ装置は、データをランダムに記憶するように構成されており、かつ、ソース場所（３０５）と、宛先場所（３０３）と、データレジスタ（３０７）と、キャッシュレジスタ（３０９）とを含む。データレジスタ（３０７）は、データを宛先（３０３）およびキャッシュレジスタ（３０９）に同時に書込むように構成される。システム（３００）はさらに、メモリ装置との電気的な通信を介して受信したデータの的確さを検証するための処理装置（１０７）（たとえば、マイクロプロセッサまたはマイクロコントローラ）を含む。処理装置（１０７）はさらに、受信したデータが不正確であった場合、誤り訂正を行ない、必要に応じてそのデータにランダムデータを追加し、誤り訂正済みおよび／またはランダムデータ変更されたデータを宛先場所（３０３）に転送して戻すように構成される。
（もっと読む）

【課題】 フラッシュメモリシステムにおけるエラー検出及び訂正の能力を高める。
【解決手段】 複数のチップで構成されたフラッシュメモリ２に対し、コントローラ３は、互いに異なるチップ内のブロックを関連付け、関連付けられた複数のブロックを共通のグループとして取扱い、そのグループ内の１ブロックを、他のブロックに書込まれたユーザデータのパリティーデータを書込むパリティーデータ用ブロックに割当て、ユーザデータとパリティーデータとを書込む。そして、パリティーデータに基づいてユーザデータのエラー検出及びその訂正を行う。 （もっと読む）

【課題】従来、ＡＳＩＣに接続されるＤＩＭＭの個数が多くなればなるほどＰＩＮ数が増えるので、ＡＳＩＣのＬＳＩのサイズが大きくなりＬＳＩのコストが高くなっていた。
【解決手段】第１のＡＳＩＣ群の各ＡＳＩＣ５、６は第１のＡＳＩＣ群内でＥＣＣの塊を作成しライトデータに対するＥＣＣコードの発生及びＥＣＣコードのライトデータへの付加機能とＥＣＣコード付きライトデータを第２のＡＳＩＣ群の各ＡＳＩＣ７、８へ振り分ける機能とＤＩＭＭからのリードデータに対するＥＣＣチェック及びＥＣＣ訂正機能とを有し、第２のＡＳＩＣ群の各ＡＳＩＣ７、８はＤＩＭＭの制御を行う機能と、第１のＡＳＩＣ群で発生させたＥＣＣの塊がＤＩＭＭの中の同じ素子にアクセスしないようにライトデータの並替を行う機能と、ＤＩＭＭからのリードデータに対しライト時に並替たデータを元に戻す機能を有し、各機能で１バイト誤り訂正又は２バイト誤り検出可能にした。 （もっと読む）

電子回路は、メモリセルのマトリクス等のデータ生成回路（１２）を有している。キャプチャ回路（１４）は、データ生成回路（１０）に結合される入力を有しており、データ生成回路の選択部がキャプチャ回路の入力を駆動することを許容した後にデータ信号をキャプチャする。誤り検出回路（１５）は、キャプチャされたデータ信号中の誤り（エラー）を検出する。特定のデータ信号中の誤りの検出に応じて、誤り検出回路は、特定のデータ信号の再キャプチャを引き起こし、それにより、データ生成回路（１０）は、再キャプチャまで、第１の時間間隔よりも長い継続時間を有する第２の時間間隔に亘って、キャプチャ回路（１４）の入力においてデータ信号を駆動することを許容される。これにより、広がりに起因して生じ得る最悪の場合の駆動速度に相当するように設定される継続時間を使用することなく、回路部分（例えばメモリセル）の平均駆動速度を可能にする第１の時間間隔の継続時間を選択することができる。広がりによって引き起こされる誤り（エラー）は、キャプチャ回路の入力を駆動するための増大された時間間隔をもって読み取ることにより訂正される。好ましくは、第１の時間間隔の継続時間は、平均して所定の誤り率が生じるように調節される。
（もっと読む）

メモリカード（１）は、データ処理装置（５０）との間でコマンドやデータの送受信を行うホストインタフェース（２）と、データを格納する不揮発性メモリ（７）と、メモリカードの動作を制御するコントローラ（３）と、所定の管理情報を格納する記憶手段（３２）とを備える。管理情報は、不揮発性メモリへの書き込み動作時にエラーが発生したときにリトライ機能を実行するか否かを指定するためのリトライ設定情報を含む。コントローラ（３）は、データ書き込み動作時に、リトライ設定情報を参照し、リトライ設定情報がリトライ機能の停止を示す場合は、データ書き込み動作時のエラー発生時にリトライ機能を動作させないように、また、リトライ設定情報がリトライ機能の作動を示す場合は、データ書き込み動作時のエラー発生時にリトライ機能を動作させるように、書き込み動作を制御する。 （もっと読む）

不揮発メモリシステムの動作を制御するためのファームウエアコードの複数のコピーがメモリシステムのフラッシュメモリの適宜異なる位置に記憶される。これらの位置のアドレスマップもフラッシュメモリに記憶される。メモリシステムが初期化されると、アドレスマップを参照し、ファームウエアの１つのコピーをフラッシュメモリからコントローラメモリにロードするために、メモリコントローラに記憶されているブートコードがそのマイクロプロセッサによって実行され、その後、ユーザデータを記憶し、検索するためにメモリシステムを動作させるようにコピーがコントローラメモリからマイクロプロセッサによって実行されてもよい。データをチェックするために誤り訂正符号（ＥＣＣ）が使用されるが、ＥＣＣを使用する必要性を少なくするため、フラッシュメモリに記憶されている２つ以上のファームウエアコピーの最良部分が使用される。ユーザデータが同じメモリに２つ以上の状態で記憶される場合には、ファームウエアコードが２つの状態でフラッシュメモリに記憶されてもよい。
（もっと読む）

ストレージシステムのディスクアレイにおける２以下のディスク故障に対する保護を提供する一様で対称な二重故障訂正技術。ストレージシステムのＲＡＩＤシステムは、ディスク２台分の「冗長」情報を生成し、アレイ内に記憶する。この冗長情報（例えば、パリティ）は例えば、対角パリティセット（「対角」）及び行パリティセット（「行」）に沿った計算から導出される。具体的には、ＲＡＩＤシステムは、アレイの行に沿って行パリティを計算し、アレイの対角方向に沿って対角パリティを計算する。ただし、冗長（パリティ）情報ディスクの内容は、純粋に対角冗長情報（だけを）含むディスクや、純粋に行冗長情報（だけを）含むディスクがないように相互作用する。冗長情報は対角パリティを使用して生成され、その結果が、行パリティ計算に使用される（逆もまた可能である）。
（もっと読む）

本発明は、１つまたは複数のメモリチップを、対応するメモリチップインタフェースを介して接続するためのハブチップに関する。このハブチップは、ハブチップをアドレスバスに接続するためのアドレス入力部と、別のアドレスバスに接続するためのアドレス出力部と、アドレス入力部に与えられたアドレスを用いて、接続されたメモリチップのうちの１つをアドレス指定するため、または、与えられたアドレスをアドレス出力部に与えるためのアドレス復号器ユニットとを有する。このハブチップの特徴は、与えられたチェック用データを用いて、１つまたは複数のメモリチップのメモリ領域中のエラーを検出するためのエラー認識ユニットを有する点にある。
（もっと読む）

【課題】 コンピュータ・システムの別々のメモリ・ユニットに格納された様々なデータ値のチェックサムを効率的に構築するシステムと方法を提供する。
【解決手段】 本発明は、複数のメモリ・ユニット、複数のメモリ・コントローラ、及び１つの標識を用いる。各メモリ・ユニットはデータ格納用の複数の記憶位置を持ち、各メモリ・コントローラはそれぞれのメモリ・ユニット内の記憶位置にアクセスするよう構成される。メモリ・コントローラの１つは、その記憶位置の１つにチェックサムを構築するよう構成され、標識は、他のメモリ・コントローラのうちチェックサムの１つの記憶位置を更新できるものを示す。チェックサム構築過程中に、様々なデータ値を格納している記憶位置へのデータ格納が可能となり、そのためコンピュータ・システムの性能に顕著な影響を与えることなくチェックサムを構築することができる。 （もっと読む）