【課題】 製造後のテスト時間を短縮し、また、安価なテストシステムを用いることにより、コストを低減できる不揮発性半導体メモリを提供すること。
【解決手段】 通常のアドレス入力では書き込みや消去が行えない、特殊な冗長ブロックであるＲＯＭブロックを設けている。そして、このＲＯＭブロック内に、不良ブロックアドレス情報を記憶させることを特徴としている。そのため、複数の不揮発性半導体メモリを同時にテストする際、書き込み／消去動作と同じく、読み出し動作も全チップ同時に行うことが出来る。この結果、テスト時間が短縮でき、また、フェイルメモリを持たない安価なテストシステムでテストを行うことが可能となるため、不揮発性半導体メモリのテストコストを削減できる。 （もっと読む）

【課題】バーンインなどでメモリセルに加速したストレスを印加し、スクリーニングを行う際に、ワード線の一括選択、非選択制御及びビット線の書き込みレベル設定、リカバリの一括制御によって生じるピーク電流の発生を抑えることを最も主要な特徴とする。
【解決手段】ワード線ＷＬとビット線対ＢＬ，／ＢＬに接続されたセル１１と、通常動作状態に導通してビット線対を充電するトランジスタ１３と、テストモードを設定するテストモード設定手段と、テストモード時に上記トランジスタ１３が非導通状態となるように制御する手段と、テストモード時に選択状態にされるダミーワード線ＤＷＬと、ダミーワード線とビット線対とに接続され、セル１１と等価な構成のダミーセル１６とを具備している。 （もっと読む）