【課題】比較的少ないハードウェア資源により、高効率で高負荷を試験対象システムに与える。
【解決手段】試験対象システムのバスに負荷を与える負荷発生装置において、動作モード設定レジスタと、データ転送サイズが設定されるデータサイズレジスタと、最初のアクセス対象アドレスであるベースアドレスとストライド毎のアドレス間隔とストライド回数とが設定されるレジスタ群と、動作モードに応じて、データサイズレジスタに設定されているデータサイズ及びレジスタ群に設定されている情報に基づいて試験対象システム内のメモリ空間にアクセスするアクセス手段とを備え、アクセス手段は、アクセス対象アドレスを自動的にアドレス間隔でメモリ空間に変更する変更機構と、アクセス対象のメモリ空間に対してアドレス間隔とデータサイズに応じたデータパターンを生成する生成機構とを含み、アドレス毎にデータを変更するように構成する。 （もっと読む）

【課題】本発明はメモリモジュールの端子の接触不良の試験装置及び方法に関し，簡単な構成でメモリモジュールの端子部のごみ等による接触不良を確実に検出することを目的とする。
【解決手段】各種のメモリモジュールについて各端子番号とそれぞれの種別が設定されたモジュール別配列表と，モジュール別配列表からモジュール名の入力部から入力されたモジュールについて各端子を種別に応じてグループ化してグループ別配列表に書き込む配列表生成部と，配列表生成部で生成されたモジュール別配列表に従って，グループ別に予め指定された試験方法によりそれぞれの端子について試験を行う試験部とを備える。試験部の試験により発生した出力から，接触不良の端子が検出されたかを判定し，一つの端子について不良であることが検出されると，当該メモリモジュールを接触不良とする判定を判定部により行うよう構成する。 （もっと読む）

【課題】電源投入時でＯＳが起動する前のコントローラ内部診断（自己診断）字に、もれなくＤＲＡＭ−Ｉ／Ｆの結線チェックが出来る画像入出力装置及び画像入出力方法を提供する。
【解決手段】機能限定されたメモリマップ領域内に、すべてのCS領域のメモリ空間をアサインすることにより、電源投入時でＯＳが起動する前のコントローラ内部診断（自己診断）時に、もれなくＤＲＡＭ−Ｉ／Ｆの結線チェックが出来る画像入出力装置及び画像入出力方法の提供を実現することができる。 （もっと読む）

【課題】 デバッグの効率及び信頼性を向上可能なコントローラ及びメモリシステムを提供する。
【解決手段】 メモリシステムの外部からメモリシステムに対する命令を受け取るホストインターフェース５ａと、命令を処理し、処理結果に応じて半導体メモリ３ａの動作を制御し、制御用メモリを有する処理回路６ａと、制御時に制御用メモリに記憶されるデータをデバッグ用データとして取得するデバッグデータ取得装置７ａと、メモリシステムの外部からホストインターフェース５ａへのデータ入力が行われていない期間に、ホストインターフェース５ａを介してデバッグ用データをメモリシステムの外部に出力する入出力制御装置８ａとを備える。 （もっと読む）

【課題】メモリコントローラのデータ及びデータタイミング信号をフィードバックして短時間内にメモリコントローラをテストする。
【解決手段】セルフテスト機能を追加したメモリコントローラはテストモードでテストデータを生成するテスト制御部、データ読み取りタイミング信号を生成し、データ読み取りタイミング信号に同期して生成されたテストデータとデータ読み取りタイミング信号を出力するデータ伝送部及び出力されたテストデータ及び出力されたデータ読み取りタイミング信号をデータ伝送部にフィードバックするデータ入出力部を含む。データ伝送部はフィードバックされたデータ読み取りタイミング信号に基づいてフィードバックされたテストデータを復元し、テスト制御部は復元されたテストデータと生成されたテストデータとを比較してテストを実施する。 （もっと読む）

【課題】データ処理装置を得る。
【解決手段】少なくとも１つのメモリと、データ処理操作を実施し少なくとも１つのメモリにアクセスする処理論理と、少なくとも１つのメモリ上でトランスペアレント・アルゴリズム・テストルーチンを実施するメモリテスト論理と、を含むデータ処理装置はメモリテスト論理がテストルーチンを実施している間処理論理が少なくとも１つのメモリにアクセスするのを妨げ、処理論理およびメモリテスト論理はシステムイベントを検出することができ、メモリテスト論理はテストルーチンを実施する時にテストルーチンを停止しかつ少なくとも１つのメモリを初期状態へ回復させてシステムイベントの検出に応答し、初期状態はテストルーチン開始直前の状態であり、データ処理装置は処理論理が少なくとも１つのメモリにアクセスするのを許す。 （もっと読む）

【課題】ＳＲＡＭに回路構成の情報を保持させるＦＰＧＡにおいて、ＳＲＡＭのソフトエラーを修復する。
【解決手段】ＦＰＧＡに論理回路を定義するための属性情報が読み出され（ステップＳ２０３）、予め用意しておいた期待値と比較される（ステップＳ２０５）。これにより、ＦＰＧＡに書き込まれている属性情報にソフトエラーに起因する誤りや欠落がないかを判定することができる。ソフトエラーが検出された場合、期待値をＦＰＧＡに書き込み（ステップＳ２０６）、問題のあった属性情報を上書きすることで、問題のあったＦＰＧＡの回路構成を定義し直し、ソフトエラーの影響を修復する。 （もっと読む）

【課題】余分なＩＯを利用してテストモードに移行することができるデュアルインラインメモリモジュールＤＩＭＭを提供すること。
【解決手段】複数のメモリがアレイされたメモリアレイと、前記複数のメモリのそれぞれに備えられて、テストモード動作を行うために、外部のテストモード制御機とテスト信号の入出力動作を行うテスト信号入出力手段と、前記複数のメモリのそれぞれに備えられて、ノーマルモード動作を行うために、外部のメモリ制御機とノーマルデータの入出力動作を行うノーマルデータ入出力手段とを備えることを特徴とする。 （もっと読む）

【課題】ブロック、ページの構造が異なるフラッシュメモリを連続的に評価検査することを可能にしたフラッシュメモリ制御装置およびフラッシュメモリ検査装置を提供することを目的とする。
【解決手段】フラッシュメモリにＩＤリードコマンドを出力し前記ＩＤリードコマンドに基いて前記フラッシュメモリからＩＤコードを入力するデータ入出力手段と、前記データ入出力手段で取り出されたＩＤコードに基いてフラッシュメモリの構造を判別するフラッシュ構造判別手段と、前記フラッシュ構造判別手段の出力に基いてフラッシュメモリの構造記憶情報を記憶する構造記憶手段と、前記構造記憶手段の出力に基いて所望のアドレスを生成するアドレス生成手段と、前記データ入出力手段、前記フラッシュ構造記憶手段および前記アドレス生成手段を制御するＣＰＵと、を備えた構成を有している。 （もっと読む）

【課題】 フラッシュメモリの所定領域に対するアクセス頻度の評価装置を提供する。
【解決手段】 ページ、ブロック単位で書き込み、消去がそれぞれ行われるフラッシュメモリと、フラッシュメモリを制御するコントローラと、を具備する記憶デバイスへのアクセス頻度を評価する評価装置。インターフェース２１は、フラッシュメモリとコントローラとの間で授受される内部信号の少なくとも一部を供給され且つ認識可能に構成され、内部信号の少なくとも一部を入力信号として出力する。消去シーケンス検出部２２は、入力信号中のアドレスデータとアドレスデータにより特定されるブロックに対する消去コマンドとが連続した際に検出信号を出力する。アドレス保持部２３は、入力信号中のアドレスデータを供給された際にアドレスデータを保持し、検出信号を供給された際に保持しているアドレスデータを出力する。 （もっと読む）

【課題】メモリを確保せずに書き込みや読み込みが行われた場合のエラーを検出する。
【解決手段】初期化時にヒープ領域２１を固有の値（例えば、オールＦ）で埋め、メモリ確保時に確保するメモリ領域が固有の値（オールＦ）であることを確認し、メモリ解放時に解放するメモリ領域に固有の値（オールＦ）を書き込む。これにより、メモリ領域を確保する前にヒープ領域２１に対してライトアクセスを行った場合のエラー、あるいは、メモリ領域を解放した後にヒープ領域２１に対してライトアクセスを行った場合のエラーを自動的に検出することが可能となる。 （もっと読む）

【課題】ループバックテスト時に、実スピード動作における遅延故障検出のテストを実現するメモリ制御装置の提供。
【解決手段】出力側回路に、ノーマルモード位相シフト量制御回路２３とテストモード位相シフト量制御回路２５と、これら２つの位相シフト量制御回路の出力を選択するセレクタ２７と、可変遅延回路６を備え、入力回路側にノーマルモード位相シフト量制御回路２４とテストモード位相シフト量制御回路２６と、これら２つの位相シフト量制御回路の出力を選択するセレクタ２８と、可変遅延回路１５を備え、ループバックしてリードデータ取り込み回路１９でラッチされたリードデータ２１とライトデータ２０との期待値照合を行う比較回路２２と、入力データのサンプリングタイミングが１エッジ分遅れた場合の期待値照合を行う第２の比較回路１００を備えている。 （もっと読む）

【課題】 コネクタでメモリモジュールと接続され、メモリモジュールのメモリエラーを検出表示する機能と温度を制御する機能とを備えたメモリモジュール保守用装置を提供する。
【解決手段】 メモリモジュール保守用装置８は、メモリモジュール１と接続するためのコネクタ１３、エラー検出回路９、温度制御回路１１を備え、メモリモジュール１から入力された信号に基づいて、エラー検出回路９はエラーを検出し、検出したエラーをエラー表示器１０に表示させるとともに、温度制御回路１１は、設定された温度とメモリモジュール１の温度とを比較し、この比較結果を温度表示器１２に色で表示させ、比較結果に従い、メモリモジュール１を冷却する冷却装置の動作を制御する制御信号を出力する。 （もっと読む）

【課題】
メモリ保守および調整操作を行うための方法、システム、および装置を提供する。
【解決手段】
調整操作を行うために、先ず、調整データがメモリに書込まれ、その後、それが読取られる。調整操作は、書込まれたデータとメモリから読取られたデータとの矛盾を検出することに応答して行われる。メモリ保守操作中に調整データが変更されることを防ぐために、本発明の実施例は、メモリ保守操作中に、調整データを含むセクションのスキップを行う。従って、調整データは保持され、適切な調整操作が行われることを可能にする。 （もっと読む）

【課題】 外部接続ピン数を増加させることなく、不揮発性半導体メモリに直接アクセスする動作モードを使用可能なメモリシステム及びコントローラを提供する。
【解決手段】 ＮＡＮＤ型フラッシュメモリ４と、ホスト機器２が出力したコマンド及びアドレスを受け取るホストインタフェース５１と、ホストインタフェース５１が受け取ったアドレスを変換し、この変換されたアドレスを用いてＮＡＮＤ型フラッシュメモリ４にアクセスする第１モードと、ホストインタフェース５１が受け取ったアドレスを用いてホスト機器２がＮＡＮＤ型フラッシュメモリ４に直接アクセスする第２モードとで動作し、第１モードと第２モードとの動作モードの切り替えをコマンドに応じて制御するコントローラ３ａとを備える。 （もっと読む）

【課題】メモリデバイスの温度を正確に推測する。
【解決手段】オンダイ式熱センサを用いた温度管理システム、温度管理方法、及び温度管理装置であり、ある実施形態では、メモリ制御器などの集積回路に、温度収集ロジック及び制御ロジックを備え、温度収集ロジックは、各々がオンダイ式熱センサを備える複数の遠隔メモリデバイスから温度データを受け取り、当該データを保存する。ある実施形態では、制御ロジックは、少なくとも前記温度データの一部に基づいて、温度スロットルを制御する。 （もっと読む）

【課題】実装段階での画像ＲＯＭの検査時間を短縮することが可能なＲＯＭ検査システム等を提供すること。
【解決手段】表示装置３００が、ＣＰＵ３０１と、ＣＧＲＯＭ３０６と、ＣＰＵ３０１がアクセス可能なアクセス可能領域３０８を有し、ＣＧＲＯＭ３０６にアクセス可能なＶＤＰ３０４とを含んで構成され、ＣＰＵ３０１は、ＣＧＲＯＭ３０６の各アドレス信号線に対応する各アドレスのデータ読み出し制御情報をＶＤＰ３０４に出力するとともに、アクセス可能領域３０８にＶＤＰ３０４によって書き込まれた各アドレスのデータに基づいて検査を行うように構成される。 （もっと読む）

【課題】設定データを誤り無く書き込むことができる車両の電子制御装置用データの検証方法及び検証システムを提供する。
【解決手段】第１ＣＲＣデータを有する第１照合データ、第２ＣＲＣデータを有する第２照合データを、データ生成サーバに予め生成しておき、データ生成サーバから端末へ、第１照合データと第２照合データをダウンロードした際、第１照合データと第２照合データとを照合し（Ｓ２）、照合結果が一致する場合（Ｓ３）、更に、ダウンロードした第１照合データの第１設定データから第３ＣＲＣデータを、第２照合データの第２設定データから第４ＣＲＣデータを各々演算して、照合し（Ｓ５）、第１ＣＲＣデータと第３ＣＲＣデータ、第２ＣＲＣデータと第４ＣＲＣデータが一致するか確認する（Ｓ６、Ｓ７）。 （もっと読む）

【課題】本発明は、メモリ診断方法、マイクロコンピュータシステム及びプログラムに関し、診断処理にかかる時間の増加を抑え、且つ、メモリ内の領域全域を診断可能とすることを目的とする。
【解決手段】ＣＰＵとメモリを備えたマイクロコンピュータシステムにおいて、外部からメモリ診断プログラムをダウンロードし、メモリを２以上の領域に分けてメモリ診断プログラムと作業領域を１つの領域に格納し、メモリ診断プログラムの実行中に動的に作業領域を切り替えながら他の領域を診断することを繰り返すことによりメモリの全領域を診断するように構成する。 （もっと読む）

【課題】診断用データとして乱数を用い、メモリを構成する各ビットを均一に診断し、メモリの最小記憶単位であるビット単位による異常発生回数を計数して故障のメモリＩＣを特定可能なメモリ診断装置を提供する。
【解決手段】メモリ診断のために乱数データを生成可能なＣＰＵと、複数のアクセスアドレスと複数のビットで規定されるメモリ領域を有し所定のビット幅ごとに集積化された複数のＩＣで構成され、ＣＰＵにデータバスを介して接続されたメモリと、メモリに対して乱数データの書き込みと読出し制御を行い、かつメモリのビット毎に、それぞれのメモリ領域に書き込んだ乱数データと読み出した乱数データとを比較し、比較結果に不一致があった場合の異常発生回数をカウントする計数手段を備え、カウント値をもとに異常のあるメモリＩＣを特定する。 （もっと読む）