【課題】磁気ディスク装置に発生する不良セクタに対する、定期的な媒体チェックを、迅速に行う。また、整合性チェックに必要な負荷を軽減する。
【解決手段】磁気ディスク装置内のエラーが発生している不良セクタを、エラー発生箇所を記憶するための異常箇所テーブルに記憶する。不良セクタの近傍のみに絞って整合性チェックを実施する。不良セクタが発生していない部分に関しては、定期的な媒体チェックをより低負荷で実行できるＲｅａｄＶｅｒｉｆｙコマンドを用いることによって媒体チェックを行う。 （もっと読む）

【課題】監視能力が高いメモリ監視回路、情報処理装置、及びメモリ監視方法を提供すること。
【解決手段】情報処理装置１０は、監視対象となるメインメモリ２と、メインメモリ２に格納されたプログラムを実行するＣＰＵ１と、メインメモリ２の異常を監視するメモリ監視回路４と、メインメモリ２に格納されたデータを一時的に退避するための一時メモリ５と、メインメモリ２の監視中に、ＣＰＵ１のメインメモリ２へのアクセスを禁止し、メモリ監視回路４のメインメモリ２へのアクセスを許可するバス調停部３とを有する。メモリ監視部４は、メインメモリ２のデータの一部又は全部を監視対象領域とし、当該監視対象領域のデータを一時メモリ５に退避し、監視対象領域のテストを実行する。 （もっと読む）

【課題】機密情報データに誤りがある場合にのみメモリが不良と判定するメモリ検査装置及びメモリ検査方法を提供すること。
【解決手段】暗号化されない限り外部より読み出し不可能な機密情報データを記憶するメモリを、機密情報データに基づいて生成されたチェック用データを用いて検査するメモリ検査装置である。メモリ検査装置は、メモリに格納された機密情報データを暗号化し、かつ、外部から入力された、機密情報データに基づいて予め生成され暗号化された暗号化チェック用データを復号する暗復号演算部と、メモリの機密情報データに基づいて第１のチェック用データを生成するチェック演算部と、第１のチェック用データと、暗号化チェック用データを復号した第２のチェック用データとを比較する比較部と、第１のチェック用データと第２のチェック用データとが一致しない場合に、メモリの機密情報データを暗号化した暗号化機密情報データの出力制御を行う入出力制御部を備える。 （もっと読む）

【課題】通常の処理性能に影響を与えずに高信頼のシステムを効率的に構築する。
【解決手段】複数のスレッド１０１−１〜１０１−４を所定のサイクルでパイプライン実行するために、実行決定部１０３にて現在スレッドが実行されているサイクルの次のサイクルに実行可能であるスレッドがあるかどうかが判断され、次のサイクルに実行可能なスレッドが無いと判断された場合、メモリアクセススレッド起動部１０４にてメモリ１０９の正常性を確認するメモリアクセススレッド１０２を起動し、メモリアクセススレッド１０２が起動した後、命令完了確認部１０８にてメモリ１０９の正常性が確認され、メモリ１０９が正常であると判断された場合、メモリアクセススレッド１０２が休止状態にされる。 （もっと読む）

【課題】本発明の目的は、プロセッサからのデータを記憶する記憶装置を診断し、プロセッサからのデータを確実に記憶装置に記憶する書き込み保護装置を提供することである。
【解決手段】本発明では、試験データを第１のレジスタに記憶し、プロセッサが第１のレジスタから読み出した試験データを第２のレジスタに書き込み、データ判定手段が第１のレジスタの試験データと第２のレジスタのデータとを比較して一致した時に、プロセッサのデータが第３のレジスタへ書き込み許可される書き込み保護装置を用いる。 （もっと読む）

【課題】マイクロコンピュータの負担の増加を抑え、簡素な構成でアドレスバス及びデータバスの異常を検出することができる電子装置を提供する。
【解決手段】本発明の制御装置７は、マイクロコンピュータ７０と、ＲＯＭ７１と、ＲＡＭ７２と、アドレスバス７３と、データバス７４とを備えている。マイクロコンピュータ７０は、特定のデータ領域の特定のデータによって、アドレスバス７３及びデータバス７４の異常を判定する。そのため、異常の判定にかかる時間を非常に短縮することができる。また、マイクロコンピュータ７０とは別に、ハード的に構成されたチェック装置を設ける必要がなく、簡素な構成でアドレスバス７３及びデータバス７４の異常を判定することができる。これにより、マイクロコンピュータ７０の負担の増加を抑え、簡素な構成でアドレスバス７３及びデータバス７４の異常を検出することができる。 （もっと読む）

【課題】シリアル番号を使用することなく、フラッシュメモリを搭載したメモリカードの製造日や製造ロットを特定することが可能な方法を提供する。
【解決手段】メモリカードに搭載されたフラッシュメモリ内にある全ての先天性不良ブロックの物理ブロックアドレスを含む不良ブロック情報を、メモリカードを特定するための情報として登録しておき、メモリカードの特定を行うときには、特定対象のメモリカードから不良ブロック情報を読み出し、読み出した不良ブロック情報と登録されている不良ブロック情報とを比較する。登録されている複数の不良ブロック情報から特定対象のメモリカードから読み出した不良ブロック情報と一致するも検出することにより、メモリカードの特定を行う。 （もっと読む）

【課題】メモリのＥＣＣ回路のテストを少ない付加回路で行う。
【解決手段】初期データと初期データに基づいてパリティビット生成回路３００で生成されたパリティビットをデータメモリ２００とパリティビットメモリ４００に書込んだ後、初期データと１ビット値の異なるデータをデータメモリ２００のみに書き込むように制御して、メモリ読出し時に初期データに基づくパリティビットを用いてエラー検出訂正回路５００でエラー訂正させて、エラー訂正された読出しデータと初期データとを比較することでＥＣＣ回路のテストを行う。 （もっと読む）

【課題】記憶素子を実装した記憶素子基板がメインボードのスロットに正常に接続されたか否かを、正確かつ効率的に検査できるようにする。
【解決手段】ＲＡＭ-ＤＩＭＭ２の配線パターンとＤＩＭＭスロット５のピンとがオープン状態か否かをアドレス線について検査する際、検査対象の１本のアドレス線のみ選択信号レベルにした第１のアドレス線信号状態でアドレッシングして所定のデータを書き（Ｓ１）、さらに全アドレス線の信号レベルを選択信号レベルとは逆相の信号レベルにした第２の信号状態でアドレッシングして前記所定のデータとは違うデータを書き（Ｓ２）、次に第１の信号状態でアドレッシングしてデータを読み出し（Ｓ３）ヴェリファイチェックを行なう（Ｓ４）。このような動作をアドレス線の線数分繰り返す（Ｓ６〜Ｓ９）ことにより検査する。 （もっと読む）

【課題】記憶媒体が故障に至る前にその劣化を検出し、その旨の通知を可能とする。
【解決手段】記憶媒体４０に書き込んだ所定データを記憶媒体４０から読み出した読み出しデータと前記所定データとの比較結果に基づいて記憶媒体４０の異常の有無を判定する診断手段１２ａと、診断手段１２ａが異常有りと判定した診断情報に基づいて記憶媒体４０の故障の有無を判定する故障検出手段１２ｂと、該判定に応じて故障を通知する故障通知手段１２ｃと、を有する記憶媒体故障検出システムにおいて、故障検出手段１２ｂが故障無しと判定した診断情報を、記憶媒体４０に関連づけて時系列的に記憶する診断情報記憶手段５４と、該診断情報に基づいて、あらかじめ定められた記憶媒体４０の劣化パターンを検出する劣化検出手段５１ａと、該劣化パターンの検出に応じて記憶媒体４０の劣化を通知する劣化通知手段５１ｂと、を有する。 （もっと読む）

【課題】消耗度等のメモリ状態を判別し、かつメモリを効率良く使用することができるメモリシステムを提供する。
【解決手段】電気的にデータの書き込み／消去が可能なＮＡＮＤ型フラッシュメモリ１と、ＮＡＮＤ型フラッシュメモリ１の消去回数をカウントし、前記消去回数及び最大消去回数を保持する不揮発性メモリ２と、自己診断コマンドがコンピュータ４から与えられる接続インタフェース３１を有し、前記自己診断コマンドに基づいて不揮発性メモリ２から前記消去回数及び最大消去回数を取り出し、接続インタフェース３１を介してコンピュータ４へ出力するコントローラ３と、を備える。 （もっと読む）

【課題】ファームウェアの正当性の確認を高速に行うことが可能なＡＳＩＣシステムを提供する。
【解決手段】 制御装置５と、ＲＡＭ４と、ファームウェアが格納されるフラッシュＲＯＭ３と、フラッシュＲＯＭ３に格納されているファームウェアを読み出し、システムバス２を介してＲＡＭ３に転送するデータ転送装置６と、システムバス２に読み出されたファームウェアを取得して前記ファームウェアの正当性を判別する正当性確認装置７とを具備し、正当性確認装置７によってファームウェアの正当性に問題があると判別した場合、制御装置５はＲＡＭ３に転送されたファームウェアを実行しないようにする。 （もっと読む）

複数デバイスシステムの個々のデバイスがシリアル相互接続構成に構成された、複数デバイスシステム内の、メモリの高速テストのための方法およびシステム。高速テストは、最初に複数デバイスシステムの各デバイスのメモリバンクにテストパターンデータを書き込むことと、その後に続く、各デバイス内のデータのローカルテスト読み出しおよび比較によって実現される。各デバイスは、デバイス内の障害ビット位置の有無を表すローカル結果データを発生する。各デバイス内のシリアルテスト回路は、ローカル結果データを、前のデバイスからのグローバル結果データと比較する。テスト回路は、この比較の結果を圧縮し、それを更新されたグローバル結果データとして、次のデバイスに供給する。したがって、更新されたグローバル結果データは、すべての前のデバイスのローカル結果データを表すことになる。
（もっと読む）

【課題】 エラー検出機能の詳細な故障診断を行うことができるエラー検出装置を提供する。
【解決手段】 ＣＰＵ Ｉ／Ｆ１１００からメモリ１２００に送られるデータ列に対するエラー検出データを生成するパリティビット生成部１３０１と、
エラー検出データに基づいて、メモリ１２００から出力されるデータ列のエラーを検出するパリティチェック部１４０１と、データ列に対するエラー検出データとして、パリティビット生成部１３０１からのデータと、診断用のデータを送信するＣＰＵから送られてくるデータとを切り替えて出力する選択回路１３０２と、選択回路１３０２がＣＰＵから送られてくるデータを出力する状態にあるときに、選択回路１３０２から出力されたエラー検出データに基づいて、パリティビット生成部１３０１とパリティチェック部１４０１の少なくとも一方を含むエラー検出機能の故障診断を行うことを特徴としている。 （もっと読む）

【課題】テスト工程の変更があった場合でも、回路修正を防止でき、製造コストを低減できる記憶装置およびその自己テスト方法を提供する。
【解決手段】記憶装置は、工程項目およびパラメータ開始アドレスＰＡと、アドレスが前記パラメータ開始アドレスに対応し前記工程項目を規定するパラメータとを格納する不揮発性メモリ１１と、前記パラメータに規定され前記工程項目に従ったテスト工程を前記不揮発性メモリに行うように構成された制御回路１２とを同一チップ内に具備する。 （もっと読む）

メモリアレイにおいて保存されていないデータを備えているステータス情報は、Ｎビットの異なるサブセットＭ上でステータス情報を駆動し、また、残りのＮ−Ｍビットをトライステートするように各メモリデバイスを構成することによって、Ｎビットデータバスを共有する複数のパラレルメモリデバイスから効率的に読み取られる。各メモリデバイスは、０、１、あるいは複数のサブセットＭに関連づけられたストローブを駆動し、また、残りのデータストローブをトライステートするように、さらに構成される。メモリコントローラは、パラレルである２つ以上のメモリデバイスからステータス情報を同時に読み取ることができ、各メモリデバイスは、Ｎビットバスの個別のサブセットＭを駆動する。各メモリデバイスは、ステータス情報をシリアル化し、また、バースト形態においてバスのサブセットＭ上でそれを駆動することができる。各メモリデバイスは、そのサブセットＭを定義するためにメモリコントローラによって初期化された構成レジスタを含むことができる。
（もっと読む）

【課題】エラー発生回路を動作させるためのエラー発生ソフトウエアという特段のソフトウエアを用いなくとも、ＣＰＵによるシステムソフトウエアのエラー処理動作検証を可能とした半導体装置を提供する。
【解決手段】パリティエラー発生指示回路７は、外部パリティエラー発生制御信号Ｓ２＝“１”とされ、システムソフトウエア検証時とされると、ＣＰＵ１からメモリ５内の擬似的にパリティエラーを発生すべきアドレスにアクセスが行われたときに、正常値を反転してなるエラー値のパリティビットＰＢを生成することをパリティビット生成回路８に指示する。 （もっと読む）

【課題】メモリモジュールとメモリコントローラとの間で発生した異常を検出すると共に、該異常が発生した箇所を判定することが可能なメモリ制御装置及びそれを備える画像形成装置を提供すること。
【解決手段】メモリＩ／Ｆコントローラ１９は、Ｖｃｃ電源、及びＧＮＤ電源に対してメモリモジュール１１と接続された制御線ＣＬ１，ＣＬ２，・・・，ＣＬｎのうち何れかの制御線にＶｃｃ電圧又はＧＮＤ電圧を交互に印加させるスイッチ制御部４１と、スイッチ制御部４１によって制御線ＣＬ１，ＣＬ２，・・・，ＣＬｎに印加させられたＶｃｃ電圧、及びＧＮＤ電圧を検出するＩ／Ｏ制御部２１と、Ｖｃｃ電圧及びＧＮＤ電圧の検出値と、Ｖｃｃ電圧及びＧＮＤ電圧の印加値を比較し、比較結果に基づいて制御線ＣＬ１，ＣＬ２，・・・，ＣＬｎの異常原因を判定する比較／判定部４３と、異常原因に関する情報を出力する入出力部２４とを備える （もっと読む）

【課題】メモリー制御装置において物理的に故障しているかどうかのみの確認しか可能でなく、タイミング的に問題がある場合などの検証を行うことができない。
【解決手段】高速インターフェイスを所有するＤＤＲ−ＳＤＲＡＭなどのメモリー制御装置において、物理的に故障しているかどうかのみならずタイミング的に問題があるかどうかを含めて確認を行うことを目的として、外部メモリー（例えばＤＤＲ−ＳＤＲＡＭ）への書込み信号と外部メモリー（例えばＤＤＲ−ＳＤＲＡＭ）からの読み出し信号を比較判別することによって、メモリー制御装置のＣＬＫ及び外部メモリーのＣＬＫの周波数を変化させることを特徴としたメモリー制御装置。 （もっと読む）

【課題】多ビットのメモリ故障であっても、効率よく、主記憶装置が使用不可になることを回避する。
【解決手段】主記憶装置２の初期化において、主記憶装置初期化／故障検出部６は、キャッシュメモリ５のキャッシュ有効フラグ４ａに’０’を設定し、キャッシュメモリ５を無効とする。その後、主記憶装置２のＳバイト領域に検査データＷを記憶させた後に、主記憶装置２のＳバイト領域を読み取った後、検査データＷの反転データである検査データＷＷを主記憶装置２のＳバイト領域に記憶させて、そのＳバイト領域のデータを読み取る。検査データＷ，ＷＷと読み取ったデータとが同じでない場合、主記憶装置２のＳバイト領域が異常と見なし、そのＳバイト領域をキャッシュメモリ５の任意のメモリ領域に割り付けて該Ｓバイト領域を救済する。 （もっと読む）