【課題】メモリ回路において、運用中に自動でメモリ全体の故障検出を行うことを目的とする。
【解決手段】ネットワークから受信したフレームのフレーム間ギャップを含む空きタイムスロットで、メモリのテストを行うためのテストアドレスを順次変化させて生成するテストアドレス生成手段と、メモリのテストアドレスから読み出したデータを退避する退避手段と、メモリのテストアドレスにテストデータを書き込むテスト書き込み手段と、メモリのテストアドレスからテストデータを読み出すテスト読み出し手段と、テスト読み出し手段で読み出されたテストデータを予め保持している基準データと比較して障害の有無を判定する判定手段と、退避手段に退避されているデータを前記メモリの前記テストアドレスに書き戻す書き戻し手段とを有する。 （もっと読む）

【課題】故障診断プログラム自体にメモリエラーがある場合であっても、メイン処理の性能を低下させることなく短時間で主記憶装置の故障診断を行う簡易な構成の数値制御装置を得ること。
【解決手段】数値制御装置が、故障診断の対象となる領域として複数の故障診断領域を有した主記憶装置５と、故障診断を行う故障診断領域のデータを退避させおくＥＣＣテンポラリメモリ６Ａと、故障診断領域の故障診断を行う故障診断部１６と、主記憶装置５の故障診断を行う際に故障診断を行う故障診断領域のデータをＥＣＣテンポラリメモリ６Ａにコピーして退避させる診断領域退避部１５と、故障診断部１６が主記憶装置５の故障診断を行なった後に、ＥＣＣテンポラリメモリ６Ａに退避させておいた故障診断領域のデータを主記憶装置５に戻す診断領域復元部１７と、を備える。 （もっと読む）

【課題】上位システムに負担をかけず、半導体記憶装置がメモリセルの劣化を自ら検知できる半導体記憶装置を提供すること。
【解決手段】半導体記憶装置は、メモリセルアレイ１１０と、第１の選択部１４０と、第２の選択部１５０と、ＦＩＦＯメモリ１６０と、劣化セル検査部１７０を備えている。ＦＩＦＯメモリ１６０から排出されたアドレス情報に対応する検査対象メモリセル１１１ｔから、第１の記憶情報を読み出す。Ｓ個のメモリセル１１１ｒ１、１１１ｒ２、・・・から記憶情報を読み出す。そして、劣化セル検査部１７０が、それらの読み出された記憶情報に統計処理を施して第２の記憶情報（基準値）Ｉｒｅｆを得る。劣化セル検査部１７０は、第１の記憶情報と基準値Ｉｒｅｆとを比較して差分を算出する。この差分が予め定められたしきい値の範囲外であれば、検査対象メモリセル１１１ｔは「劣化セル」と判定する。 （もっと読む）

【課題】少なくとも４つ以上の信号線を介して受け取った信号の判定を行う、ロバスト性や冗長性を高めた信号判定回路を提供すること。
【解決手段】信号を判定する信号判定回路１は、少なくとも４つの信号線１００を介して信号を受け取り、受け取った全信号のうち、信号同士が同じ値をとる信号数が半数を超えない場合にはエラー信号を出力するエラー信号生成回路１０と、受け取った信号のいずれかの信号を選択し出力する出力選択回路３０とを含む。 （もっと読む）

【課題】ダブルＲＡＭアルゴリズムを用いるＲＡＭ診断手法に係り、処理負荷や処理時間の増大を招くことなく、診断間隔の時間保証を実現する。
【解決手段】安全関連データ書込関数１１、読込関数１２により、ＲＡＭ２０に対して、安全関連データの書込／読込が行われ、データ読込の際にその格納領域の診断が行われる。これはダブルＲＡＭアルゴリズムを用いるＲＡＭ診断である。そして、ＲＡＭ管理テーブル１７内を更新する。診断時限保証タスク１３は所定の診断間隔で動作し、ＲＡＭ２０の診断を行う。その際、ＲＡＭ管理テーブル１７を参照することで、安全関連データ領域２２において診断未実施の記憶領域を認識し、この記憶領域に対してのみ診断処理を行う。 （もっと読む）

【課題】ソフトウエアのバグをハードウエアで検出することができるメモリ初期化回路を提供する。
【解決手段】メモリ初期化回路は、特定のデータパターンを持つ初期化データを生成する初期化データ生成手段と、メモリにＥＣＣとデータを書き込んで初期化するときにそのデータとして特定のデータパターンを持つ初期化データを書き込むようにメモリ初期化動作を制御するメモリ初期化制御手段と、初期化データの判別により、ソフトウエアのバグを検出する手段とを備える。 （もっと読む）

コンピュータメモリテスト構造のための方法及び装置が提供される。メモリボードをテストする方法の一実施形態は、メモリボードのメモリをテストすることを含み、このようなメモリのテストは、組込み自己テスト構造を使用して、メモリのための第１テストパターンを与えることを含む。更に、この方法は、ホストでメモリのＩＯ（入力出力）インターフェイスをテストすることも含み、このようなＩＯインターフェイスのテストは、組込み自己テスト構造を使用して、ＩＯインターフェイスの第２テストパターンを与えることを含む。 （もっと読む）

【解決手段】
コンピュータシステムにおけるトレーニング時間及びこれに伴うブート時間を短縮化するために、多重メモリチャネルが同時にトレーニングされる。トレーニング同期器は、多重メモリチャネル制御器に対するトレーニングデータ及びパラメータを受信し、通信インタフェースを介してメモリチャネル制御器と同時に通信する複数の通信インタフェースを含む。メモリチャネル制御器は、トレーニング同期器に応答して、メモリチャネル制御器のそれぞれに結合される複数のメモリチャネルを同時にトレーニングする。 （もっと読む）

【課題】適切なタイミングでプログラムデータのチェックを実行しつつ、ＣＰＵにチェック処理の以外の処理を実施させることが可能なデータチェック回路を提供する。
【解決手段】メモリにアクセスするためのバスにバスマスタとして接続されるＣＰＵから、メモリに格納されたデータが正しいか否かの検出開始を指示する指示信号が出力されると、バスの占有を調停する調停回路に対してバスの占有を要求するための要求信号を出力する要求信号出力回路と、調停回路が要求信号に基づいてバスの占有を許可する許可信号を出力すると、バスを介してメモリに格納されたデータを取得するデータ取得回路と、データ取得回路が取得した取得データに対し、取得データが正しいか否かを検出するための処理を施すデータ処理回路と、を備えることを特徴とするデータチェック回路。 （もっと読む）

【課題】メモリの動作保証を適切に行うことを課題とする。
【解決手段】メモリ制御装置１００は、情報処理システム１に組み込まれたメモリ２００の試験を行う場合に、運用動作時の動作条件である第一動作条件よりも厳しい動作条件である第二動作条件に設定を切り替え、切り替えられた第二動作条件でメモリを試験する。この結果、メモリ制御装置１００は、第二判定レベルでの試験をパスしなかった場合には、試験対象のメモリ２００のビットをリジェクトする。 （もっと読む）

【課題】ＤＵＴから出力される複数の被測定信号をデジタル信号に変換してメモリに取り込むように構成された複数のデジタイザを有する半導体試験装置において、デジタイザ間の信号配線遅延の影響を受けずに常に同一のタイミングでデータを取り込めるようにするとともに、トリガ信号配線数の削減と、データ保存用メモリの有効利用も実現すること。
【解決手段】ＤＵＴから出力される複数の被測定信号をデジタル信号に変換してトリガ信号に基づきメモリに取り込むように構成された複数のデジタイザを有する半導体試験装置において、前記各デジタイザを駆動するクロックに対して適切なタイミング関係に位相調整されたトリガ信号を入力する共通のトリガ制御回路を設けたことを特徴とするもの。 （もっと読む）

【課題】搭載した回路基板上の記憶装置の接合部における損傷を確実に推定することにより、記憶装置の信頼性を確保する。
【解決手段】半導体メモリ５０が搭載された複数個の半導体メモリパッケージ１３がプリント基板１５に接合部１４を介して実装された記憶装置１００であって、記憶装置１００の状態に関する物理量を計測するセンサ部１０と、物理量から接合部１４の損傷を推定するための損傷推定用モデルベースを蓄積したデータベース２０と、損傷推定用モデルベース２０を利用して、物理量から接合部１４の損傷の推定値を演算する損傷推定部３０と、前記推定値に応じて、前記接合部１４を介して実装されている前記半導体メモリパッケージ１３に搭載された前記半導体メモリ１２への電子データの書き込み、読み取り、消去を選択的に制御する制御部４０とを備える。 （もっと読む）

【課題】電動パワーステアリング装置を制御する装置が有する記憶装置の不具合を診断する際の時間を短縮すること。
【解決手段】ＣＰＵ１０１、ＲＯＭ１０２、ＲＡＭ１０３は、電動パワーステアリング装置の制御に用いられる。ＲＯＭ１０２やＲＡＭ１０３は、電動パワーステアリング装置の制御に使用される情報を格納するとともに、複数のエリアに分割されている。複数のエリアは、電動パワーステアリング装置の制御における所定の処理単位毎に対応している。ＣＰＵ１０１は、前記処理単位を実行するタイミングで、複数のエリアのうち、これから実行する処理単位に対応するエリアを診断する。また、ＣＰＵ１０１は、前記処理単位を実行するタイミングでないときには、ＲＯＭ１０２やＲＡＭ１０３に対する診断を実行しない。 （もっと読む）

【課題】記憶装置内の診断対象のメモリ領域の故障異常情報を、画面表示することが可能なＤＳＰカード試験装置を提供する。
【解決手段】診断対象のメモリ領域を有する記憶装置１３と、この記憶装置１３にバス接続されパソコン２が接続された伝送路３を介してパソコン２と通信可能な通信装置１８と、それぞれバス接続された記憶装置１３を診断するためのプログラムおよびデータを記憶する内部メモリ８を有し、このプログラムを実行して記憶装置１３のメモリ領域にアクセスし、このメモリ領域のメモリ診断処理を行う第１から第５のＤＳＰ１０とを備え、これらのＤＳＰ１０はそれぞれメモリ診断処理により得られた記憶装置１３の故障異常情報を第１のＤＳＰ１０の内部メモリ８に保存し、この内部メモリ８に各ＤＳＰ１０から出力された故障異常情報が記憶されると、第１のＤＳＰ１０は、各故障異常情報をまとめて通信装置１８に出力する。 （もっと読む）

【課題】選択的にリセット動作を実行可能な半導体装置を提供すること。
【解決手段】半導体装置は、リセット動作を開始する際に外部から入力される信号を受けて活性化し、第１のトリガー信号ＲＳＴ＿ＴＲＩＧ１を出力するリセットシーケンス回路２５と、パワーオンリセット信号ＰＷＯＮ＿ＲＳＴｂ、及び前記リセットシーケンス回路２５から出力された前記第１のトリガー信号ＲＳＴ＿ＴＲＩＧ１に応答して、リセット対象となる回路毎に、リセット信号ＲＳＴを出力するリセット制御回路２７と、外部から入力可能とされ、且つ前記リセット対象となる回路の選択情報、を保持可能なラッチ回路２６とを具備し、前記リセット制御回路２７は、前記ラッチ回路２５に保持される前記選択情報に応じて、前記回路毎に前記第１のトリガー信号ＲＳＴ＿ＴＲＩＧ１を選択的に制御する。 （もっと読む）

メモリ(14)をテストする方法は、テストアドレス(46)のような複数のアドレスを生成し(62、66)、複数のアドレス各々の中身にアクセスしてそれらをストレージ回路(32、34)に保存し(64、68)、複数のアドレスについてテストを実行し(70)、アクセスアドレスをスヌープ回路(36)に送ることでメモリテスト回路にアクセスし(84、86)、複数のアドレスの内の少なくとも1つにアクセスアドレスが合致しているか否かを判定し、それに応じて少なくとも1つのヒットインジケータ(52、54)を生成し(88)、スヌープミスインジケータ(27)を生成し(92)、それがミスを示しているか否かを判定し、ミスを示していた場合、アクセスアドレスに応じてメモリにアクセスし(96)、ミスを示していなかった場合、ストレージ回路の内の選択された部分に相互接続マスタ(12)のスヌープデータを格納する、或いは相互接続マスタに対するストレージ回路の選択された部分からスヌープデータを読み取る(98)。
（もっと読む）

【課題】
有限の耐久性または持続性を有するメモリ装置からのモニタ・データの情報を分析する方法、システム、およびコンピュータ・プログラムを提供する。
【解決手段】
本発明による方法は、有限の耐久性および／または持続性を有する複数のメモリ装置からモニタ・データの情報を収集するステップであって、モニタ・データは既知に書込みサイクルの数を専用のメモリ・セルに格納された既知の内容のデータである、ステップと、そのモニタ・データの情報を分析するステップと、その分析するステップに基づいてメモリ装置の少なくとも１つに関してアクションを取るステップとを含む。更なるシステム、方法、およびコンピュータ・プログラムも開示される。 （もっと読む）

【課題】 半導体モジュールの不具合によるシステム不起動が生じた場合でも、不具合の原因を検出できるようにする。
【解決手段】 半導体装置ソケットは、半導体記憶装置を備えた半導体モジュールの挿入部を受けるソケット部と、システムへの挿入部と、半導体記憶装置の代わりに使用可能な代替半導体記憶装置と、半導体モジュールの半導体記憶装置と代替半導体装置との間でシステムとの接続を切り替える切替スイッチと、を備える。 （もっと読む）

【課題】ＳＩＰ型の半導体装置において、ロジックチップとメモリチップとの間の接続故障を特定して検出することができる半導体装置およびその試験方法を提供する。
【解決手段】複数のメモリ側パッドを有するメモリチップと、複数のメモリ側パッドのそれぞれに接続された、複数のコントローラ側パッドを有するメモリコントローラチップとからなる半導体装置において、コントローラチップに、コントローラ側パッドのそれぞれが入力に接続され、コントローラ側パッドから出力される信号のレベルに応じた試験信号を生成する複数の試験信号生成回路を設け、試験モードにおいて、信号を対応するコントローラ側パッドに出力した状態で、複数の試験信号生成回路のそれぞれが生成する試験信号を期待値と比較する。 （もっと読む）

【課題】セルフリフレッシュ機能を有するＳＤＲＡＭを備える複合機において、消費電力の低減のためにプロセッサを停止させる省電力モードから、通常動作モードへの移行にかかる時間を短縮する。
【解決手段】プロセッサ３２は、停止が解除された時及び電源投入時に初期動作プログラムを実行する。プロセッサ３２は、初期動作プログラムに基づいて、ＳＤＲＡＭ３４のセルフリフレッシュモードを解除し、プロセッサ３２による外部リフレッシュに切り替える。プロセッサ３２は、初期動作プログラムに基づいて、ＳＤＲＡＭ３４内に通常動作プログラムが正しく保持されていることを確認する。ＳＤＲＡＭ３４内に通常動作プログラムが正しく保持されていない場合は、プロセッサ３２は、初期動作プログラムに基づいて、フラッシュメモリ３３内の初期動作プログラムをＳＤＲＡＭ３４内に転送する。 （もっと読む）