【課題】符号化処理を利用した効率的なメモリ検査を行う。
【解決手段】検査対象のメモリについてパリティ情報を付加したデータをメモリに書き込んだ後、該データをメモリから読み出してランレングス符号化処理を行って符号化データを生成する。符号化装置は、書き込まれたデータについてビット列を参照して符号化データを生成する際に、該ビット列と付加されているパリティ情報とを比較してビット反転エラーを検出する。 （もっと読む）

【課題】 信頼性を確保しつつ、冗長性の確保のためのコストを低減する。
【解決手段】 複数のメモリーに対してそれぞれ同一のフィスカル情報を順次書き込み、フィスカル情報の記録量が所定値に達した場合、複数のメモリーのうちの一つに記録された情報を消去し、情報を消去した前記メモリーのうちの一つに対してフィスカル情報の書き込みを続行する。 （もっと読む）

【課題】別の処理により使用されるメモリ領域に誤ってデータが書き込まれてしまう可能性を抑える。
【解決手段】電子制御装置が備えるＣＰＵは、燃料噴射制御、点火制御及び電子スロットル制御処理を含む複数種類の制御処理を実行する。このＣＰＵは、ベースレジスタが記憶する基準アドレスに、指定された相対アドレスを加算して実効アドレスを算出し、この実効アドレスに基づき、ストア命令及びロード命令に対応するＲＡＭへのアクセスを行う構造を備える。各制御処理では、命令の発行時に、相対アドレスにより、アクセス先のメモリアドレスを指定する。また、各制御処理に対しては、異なる基準アドレスが割り当てられ、各制御処理の実行開始前には、ベースレジスタの値が、これから実行される制御処理に割り当てられた基準アドレスに更新される。この動作により、各制御処理に対しては、重複しない独立性の高いメモリ領域が割り当てられる。 （もっと読む）

【課題】簡易な装置にて異常個所をフィールドで特定することが可能な車両用ドア駆動制御検査装置を提供する。
【解決手段】書き込み指令手段２０２は、デュアルポートＲＡＭ１０１に接続されたＣＰＵ１、４に対してデュアルポートＲＡＭ１０１に対する書き込み指令を行い、読み出しデータ受信手段２０３は、ＣＰＵ１、４にてデュアルポートＲＡＭ１０１から読み出された読み出しデータを受信し、故障診断手段２０４は、書き込み指令手段２０２にて指令された書き込みデータと、読み出しデータ受信手段２０３にて受信された読み出しデータとの比較結果に基づいて、デュアルポートＲＡＭ１０１の故障を診断する。 （もっと読む）

【課題】データ管理テーブルに対する整合性の確認処理を高速に行なことが可能なデータ記憶装置を提供することにある。
【解決手段】実施形態によれば、データ記憶装置は、第１の管理テーブルを格納する記憶デバイスと、第２の管理テーブルを格納する記憶デバイスと、カウンタテーブル格納モジュールと、コントローラとを具備する。前記第１の管理テーブルは、フラッシュメモリのデータの記録場所を示すアドレス情報を有する。前記第２の管理テーブルは、前記フラッシュメモリの記録データの中で有効なデータを示すアドレス情報を有する。前記カウンタテーブル格納モジュールは、有効なデータ数のカウント値をアドレス単位で示すカウンタテーブルを格納する。前記コントローラは、前記第１の管理テーブルを参照して取得されるアドレス単位の有効なデータ数と、前記カウンタテーブルのアドレス単位のカウント値とを比較し、当該比較結果に基づいて前記第１及び第２の管理テーブルの整合性を確認する整合性確認処理を実行する。 （もっと読む）

【課題】書き込み不要なデータを非書き込みとし、書き込み処理時間を短縮することができる記憶装置、ホスト装置、回路基板、液体容器及びシステム等を提供すること。
【解決手段】記憶装置１００は、ホスト装置４００との通信処理を行う制御部１１０と、ホスト装置４００からのデータが書き込まれる記憶部１２０と、記憶部１２０のアクセス制御を行う記憶制御部１３０とを含む。制御部１１０は、ホスト装置４００からコマンドパケット及びデータパケットを受信し、データパケットの書き込みイネーブルビットが書き込み許可状態に設定されている場合には、アドレス情報の更新指示を行うと共に、データパケットのデータの書き込み指示を行い、書き込みイネーブルビットが書き込み非許可状態に設定されている場合には、アドレス情報の更新指示を行う一方で、データパケットのデータの書き込み指示を行わない。 （もっと読む）

【課題】アドレス変換テーブルのエントリデータに誤り訂正符号を付与することなく、そのエントリデータに生じたビット異常の訂正を可能とする。
【解決手段】半導体記憶装置２は、論理アドレスに対応する物理アドレスへの変換にかかるアドレス変換テーブル３１のエントリデータに付与された誤り検出符号をもとに、エントリデータに生じたビット異常を検出するアドレス変換テーブル異常検出部２１と、ビット異常が検出されたエントリデータに含まれる所定のビットを反転させたデータが、正常なエントリデータであるか否かを検査するエントリデータ検査部２２と、ビット異常が検出されたエントリデータを、検査された正常なエントリデータに置き換えるエントリデータ置換部２３と、を備える。 （もっと読む）

【課題】シリアルパラレル変換システムにおけるシリアル信号の変換処理に影響を与えることなく短時間で確実にＲＡＭの異常を検出する。
【解決手段】シリアル信号をパラレル信号に変換するシリアルパラレル変換回路１０１とＲＡＭ１２２の異常を検出する自己診断回路１０５と前記自己診断回路１０５で検出されたエラー情報が入力されるエラー制御部１０９とを備えたシリアルパラレル変換部１００と、前記シリアルパラレル変換回路１０１で変換されたパラレル信号が書き込まれるＲＡＭ１２２とを有するシリアルパラレル変換システムの異常検出装置において、前記自己診断回路１０５は前記シリアルパラレル変換回路１０１におけるシリアルパラレル変換処理期間にＲＡＭ１２２の異常診断をおこなう。 （もっと読む）

【課題】コンフィギュレーションメモリのエラーの検出から修正、復旧までをプログラマブル論理回路に影響を与えることなくエラーを隠蔽した状態で動的に行うことが可能なプログラマブル論理回路のエラー訂正回路を提供する。
【解決手段】エラー訂正回路１１は、プログラマブル論理回路の回路構成または配線構成を示す構成データおよびこの構成データの誤り検出符号化データが、ベースメモリＭから読み出されて格納されるコンフィギュレーションメモリ１２と、構成データと誤り検出符号化データとからエラー発生を検出するエラー検知部１３１、エラーが発生する前の構成データを保持する代替記憶部１３４、エラー通知により構成データを代替記憶部１３４が保持した構成データに切り替えるマルチプレクサ部１３３と、ベースメモリＭから構成データを読み出し、コンフィギュレーションメモリ１２に書き込み再構成する再構成制御部１４とを備えた。 （もっと読む）

【課題】 制御データの安定性を担保して、安定的な動作制御の実現を可能にした制御装置を提供する。
【解決手段】 設定レジスタ１３は、ドライバ４，５に対して行われる制御内容に対応したオリジナル制御データ７ＡをＲＯＭ７から取得し、設定済制御データとして登録する。誤り検出検査符号作成回路１５は、設定済制御データに基づき所定の規則に従って設定済誤り検出検査符号を作成する。比較回路１６は、ノイズ検出回路１４において設定レジスタ１３の電源用電圧が所定の許可条件を逸脱する変動をした場合には、オリジナル制御データ７Ａに基づいて前記所定の規則に従って作成されたオリジナル誤り検出検査符号７ＢをＲＯＭ７から読み出し、前記設定済誤り検出検査符号との比較を行う。設定レジスタ１３は、前記両符号に齟齬が存在すればオリジナル制御データ７Ａを改めてＲＯＭ７から取得して設定済制御データとして再登録する。 （もっと読む）

【課題】 回路規模の増加を抑えながら信頼性の高い故障検出を行う集積回路装置等を提供する。
【解決手段】 集積回路装置１であって、入力データ４００が書き込まれる複数のブロック１００、１０２を含む不揮発性メモリー１０と、ブロックのそれぞれに対応付けられ、ブロックに書き込まれたデータ（メモリーデータ）のそれぞれが所与のタイミングで書き込まれる複数のレジスター２０、２２と、メモリーデータおよびレジスターに書き込まれたデータ（レジスターデータ）を受け取り、比較処理を行う比較部３０とを含む。比較部３０は、全てのメモリーデータが一致するか否か判定するための第１の比較処理と、複数のブロックの各ブロックについて当該ブロックのメモリーデータと当該ブロックに対応づけられたレジスターに書き込まれたレジスターデータとが一致するか否かを判定するための第２の比較処理を行う。 （もっと読む）

【課題】メモリチェックで検出されるエラーが復旧不可能な故障であるかどうかを検出することができるメモリ装置およびそのセルフチェック制御方法を提供する。
【解決手段】２つのメモリ（１０１ａ、１０１ｂ）にそれぞれ対応するエラー検出機能（１０２ａ、１０３ａ、１０２ｂ、１０３ｂ）が設けられた二重化メモリ部（１００ａ、１００ｂ）と、二重化メモリ部のそれぞれのデータに対するエラー検出結果に基づいて、一方のメモリのデータでエラーが検出された場合に他方のメモリの対応したデータで修正するエラーチェック処理を各メモリの所定領域全体にわたって繰り返すセルフチェック部（１１０−１１２）と、エラーチェック処理を繰り返した際の異常判定回数CNT(X)が所定回数に達した時にデータ修正不可能と判定する判定部（１１０）と、を有する。 （もっと読む）

【課題】データチェックによりエラーとなったメモリ領域に対して、不揮発性メモリの故障によるエラーなのか、電源の瞬断等により偶然生じたエラーなのか判別することが可能な電子制御装置を提供する。
【解決手段】中央演算処理装置１０は、第２の不揮発性メモリ１３の領域から制御データを読み出す場合、この制御データを読み出す領域の１つ前の領域のステータスデータを参照して、正常に記憶がされていないと判定したとき、１つ前の領域の故障履歴を参照して、故障の可能性があると判定したとき第２の不揮発性メモリ１３が故障したと判定し、故障の可能性がないと判定したとき１つ前の領域の故障履歴に故障の可能性があることを書き込む。 （もっと読む）

【課題】ユーザに制御結果を誤解させない学習制御の技術を提供する。
【解決手段】車両の電源から導かれる第１系統より電力の供給を受け、不揮発性の第１記憶部にデータを書き込むデータ書込装置は、書込要求に応答して、電源から導かれる第２系統より電力の供給を受け、データを記憶可能な第２記憶部に記憶された書き込みの対象データを、第１記憶部に書き込み、主電源からの電力供給が停止した後に開始する際は所定の初期表示を行う表示装置に、第１記憶部へのデータの書込結果を表示させ、第１記憶部に書込む際に、第１系統からの電力供給が停止された後に開始された場合は、第２記憶部に記憶された対象データを第１記憶部に書き込む第２書込手段は、書込要求を制御手段から受け付けたときに有効化し、書込要求をユーザから受け付けたときに有効化しない。このため、ユーザに制御結果を誤解させない学習制御を実現することができる。 （もっと読む）

【課題】不揮発性の記憶部に記憶されたデータの破壊を抑止できる記憶装置、基板、液体容器、システム及び不揮発性の記憶部の制御方法等を提供すること。
【解決手段】記憶装置２０は、不揮発性の記憶部６０と、不揮発性の記憶部６０を制御する制御部３０と、を含む。制御部３０は、電源異常状態を検出する検出回路３２と、不揮発性の記憶部６０に対する読み出し又は書き込みのアクセス制御を行い、検出回路３２により電源異常状態が検出された場合に、不揮発性の記憶部６０に対する読み出し又は書き込みのアクセス制御を停止するアクセス制御部３６と、を有する。アクセス制御部３６は、アクセスサイクルの開始後に検出回路３２により電源異常状態が検出された場合には、そのアクセスサイクルにおける読み出し又は書き込みのアクセス制御については、停止せずに完了する。 （もっと読む）

【課題】主制御部が正常に動作し得ない状態に陥っても情報退避処理を正常に行なうことができるようにする。
【解決手段】メインＣＰＵ２１２が電子機器の全体動作を制御する。メインＣＰＵ２１２が動作を制御するに当たって使用する情報をシステムメモリ２２２に記憶する。システムメモリ２２２とは別に情報退避用にブートメモリ２２４を用意する。情報退避処理を行なう機能部として、メインＣＰＵ２１２とは別に情報退避制御部２６０を設ける。メインＣＰＵ２１２の動作が正常であるか異常であるかを副監視部２６４で監視し、副監視部２６４がメインＣＰＵ２１２の異常な動作を検知したときには、情報退避処理部２６６は、システムメモリバス２５２と第１副データバス２５４の制御権をメインＣＰＵ２１２に解放させ、情報転送記憶部２８６を直接制御して、システムメモリ２２２の退避データ領域２２２ａの情報をブートメモリ２２４に退避する。 （もっと読む）

【課題】管理情報の保存中における性能の低下を防止できるコントローラ、データ記憶装置、及び復元方法を提供する。
【解決手段】揮発性の管理メモリ３０は、フラッシュメモリ１１の使用状態を管理する管理情報を記憶する。管理情報保存部５３は、管理情報を複数の分割片に分割し、各分割片をフラッシュメモリに個別に保存する。主制御部３２は、複数の分割片の保存中にホスト装置２から命令を受け付け、各分割片が保存される合間に命令に従ってフラッシュメモリに対するデータ処理を行い、管理情報をデータ処理の内容に応じて更新し、管理情報の更新内容を示すログを作成する。ログ保存部５１はログをフラッシュメモリに保存する。復元部５４は、フラッシュメモリに保存された複数の分割片を管理情報として管理メモリに読み出し、フラッシュメモリに保存されたログに従って管理情報を更新し、更新後の管理情報を復元する。 （もっと読む）

【課題】記憶装置において、実データと誤り検出符号の読み出しと書き込みを効率化する。
【解決手段】記憶装置は、不揮発性のメモリーセルアレイと、Ｎビット（Ｎは２以上の所定の整数）のアクセス単位でメモリーセルアレイのデータ書き込みとデータ読み出しを実行するメモリー制御回路と、を備える。メモリーセルアレイは、書き換え可能領域と、読み出し専用領域と、を有する。書き換え可能領域は、アクセス単位を構成するＮビットが実データと誤り検出符号の両方を含むように構成されている。読み出し専用領域は、アクセス単位を構成するＮビットが実データのみを含む実データ領域と、アクセス単位を構成するＮビットが誤り検出符号のみを含む誤り検出符号領域とに区分されている。 （もっと読む）

【課題】故障診断プログラム自体にメモリエラーがある場合であっても、メイン処理の性能を低下させることなく短時間で主記憶装置の故障診断を行う簡易な構成の数値制御装置を得ること。
【解決手段】数値制御装置が、故障診断の対象となる領域として複数の故障診断領域を有した主記憶装置５と、故障診断を行う故障診断領域のデータを退避させおくＥＣＣテンポラリメモリ６Ａと、故障診断領域の故障診断を行う故障診断部１６と、主記憶装置５の故障診断を行う際に故障診断を行う故障診断領域のデータをＥＣＣテンポラリメモリ６Ａにコピーして退避させる診断領域退避部１５と、故障診断部１６が主記憶装置５の故障診断を行なった後に、ＥＣＣテンポラリメモリ６Ａに退避させておいた故障診断領域のデータを主記憶装置５に戻す診断領域復元部１７と、を備える。 （もっと読む）

【課題】少なくとも４つ以上の信号線を介して受け取った信号の判定を行う、ロバスト性や冗長性を高めた信号判定回路を提供すること。
【解決手段】信号を判定する信号判定回路１は、少なくとも４つの信号線１００を介して信号を受け取り、受け取った全信号のうち、信号同士が同じ値をとる信号数が半数を超えない場合にはエラー信号を出力するエラー信号生成回路１０と、受け取った信号のいずれかの信号を選択し出力する出力選択回路３０とを含む。 （もっと読む）