【課題】パッシブ型のＲＦＩＤタグを備えた交換部品が着脱可能に装着され、当該交換部品を用いて記録媒体に画像を形成する画像形成装置において、データ書き込み中の電源オフ操作や交換部品の取り外し操作によるＲＦＩＤタグの破壊を防止する。
【解決手段】装置本体１０は、ＲＦＩＤタグ２１と無線通信を行うリーダライタ１１と、このリーダライタ１１を介してＲＦＩＤタグ２１にデータを書き込むコントローラ１５と、装置周辺の人体の有無を検知する人体検知センサ１４と、を備える。コントローラ１５は、人体検知センサ１４により人体が検知されている期間においては、電源オフ操作や交換部品の取り外し操作が行われる可能性があるので、ＲＦＩＤタグ２１への書き込みを停止する。 （もっと読む）

【課題】 ＩＣカード処理装置からのコマンドに応じてＩＣカードが不揮発性メモリ上のデータ格納領域へのデータの書き込みを行う処理に要する時間を短縮することができる。
【解決手段】 外部装置から受信したコマンドに基づいてデータを不揮発性メモリ上のデータ格納領域に書き込む必要がある場合、不揮発性メモリ上のバッファ領域に当該データを書き込み、上記バッファ領域へのデータの書き込みが終了した際にバッファ領域への書き込み完了を示す応答データを外部装置へ出力し、当該データをデータ格納領域に書き込むようにしたものである。 （もっと読む）

フラッシュメモリ等のパーシスタントメモリにおけるエラーを検出するための技術が提供され、ここで、データ項目の値が、すでに割り当てられたメモリセグメントの一方の終端部に連続的に付加されたメモリロケーションに格納される。新しいロケーションが付加された場合、新しいロケーションのアドレスを示すポインタが、その項目の前の値のロケーションに格納される。最新のロケーションのアドレスは、ポインタが再印加されるときはいつでも決定される（２１）。ロケーションのポインタフィールドは、値が最後のロケーションのアドレスよりも大きいポインタについて検索される（２４）。このようなポインタ値が見つけ出された場合、これは、例えば、パワーがポインタ書き込みサイクルの完了の前に取り除かれたために、ポインタ値を書き込む場合にエラーが生じたことを示す。
（もっと読む）

【課題】複数種類のメモリ装置を煩雑な操作を行うことなく検査することができる検査装置を提供する。
【解決手段】メモリカード２と電気的に接続するＩ／Ｆ１１と、複数の通信方式および検査処理のうち、取得した属性情報ＤＺに応じた通信方式および検査処理を選択し、当該選択した通信方式および検査処理に基づいてＩ／Ｆ１１を介して通信を行い、当該通信結果に基づいてメモリカード２の検査を行うＣＰＵ１９とを設けたので、複数種類のメモリカード２を煩雑な操作を行うことなく検査することができる。 （もっと読む）

ポータブルデータ記憶デバイスは、ＵＳＢ制御装置２と、マスター制御ユニット７と、ＮＡＮＤフラッシュメモリデバイス９とを含む。マスター制御ユニット７は論理アドレスに書き込まれることになるデータと、論理アドレスからデータを読み出す命令を受け取る。マスター制御ユニット７はメモリアドレスマッピングテーブルを使用して、論理アドレスをメモリデバイス９中の物理アドレスに関係付け、論理アドレスに対応する物理アドレスにデータを書き込み、または物理アドレスからデータを読み出す。物理アドレス領域の異なるものが、異なる時間において論理アドレスに関係付けられるように、マッピングは間隔をあけて変更される。このことはデバイスの速度を増加させ、データが比較的頻繁に書き込まれる論理アドレスに永続的に関係付けられることによる物理アドレスの急速な劣化が起こらないことも意味する。 （もっと読む）

ブロック管理システムを伴う不揮発性メモリにおいて、ブロック管理システムについての制御データなどの重要なデータが、複製されて保持される。多状態メモリにおける重要なデータの２つのコピーをエラーに対して強いように書き込みおよび読み出すために、様々な方法が説明される。本発明の他の態様によれば、制御データを含むメモリブロックに対するプリエンプティブなガーベッジコレクションにより、このような数多くのメモリブロックが同時にガーベッジコレクションされる必要があるという望ましくない状況を回避する。
（もっと読む）

メモリ装置及びメモリ方法は、フレームの第１の部分のCRCコードを、フレームの第２の部分の転送が終わる前に送信し、受信する。CRCを用いて、フレームの第１の部分を、フレームの第２の部分が完全に受信される前に確かめ得る。フレームの第１の部分におけるコマンドや他の情報を、フレームの残りの部分を待つことなく用い得る。他の実施例を本明細書及び特許請求の範囲に記載する。
（もっと読む）

フラッシュメモリの隣接する領域でのフラッシュメモリの動作による外乱に対して感受性が強いフラッシュメモリに蓄積されるデータの完全性を保持するために、有効データが破損され回復不能になる前に、外乱を引き起こすイベントに起因してデータの読み出し、修正、および書き換えが行われる。メモリシステムが実行すべき別の高い優先順位の処理がある場合、修正アクションのうちのいくつかの実行指令を保留することによって、データの完全性とシステムパフォーマンスとを保持するという、時として相矛盾する必要性のバランスがとられる。非常に大きな消去単位を利用するメモリシステムでは、消去単位の容量よりもずっと少ないデータ量の効率的な書き換え処理に一致するように修正アクションが実行される。
（もっと読む）

本発明は、幾つかの削除可能な、実メモリブロックアドレス（ＳＢＡ）によってアドレス指定可能な複数のメモリブロック（ＳＢ）を備え、このメモリブロックは、割り当てテーブル（ＺＴ）による論理ブロックアドレス（ＬＢＡ）から実メモリブロックアドレス（ＳＢＡ）の一つへのアドレス変換によってアドレス指定可能であり、前記割り当てテーブル（ＺＴ）は、少なくとも有効データエリア（ＮＢ）、バッファブロックエリア（ＢＢ）、欠陥エリア（ＤＢ）及び予約エリア（ＲＢ）に区分されており、削除時のエラーに応じて相当するブロックが予約ブロックと交換され、そのメモリブロックアドレスが欠陥エリア（ＤＢ）に取り込まれる不揮発性メモリシステムの欠陥メモリブロックの管理方法に関する。 （もっと読む）

本発明は、１つまたは複数のメモリチップを、対応するメモリチップインタフェースを介して接続するためのハブチップに関する。このハブチップは、ハブチップをアドレスバスに接続するためのアドレス入力部と、別のアドレスバスに接続するためのアドレス出力部と、アドレス入力部に与えられたアドレスを用いて、接続されたメモリチップのうちの１つをアドレス指定するため、または、与えられたアドレスをアドレス出力部に与えるためのアドレス復号器ユニットとを有する。このハブチップの特徴は、与えられたチェック用データを用いて、１つまたは複数のメモリチップのメモリ領域中のエラーを検出するためのエラー認識ユニットを有する点にある。
（もっと読む）

【課題】 複数のメモリカードの検査を同時に行うことができ、操作が容易で、短時間に多数のメモリカードの検査が可能なメモリカード試験装置の実現を課題とする。
【解決手段】 メモリカードを装着する複数のコネクタ２１−０〜２１−Ｎと、所定の試験信号を生成し複数のメモリカードに共通に伝送すると共に、メモリカードの各々からの応答信号を個々に取り込んで判定する機能を実現するＦＰＧＡ１からなるゲート回路と、判別結果の良否をメモリカードの各々について表示するＬＥＤ２２−０〜２２−Ｎとを設ける。 （もっと読む）