【課題】ランダムなテストパターンと機能カバレッジを利用したシステムＬＳＩの論理回路機能検証機能における機能カバレッジアイテムの抜け、また、これに伴う不具合の看過を防止する。
【解決手段】論理回路の機能検証装置は、ＲＴＬ３で記述された論理回路について予め想定した機能カバレッジアイテム２に対し、所定のテストプログラムによるテストにより正しい結果が得られた機能カバレッジアイテムの網羅率（機能カバレッジ）を算出する機能シミュレータ６と、前記テストプログラムによるテストのコードカバレッジを算出するコードカバレッジ算出部と、テスト中に、前記コードカバレッジに変化があり、かつ、前記機能カバレッジに変化が無かった場合のテストパターンを想定外動作テストパターン１１として出力する想定外動作検出部１０と、を備える。 （もっと読む）

【課題】この発明は、回路記述を論理検証するための検証環境であるテストベンチの生成に要する作業工程を削減し、論理回路の検証に要する時間の大幅な短縮化を図ることを可能とした論理機能検証装置及び論理機能検証方法を提供することを目的としている。
【解決手段】検証対象（１２）となる論理回路が有する複数のポートから所定の機能に対応するポートのグループを指示し、指示されたポートグループを構造体化してその構造体に対応するポートのデータを保持するためのキュー（１９）を作成する。そして、キュー（１９）に基づいて予め用意された雛形を参照して合否判定関数を生成し、生成された合否判定関数とキュー（１９）により保持されたデータとに基づいて、予め用意された合否判定ロジックの雛形を参照して論理回路を合否判定するためのロジックを生成する。 （もっと読む）

【課題】シミュレーションを高速で実行することが可能な検証用モデルを生成することができるようにする。
【解決手段】 ソフトウェアの検証に用いるハードウェアモデルを生成するソフトウェア検証用モデル生成装置であって、検証に用いるハードウェアの状態を記憶する場所を指定するコードを生成する記憶コード生成部１３と、検証に用いるハードウェアに対して与えられる入力情報列を基にして、検証に用いるハードウェアに対して各入力情報列を入力した場合の当該ハードウェアの動作に対応したハードウェアモデルとして入力情報列モデルを生成する入力情報列モデル生成部１１と、検証に用いるハードウェアに対して入力がないときのハードウェアの動作に対応したハードウェアモデルとして無入力時モデルを生成する無入力時モデル生成部１２とを備える。 （もっと読む）

【課題】 有効状態を計算する種々の技術が開発されてきたが、従来の検証技術は、種々の性能の不利点を有する。従って、柔軟且つ効率的なハードウェア及びソフトウェア検証を可能にする技術が必要である。

【解決手段】 方法及びシステムは、システムの選言的遷移関係分割を構築し、及び当該遷移関係の操作から到達可能状態を得る。システムの特性は、得られた到達可能状態をシステムの目標仕様に関し分析することにより、検証されて良い。 （もっと読む）

【課題】 よりテストパターンの省略効果が高く、半導体装置の設計データに対する機能検証にかかる時間及びコストをより効果的に削減できる機能検証技術を提供する。
【解決手段】 記憶領域の複数と論理回路を備えた半導体装置の設計データに対しテストパターンを複数用いて行なう機能検証であって、テストパターン夫々を、書き込み処理パターンを除く部分テストパターンを比較して所定のテストパターン群に分類する分類工程と、テストパターン群毎に、基準テストパターンに含まれる読み出し処理パターンを特定し、夫々に対応する内部状態を記憶する内部状態記憶工程と、テストパターン群毎に、テストパターン夫々における読み出し処理を実行する記憶領域とその記憶内容に基づいてテストパターンの実行順序を設定し、各テストパターンで利用する内部状態を選択する実行手順設定工程と、選択した内部状態を用いて機能検証を実行する機能検証工程とを実行する。 （もっと読む）

【課題】論理意図を類推不能でかつ、不具合を再現可能なＨＤＬデータを自動的に生成する。
【解決手段】ＨＤＬファイル一覧のうち、論理を特定するための名称を類推不能に変更するとともに、コメントを削除する。そして、変更後におけるＨＤＬファイル一覧から、不具合の再現に最低限必要となるモジュールを特定する。つぎに、特定されたモジュール内の論理のうち、不具合の再現に必要のない論理を削除し、不具合を再現可能なＨＤＬデータを自動的に生成する。 （もっと読む）

【課題】ＲＴレベルから最終的なＡＳＩＣまでの各抽象度の設計段階で、検証対象回路の内部の動作をチェックできる半導体集積回路を提供する。
【解決手段】入力信号ＩＮに従って予め定められた論理処理を行って出力信号ＯＵＴを出力するステートマシン１１と組み合わせ回路１２を有するシステムＬＳＩ１０に、信号線１３の状態の異常を検出するための機能検証回路２０を設ける。機能検証回路２０は、ハードウエアに変換可能なハードウエア記述言語で記述され、かつ論理回路として合成されたもので、内部の信号線１３の状態の履歴を保持する状態履歴保持部２１と、状態履歴保持部２１に保持された状態履歴に基づいて信号線１３に出力されるべき信号を生成する遷移チェック信号生成部２２と、遷移チェック信号生成部２２で生成された信号と信号線１３に出力された信号を比較する比較部２３と、比較結果を出力する出力部２４を備える。 （もっと読む）

【課題】ディジタル回路のランダム検証システムにおいて、カバレッジポイントの設定に必要な検討項目が多いため、検討に必要な工数が大きく、かつ検討の誤りに起因する検証品質の低下の余地が大きい。
【解決手段】ディジタル回路の仕様で定義された制約条件からカバレッジポイントを抽出する。 （もっと読む）

【課題】 複数のプロセッサによって共有されるキャッシュのキャッシュミスの原因を特定可能とする。
【解決手段】 複数のタスクを実行する複数のプロセッサと、各プロセッサによって共有されるスヌープ機能付きキャッシュとを具備するシステムＬＳＩをシミュレーションする際に、スヌープ機能付きキャッシュの動作を監視する。複数のタスクのタスク情報を取得し、監視結果であるキャッシュコントローラの内部信号とタスク情報とを関連付ける。 （もっと読む）

【課題】実装置のタイミング制約の確認にかかる労力を軽減することが可能なタイミング解析回路を提供する。
【解決手段】バスマスタ１１１は、所定のパターンを示す同期信号と基準クロック信号とを同期して送信する。リタイミング部１１２は、バスマスタ１１１から送信された同期信号を遅延して送信する。バススレーブ１２１は、リタイミング部１１２から送信された同期信号をその基準クロック信号に同期して取り込み、その取り込んだ同期信号を記憶部１２２に格納する。解析部１１３は、リタイミング部１１２の遅延量を調節して、記憶部１２２に格納された同期信号を調整する。また、解析部１１３は、記憶部１２２に格納された同期信号が示すパターンと所定のパターンとにずれが生じるずれ遅延量を求める。 （もっと読む）

【課題】機能検証の途中経過に応じて機能検証に係る制御を行うことのできる論理回路検証装置を提供すること。
【解決手段】論理回路検証装置は、ハードウェア記述言語で記述され、ハードウェア記述言語による記述中にスクリプト記述が埋め込まれた回路設計情報を記憶する第１の記憶部と、第１の記憶部から読み出した回路設計情報をコンパイルして、回路設計情報のハードウェア記述部分を第１の回路データに変換し、回路設計情報のスクリプト記述部分をスクリプトデータに変換するデータ変換部と、データ変換部から入力された第１の回路データを用いてシミュレーションを行う第１のシミュレーション部と、データ変換部からスクリプトデータが入力され、第１のシミュレーション部からの指示に応じてスクリプトデータを処理するスクリプト処理部とを備える。 （もっと読む）

【課題】ネットリストから消費電力ピークの見積を少ない工数で行う。
【解決手段】本発明の消費電力のピークを見積もるプログラムツールでは，第１の期間にわたり論理シミュレーションを実行して第１の期間内の所定の区間毎のゲーティッドクロックの動作データ，例えば動作波形データや動作回数データ，を抽出する一次処理を行う。そして，動作データから求められる単位時間あたりの動作率が，他の区間より高くなる１つ又は複数の区間からなる絞り込み区間を見つけ，その絞り込み区間を第２の期間とする。そして，その第２の期間にわたり論理シミュレーションを実行してクロックサイクル毎の信号波形データを抽出し，当該信号波形データからクロックサイクルに対応した消費電力データを求める二次処理を行う。 （もっと読む）

【課題】 ソフトウェアシミュレーションとハードウェアシミュレーションの同期型シミ
ュレーション装置による協調シミュレーションの速度を向上する。
【解決手段】 協調動作制御部３００は、ソフトウェアシミュレーション装置１００およ
びハードウェアシミュレーション装置２００のシミュレーション動作を制御し、同期情報
の通信を行うとともに同期情報の同期条件を判定する。その結果に基づき、ソフトウェア
シミュレーション装置１００およびハードウェアシミュレーション装置２００に動作サイ
クル数を設定する。同期条件が不成立の時に、２以上の動作サイクル数を設定してシミュ
レーション動作させ、通信回数を減らして、協調シミュレーションを高速化する。 （もっと読む）

【課題】微修正したネットリストに対して論理シミュレーションを行うことなく消費電力の算出を可能にする。
【解決手段】第１のネットリストに対して論理シミュレーションにより求めた動作率データを，第１，第２のネットリストのゲーティッドクロックバッファの対応関係に基づいて流用し，その動作率データから微修正された第２のネットリストの消費電力を算出する。対応関係は，第１，第２のネットリストを解析し，ゲーティッドクロックバッファとレジスタのクロックツリー構造から探索する。 （もっと読む）

【課題】形式的検証を実施したときに、ＲＴＬ記述において定量的な検証進捗を提供することができない。
【解決手段】本発明の半導体集積回路の回路検証方法は、論理回路を設計したＲＴＬ記述を導入するＲＴＬ導入工程Ｓ１０と、ＲＴＬ記述をネットリストに変換するネットリスト変換工程Ｓ２０と、論理回路の動作仕様を示すプロパティを導入するプロパティ導入工程Ｓ３０と、プロパティを用いてネットリストに対して形式的検証を実施する形式的検証実施工程Ｓ４０と、検証されたネットリストのサブセットを用いて、ＲＴＬ記述において、検証されたネットリストのサブセットに対応するＲＴＬ記述のサブセットを抽出するサブセット抽出工程Ｓ５０とを含み、ＲＴＬ記述において定量的な検証進捗を提供することが可能になる。 （もっと読む）

【課題】エミュレーションの処理速度が向上できるエミュレーションシステムを提供する。
【解決手段】本発明のエミュレーションシステムは、コントローラと、使用者回路を含み使用者回路をエミュレーションするエミュレーション計算部と、コントローラの制御によってエミュレーション計算部が前記使用者回路をエミュレーションして生成したエミュレーションデータを貯蔵するエミュレーション貯蔵部と、コントローラの制御によって複数のコンピュータに分散されるように前記エミュレーションデータを伝送するインターフェース装置とを含む。 （もっと読む）

【課題】コアＩＰモデルを用いて実際コアＩＰ回路を含む半導体集積回路のインテグレイションをシミュレーションすることができる半導体集積回路の間接シミュレーション方法及び間接シミュレーション装置を提供する。
【解決手段】半導体集積回路の間接シミュレーション方法は、入力及び出力ピンでサークルチェーンを構成して実際コアＩＰ回路に代わるコアＩＰモデルを提供し、コアＩＰモデルに対するテストベンチを生成し、生成されたテストベンチを用いてコアＩＰモデルが含まれた半導体集積回路のインテグレイションをシミュレーションする。 （もっと読む）

【課題】ネットリスト形式で記述されたＨＤＬに対してイベント数を減らしてＲＴＬ記述に変換することによってイベントドリブン方式でのシミュレーションを高速化する。
【解決手段】 論理回路読込部１８によりネットリスト形式ＨＤＬで記述された論理回路と、論理回路中のインスタンスに対応するライブラリのＲＴＬ形式で記述された下位の論理回路（下位モジュール）を論理回路記憶部２０に読込む。ライブラリ階層展開部２２は、論理回路中のインスタンスに対してライブラリの階層を展開する処理を行ってＲＴＬ形式に変換する。代入文削除部２４はＲＴＬ形式に変換した論理回路中の代入文を置換して削除する。論理回路出力部２６は変換の済んだ論理回路をＲＴＬ形式で出力する。ライブラリ１６の論理回路がネットリスト形式ＨＤＬで記述されている場合、論理回路の場合と同様にＲＴＬ形式ＨＤＬに変換する。
（もっと読む）

【課題】 アサーションベース検証を採用した場合、ＤＵＴの誤りを見逃す可能性を警告し、検証精度の低下を防止し、無駄な検証の実施を防止する。
【解決手段】 論理システムの設計データを有限状態機械に変換し、設計データの検証に用いるアサーションを該アサーション記述毎に内部表現に変換する。有限状態機械の状態遷移を辿り、内部表現が成立する条件が含む有限状態機械の状態を内部表現毎に求める。変換された有限状態機械の動的検証をテストに従って実施し、動的検証した有限状態機械の状態をテスト毎に求める。それぞれ求めた状態の包含関係を判定し、判定結果に応じて、検証を実施可能なアサーションとテストの組み合わせに分類する。 （もっと読む）

【課題】 検証未実施のアサーションを実施させるべくテストを生成し、アサーションを実施可能とする。
【解決手段】 ハードウェア記述言語で記述された論理システムの検証に用いるアサーションの中から検証未実施のアサーションを抽出する。ハードウェア記述言語で記述された論理システムを有限状態機械に変換し、抽出された検証未実施のアサーションを内部の表現に変換する。有限状態機械の状態遷移を辿り、内部表現の前提条件が含む有限状態機械の状態を求め、有限状態機械の状態と状態遷移とに基づき、検証未実施のアサーションを実施させるためのテストを生成する。 （もっと読む）