【課題】従来の設計資産を有効に活用しつつ、半導体装置に含まれる機能ブロックの電源供給を停止した状態の動作検証を行うこと。
【解決手段】設計装置は、ステップ３５において、電源電圧を供給停止する電源端子を内部ノードとして定義した電源端子情報２３ａをライブラリ２３から読み出し、半導体装置の電源電圧情報２２を使用して機能ブロックの電源端子情報のマッピング処理を行う。そして、設計装置は、ステップ３６において、ライブラリ２３を参照し、半導体装置のネットリスト２１に基づいて、マッピング処理後の電源端子に電源をオフする信号を入力して論理シミュレーションを実行する。 （もっと読む）

【課題】設計者の負担を削減しつつ消費電力削減用に加えた回路変更の動作検証を行う。
【解決手段】動作抑制のための制御信号によって信号値が固定された信号の伝播範囲が所定の範囲内に収まることを確認するために、論理シミュレーションの結果によって動作抑制モードになったことを検出した場合には、検出時刻及び信号値が固定されたネットを含む動作率抑制情報リストを信号値が固定されたネットに設定し、論理シミュレーションの結果に従って当該動作率抑制情報リストを次のネットに伝播する。回路変更が適切に行われていれば、論理シミュレーションの結果が動作率抑制情報リストの伝播条件を満たさないようになるので、所定の範囲以上には動作率抑制情報リストは伝播されず、問題ないと判断される。 （もっと読む）

【課題】高位レベルのイベントに関するアサーションを正確かつ簡単に記述できるようにする。
【解決手段】本発明の一態様としての検証方法は、複数の各イベントの開始および終了をそれぞれ時系列に記録したトレースの入力を受け付け、前記イベントの発生順序に関する性質または制約を、時相演算子を含む含意により記述したアサーションの入力を受け付け、前記トレースに基づき前記複数のイベントの階層構造を解析し、階層レベル毎に前記イベントの発生順序を表した階層構造トレースを生成し、前記アサーションに含まれる前記含意の前件および後件の少なくとも一方に基づいて各前記階層レベルのうちの１つである選択階層レベルを選択し、前記階層構造トレースに基づき、前記アサーションの真偽を判定し、判定において、前記含意に含まれる前記時相演算子に対する処理を、前記階層構造トレースにおける前記選択階層レベルのトレースに基づいて行う。 （もっと読む）

【課題】高速なシミュレーション方式と、低速で精度の高いシミュレーション方式との切り換え自由度を向上させ、好適にシミュレーションを実行する情報処理装置を提供する。
【解決手段】本発明は、シミュレーションを実行する情報処理装置で解釈可能なネイティブコードを用いてシミュレーションを実行する第１のシミュレータと、ターゲット計算機で解釈可能な実行命令コードを用いて１命令毎にシミュレーションを実行する第２のシミュレータとを連携して実行する情報処理装置に関する。具体的には、本情報処理装置は、ターゲット計算機のシミュレーションの一部の処理を前記第１のシミュレータと前記第２のシミュレータとの間で切り換えて実行させる。ここで、本情報処理装置は、切換先のシミュレータに応じて、各シミュレータ間の処理を同期させ、各シミュレータ間の情報伝達経路を配線する。 （もっと読む）

本発明の一実施形態は、不確定値を使用して、レジスタ転送レベル設計の動作コンストラクトをシミュレーションするシステムを提供する。該システムは、表現の値に応じて、異なって動作するコンストラクトを含む、ハードウェア記述言語コードを受信してもよく、例えば、コンストラクトが、制御表現の値に基づいて、コードの異なる部分を実行してもよく、または、インデックス表現の値に基づいて、異なる記憶場所にデータを記憶してもよい、等である。表現の値が不確定であるという決定に応じて、該システムは、表現によって制御される２つ以上の代替を実行し、次いで、結果を何らかの規定の様式で結合することができる。本発明の実施形態は、ユーザが、レジスタ転送レベルシミュレーションによって生成される結果と、関連ゲートレベルシミュレーションによって生成される結果との間の不一致を低減することを可能にできる。
（もっと読む）

【課題】半導体デバイスのシミュレーションに必要なパラメータを読み出すための構成を簡素化する。
【解決手段】ハードウェア記述言語に基づく論理回路が形成された半導体デバイス（102）のエミュレーションのための信号をデバイスへ入力する手段（140）と、論理回路に対応したハードウェア記述言語によりシミュレーションを実行する手段（110）と、シミュレーションに係るパラメータをデバイスから取得する手段（107）と、取得したパラメータをシミュレーションに適用する手段（111）と、パラメータ取得前に論理回路を修正する手段（130）とを備える。論理回路を修正するとき、その論理回路にてパラメータを記憶する記憶素子がリング型のシフトレジスタとして動作するためのバイパス配線（101A）と、バイパス配線を介して各記憶素子のパラメータを読み出す読出部（101B）とを付加する。 （もっと読む）

【課題】ＬＳＩの初期の設計段階で少ない工数で比較的高精度の電力を見積もる
【解決手段】Ｃ言語またはハードウエア記述言語で機能記述されたＬＳＩデータの電力見積方法では，ＬＳＩデータは複数のブロックを有する設計済み回路マクロのデータを有し，電力見積方法は，ＬＳＩデータの論理シミュレーションを実行し，ＬＳＩデータに含まれる複数の命令の実行に対応する回路マクロ内のブロックの動作モード履歴を出力するＬＳＩシミュレーション工程と，回路マクロ内の複数のブロックのうち少なくとも一部のブロックについて動作モード毎の電力変動範囲データと残りのブロックについての電力変動範囲データとを有する電力ライブラリを参照し，動作モード履歴に対応する電力変動範囲を抽出し当該抽出した電力変動の範囲を累積してＬＳＩデータの電力変動の範囲を生成する電力見積工程とを有する。 （もっと読む）

【課題】基本になる回路モデルに対して新たに開発する回路の等価性の検証に当該基本になる回路モデルのためのテストベンチを流用する検証方法を提供する。
【解決手段】所定の言語で回路が記述された手本モデルと手本モデルのためのテストベクタ生成モデルとを用いて検証対象モデルの等価性を検証するために、サイクル精度で手本モデルと手本モデル用テストベクタ生成モデルとの間で信号の入出力を行いながら、手本モデルと同じタイミングで手本モデル用テストベクタ生成モデルからの出力を手本モデルの信号毎に入力ＦＩＦＯ群に書き込む処理と、前記検証対象モデルと同じ動作タイミングで前記入力ＦＩＦＯ群からデータを読み込んで検証対象モデルに出力する処理を行なう。前記手本モデルの出力と前記検証対象モデルの出力とが対応する信号名毎に出力ＦＩＦＯペア群に書き込まれ、書き込まれた信号名毎のペア出力に対して一致判判定が行われる。 （もっと読む）

【課題】検証対象である論理回路の動作や状態を階層的に示すことで、実施したシミュレーションで論理回路がどのように動作し問題に至ったのかを理解することを容易にすること。
【解決手段】表示画面１００には、波形表示領域１０１と補足情報表示領域１０２を有する。波形表示領域１０１には、周知の描画システム関数を用いて、信号の時間方向の波形の左から右の時間の流れが示される波形図１０３が表示されている。補足情報表示領域１０２には、波形図１０３内の波形が何を意味しているのか（この通信用マクロの例では何が転送されているのか）を示すシーケンス図１０４が補足情報として追加表示されている。このシーケンス図１０４にはどのようなパケット（データの固まり）がバス上でどの方向で、どのような順序で転送されているか、を示している。 （もっと読む）

【課題】Ｎサイクルのマルチサイクルパスを含んだクロック同期の論理回路の検証を、回路設計初期段階で簡単な方法で実施することができるシミュレーション装置を提供することを課題とする。
【解決手段】クロック信号に同期してＮサイクルのマルチサイクルパスの動作をする論理回路を含む検証対象回路（４０２）の設計データをシミュレーションするシミュレーション装置であって、前記検証対象回路内のマルチサイクル箇所の信号に代えて不定値信号を選択的に供給するマルチサイクル検証回路（４１４）の設計データを生成する設計データ生成手段と、前記検証対象回路の設計データ及び前記マルチサイクル検証回路の設計データを基に遅延を含まない論理シミュレーションを行う論理シミュレーション手段と、前記論理シミュレーションによる前記検証対象回路の信号と前記検証対象回路の期待値の信号とを比較する比較手段とを有するシミュレーション装置が提供される。 （もっと読む）

【課題】サイクル精度レベルシミュレーションの結果とＲＴＬシミュレーションの結果との一致を高速に検証するための検証システム、装置及び方法を提供する。
【解決手段】サイクル精度レベルシミュレーション制御部２２０はサイクル精度レベルシミュレーションモデル、サイクル精度レベルテストパタン及びＲＴＬ記述を取得し、サイクル精度レベルシミュレーション実行部２１０にサイクル精度レベルシミュレーションを実行させる。そして、検証ピリオド毎にその結果と内部状態とを読み出し、記憶装置３００に分けて記憶させる。次に、記憶された内部状態を初期値とし、検証ピリオド毎に生成されたテストパタンを用いて、ＲＴＬシミュレーション実行部２５０がＲＴＬシミュレーションを検証ピリオド毎に並列に実行する。期待値照合部２７０は、サイクル精度レベルのシミュレーション結果を期待値として、ＲＴＬシミュレーションの結果と照合する。 （もっと読む）

【課題】検証作業の担当者に手間や時間をかけさせることなく、ランダムシミュレーションにおけるパラメータ調整を適切におこなうこと。
【解決手段】検証装置１００は、ランダムパターン生成部、ランダムシミュレーション部２００、およびパラメータ決定部２２０を備える。ランダムパターン生成部は、パラメータファイルに示されているパラメータを用いて、ランダムパターンを生成する。ランダムシミュレーション部２００は、ランダムパターン生成部が生成したランダムパターンを検証回路に入力することにより、検証回路のランダムシミュレーションをおこなう。パラメータ決定部２２０は、ランダムシミュレーションの履歴情報に基づいて、パラメータファイルに示すパラメータを決定する。 （もっと読む）

【課題】シミュレーションに要する時間の短縮、及び出力情報の削減によるメモリ、ディスク等リソース使用量の低減が可能で、かつ、カバレッジ情報を効率よく抽出可能な論理検証システムを提供する。
【解決手段】 論理シミュレーションを実行する論理シミュレーション実行部と、前記カバレッジ情報を前記論理シミュレーション実行部から取得するカバレッジ情報取得部と、取得した前記カバレッジ情報を解析するカバレッジ情報解析部と、前記論理シミュレーション実行部の動作の制御を行う制御部とを備える。前記カバレッジ解析部は、一度テストされた論理素子に関するカバレッジ情報は抽出しない旨の指示を前記制御部に出し、前記制御部は、その指示に基づいて、前記論理シミュレーション実行部を制御して抽出しない対象の論理素子からのカバレッジ情報の抽出動作を中止させる。 （もっと読む）

【課題】協調検証装置の処理速度を向上させる。
【解決手段】協調検証装置１００は、シミュレーションを行うシミュレータ１３０を実現するプロセッサ１２０と、エミュレーションを行うエミュレータ１４０と、シミュレータ１３０とエミュレータ１４０との間でトランザクションを転送するトランザクタ１５０と、シミュレータ１３０のシミュレーション結果をエミュレータ１４０へ転送し、エミュレータ１４０のエミュレーション結果をシミュレータ１３０へ転送する転送部と、を備え、シミュレータ１３０は、条件ファイルの変更条件が成立した場合にシミュレーションを中断し、設定ファイルの設定内容に基づいてシミュレーション回路の構成の変更を指示するシミュレーション制御部を更に有し、エミュレータ１４０は、条件ファイルの変更条件が成立した場合にエミュレーションを中断し、設定ファイルの設定内容に基づいてエミュレーション回路の構成の変更を指示するエミュレーション制御部を更に有する。 （もっと読む）

【課題】ネットリスト検証でＲＴＬ記述と同等のアサーションチェックを可能とする。
【解決手段】コンピュータ１を、作成処理手段２、関連づけ処理手段３、として機能させる。作成処理手段２は、作成されたＲＴＬのＲＴＬ記述４からレジスタに関する記述を削除した組み合わせ回路のモニタのモニタ記述を作成する。関連づけ処理手段３は、ＲＴＬを論理合成して得られるネットリストのネットリスト記述における入出力信号の信号名のうち、対応する信号の信号名をモニタ記述の入力信号の信号名に関連づける。 （もっと読む）

【課題】シミュレーション入力データを容易に作成することが可能なシミュレーション入力データ作成方法等を提供する。
【解決手段】ＲＴＬシミュレーション結果データ変換処理装置４１は、ネットリストシミュレーション入力データファイル１９を生成するために必要な情報の入力をユーザに促すとともにユーザからの情報の入力を受け付けるためのＲＴＬシミュレーション結果データ解析処理部５３と、ピンのＩ／Ｏ種別の入力を受け付けるためのＩ／Ｏ種別入力処理部５４と、ピンの名称の入力を受け付けるためのピン名称入力処理部５５と、ピンの属性の入力を受け付けるためのピン属性入力処理部５６、入力された情報を用いてＲＴＬシミュレーション結果データファイル１４をネットリストシミュレーション入力データファイル１９に変換するためのＲＴＬシミュレーション結果データ変換処理部５７とを含む。 （もっと読む）

【課題】 ＲＴＬ言語にて記述された設計内容から、活性化されていない文や文節を含むパスを抽出してそのパスを活性化させる入力パターンを効率的に探索することを課題とする。
【解決手段】 演算処理部１１、記憶手段１２、マウス装置１４等の入力手段、出力手段である表示装置１３を備え、ＲＴＬ言語にて記述されたＬＳＩ設計内容の検討に際して、記憶手段１２に記憶される入力変数として記号または数値を用いて順次変化させて、ＲＴＬ言語上のある指定された文または文節を活性化させるための入力パターンを探索する探索手段１１１を備えることにより、活性化されていない文や文節を含むパスを抽出してそのパスを活性化させる入力パターンを効率的に探索する。 （もっと読む）

【課題】クロック周波数などの設定制約がなく、実機に近い状況で論理検証を行うことが可能な非同期論理回路検証装置およびその方法、並びにプログラムを提供する。
【解決手段】非同期論理回路検証装置１０は、非同期クロック系統を持つ論理回路の論理検証を行う機能を有し、論理回路構造において、互いに非同期な異なるクロックで駆動されるフリップフロップをクロック種毎に組み分けし、他種クロックのフリップフロップに接続されるフリップフロップを抽出する機能を有し、抽出した情報を元に、タイミング違反によりメタステーブル状態を生じる可能性のあるフリップフロップの論理シミュレーション上の出力値を任意に固定することで、非同期論理部の検証を適当に達成し、フリップフロップが非同期論理部分でタイミング違反を起こしたか否かを集計することで、非同期論理部分の検証遂行を網羅的に確認する機能を有する。 （もっと読む）

【課題】 インライン付加したアサーション記述を個々に制御できる仕組みを組み込むことで、シミュレーション速度の劣化を防ぐ。
【解決手段】 対象回路の検証機能等ごとにグループ化されたアサーション記述と回路記述とで記述されアサーション記述の各行先頭部に識別子が付加された入力ファイルを読込むステップ、シミュレーションにより動作検証する機能等のグループを指示するステップ、この指示に基づき入力ファイルの対応する機能等のアサーション記述を検索するステップ、検索により検証対象とされた機能等のアサーション記述の各行識別子を削除するステップ、検索により検証対象外とされたアサーション記述の各行の識別子をコメント行に変更するまたは各行の記述全体を削除するステップ、削除または変更により変換されたアサーション記述と回路記述とで記述された出力ファイルを生成するステップを備えた。 （もっと読む）

【課題】論理回路のシミュレーションにおいて、タイミング制約の妥当性を確認できるようにする。
【解決手段】シミュレートされる論理回路は、入力信号の論理値変化を時間経過またはクロック番号増加に対応して伝えるタイミングネットワーク（ＦＦ−Ａ、Ｕ１）と、このタイミングネットワークの出口ノードに現れるタイミングネットワーク出力信号ＴＩ５およびクロックに対応する論理値変化または変化後の論理値ＴＩ２が与えられる特定論理デバイス（ＦＦ−Ｂ）を含んでいる。ここでタイミングネットワーク内の信号経路を信号レベル変化の遷移が通過するのに要する時間または所要クロックサイクル数が所定の数値以下（または所定の数値以上）であるとするタイミング制約を所定の制約情報で表すときに、特定論理デバイス（ＦＦ−Ｂ）に与えられる信号ＴＩ５が、所定の制約情報に違反するかどうかがチェックされる。 （もっと読む）