【課題】ＬＳＩの消費電力の見積もりに必要な時間を短縮し、それにより、ＬＳＩ設計の効率を向上させる。
【解決手段】ＬＳＩの動作が処理順序に沿って記述された動作記述９１のシミュレーションを実行するシミュレータ２０と、動作記述９１中の変数をレジスタに割り当てるバインディング処理を実行し、そのバインディング結果９４に基づいてレジスタ転送レベル記述９５を生成する高位合成装置３０と、ともに用いられるＬＳＩの設計装置１０。設計装置１０は、シミュレータ２０のシミュレーション結果９３と、レジスタに格納されるクロックサイクル毎の変数の変数名を含む高位合成装置３０のバインディング結果９４と、を入力する入力部１１と、入力部１１により入力されたシミュレーション結果９３及びバインディング結果９４に基づいて、レジスタに格納される変数の１クロックサイクルあたりの変化率を算出する算出部１２と、算出部１２により算出された変化率に基づいて動作記述９１に対応するＬＳＩの消費電力を見積もる見積部１３と、を備える。 （もっと読む）

【課題】不要変数や未変化変数を確認するときの時間を短縮すること。
【解決手段】本発明では、ＲＴＬソース・コード２に対する論理シミュレーションを実行し、その実行結果により、ＲＴＬソース・コード２に含まれる変数のうちの、信号の変化がない未変化変数を選択し、未変化変数の中から、インスタンス間信号リスト３が表す変数に一致する候補未変化変数と、インスタンス間信号リスト３が表す変数に一致しない不要変数とを選択する。これにより、設計者が不要変数を確認する時間を短縮できる。更に、インスタンス間信号リスト３から、候補未変化変数に対応する候補出力ノードを選択し、重複する候補出力ノードのうちの１つの候補出力ノードと、重複しない候補出力ノードとを選択出力ノードとして選択する。未変化変数に対して選択出力ノードに集約することにより、設計者が未変化変数を確認する時間を短縮できる。 （もっと読む）

【課題】半導体集積回路に対する高速な動作検証を実現し、且つ、その動作検証に関して柔軟性及び制御性を確保する。
【解決手段】回路動作検証システムは、計算機と、被テスト回路が構成されたプログラマブルロジックデバイスと、被テスト回路の動作検証を行うテストベンチ部と、を備える。テストベンチ部は、計算機がソフトウェアを実行することにより実現されるソフトウェア部と、被テスト回路と共にプログラマブルロジックデバイス上に構成されたハードウェア部と、を備える。ハードウェア部は、テストパタンを生成し、テストパタンを被テスト回路に入力することによって動作検証を行うハードウェア機能を有する。そのハードウェア機能は、制御パラメータを変えることによって制御可能である。ソフトウェア部は、制御パラメータを可変に設定する。 （もっと読む）

【課題】パターンが不規則な信号を入力とする論理回路の設計において、動作検証にかかる工数を削減することを目的としている。
【解決手段】入力イベントに依存するストローブポイントにて入力イベントの種類とストローブポイントでの出力信号の論理値とを抽出する構成のテストベンチを生成するテストベンチ生成手段と、テストベンチ生成手段により生成されたテストベンチの所定の入力信号に対し、動作検証済みのタイミングでシミュレーションを実行した結果である第一の結果と、所定の入力信号の入力タイミングを所定のタイミングでスィープさせてシミュレーションを実行した結果である第二の結果とを取得するシミュレーション手段と、第一の結果及び第二の結果における入力イベントの種類と、出力信号の論理値との比較を行い、論理回路の動作の正誤を判定する結果判定手段と、を有する。 （もっと読む）

【課題】従来に比べて検証期間を短縮できる半導体集積回路設計方法を提供すること。
【解決手段】処理（ＳＴ１）では、半導体集積回路の設計仕様３１に対してハードウェア記述言語を用いてＲＴＬ（Ｒｅｇｉｓｔｏｒ Ｔｒａｎｓｆｅｒ Ｌｅｖｅｌ）で記述され、複数のレジスタを表すＲＴＬデータ３２を生成する。処理（ＳＴ２）では、検証用のデータの事象３４に従って、ＲＴＬデータ３２における複数のレジスタのうちのスキャン対象レジスタ群と、端子情報３５（ＳＩ、ＳＯ、ＭＤ）とを用いて、シフトレジスタ構成（ＳＩ、ＳＯ、ＭＤ）となるようにスキャン対象レジスタ群が接続された仮想スキャンチェーンを生成する。処理（ＳＴ３）では、検証用のテストパターン３３及び事象３４に従って、仮想スキャンチェーンに対するシミュレーションを実行する。その実行結果に問題がある場合（ＳＴ４−ＮＧ）、処理（ＳＴ１）を再度実行する。 （もっと読む）

【課題】
組込み自己試験法によるテスト機構を備えた半導体集積回路において、診断テストパターン数を増加させずに故障検出率を向上させることができるプログラムを提供する。
【解決手段】
診断テストパターンとして発生した擬似乱数の各々で新たに検出される故障数が０又は、所定の基準値以下であるかを判定するステップと、テストグループに割り当てられた診断テストパターン発生回数の最後で発生した擬似乱数で新たに検出される故障数が任意の基準値以上であるかを判定するステップとから、パス数比でテストグループに割り当てられた診断テストパターン数を、故障の検出のし易さ（難易度）に応じて再配分することで診断テストパターン数を最適化し、故障検出率を向上させる。 （もっと読む）

【課題】論理シミュレーションに要する時間を低減することのできる、論理シミュレーション装置、及び論理シミュレーション方法を提供する。
【解決手段】複数の論理ブロックとそれらの接続関係を示す論理回路図データを取得し、複数の論理ブロックの各々の出力値を求め、出力値データを生成する、シミュレーション部１１と、各論理ブロックの出力値が不定値であるか否かを判定する、不定値検出部１２と、不定値であった場合に、不定値に対して、起源を特定する起源情報と、起源における論理レベルに対して正転であるか反転であるかを示す正反転情報とを付加し、不定値情報データを生成する、不定値情報付加部１３と、各論理ブロックに２つの不定値が入力され、２つの不定値の起源が同じであり、２つの不定値が反転関係であるか否かを判定し、判定結果に基づいて出力値を確定値に書き換え、書き換え後出力値データを生成する、書き換え部１４とを具備する。 （もっと読む）

【課題】高位設計手法ではない既存の設計手法にて設計されたブロックに対してもレイテンシ調整を可能とする。
【解決手段】回路記述情報を読み込み、遅延調整のために必要な情報を生成する半導体設計支援装置であって、前記回路記述情報に基づき論理シミュレーションを実施して論理シミュレーション結果情報を出力する論理シミュレーション手段と、前記論理シミュレーション結果情報から信号合流点における複数ブロックの信号の遅延量情報を求める遅延量情報取得手段と、前記遅延量情報から遅延調整のために必要な調整遅延量情報を計算する調整遅延量計算手段と、前記調整遅延量情報から遅延調整のために必要な調整遅延情報を生成する調整遅延情報生成手段とを備える。 （もっと読む）

【課題】ハードウェア設計のシミュレーションを向上させる。
【解決手段】HDLで記述される設計をシミュレートする方法を提供する。この方法では、設計のモジュールを、シリアルシミュレーションエンジンによるシミュレーションのための第１のモジュールと、コンカレントシミュレーションエンジンによるシミュレーションのための第２のモジュールとに分割することができる。HDLの実行モデルと一致するイベントのクラスに基づくシミュレーションに関して、第１及び第２のモジュールに優先順位を付けることができる。イベントの各クラスに対してシリアル及びコンカレントの両シミュレーションエンジンの両シミュレーションを同期させることができる。同期は、更新されたインタフェース変数の値の転送を含むことができる。 （もっと読む）

【課題】デジタルシステムの各時刻におけるソフトウェアの状態とハードウェアの状態との関係を簡単にチェックすること出来る検証装置を提供する。
【解決手段】検証装置は、プログラムを実行している状態にあるデジタルシステム内の各ブロックの各時刻における動作状態を示すデータ４２と、当該プログラムに含まれる各関数が実行される期間を示す関数トレースデータ４３とに基づき、幾つかのブロックの動作状態と幾つかの関数の実行状態とから成立しているか否かが定まる、オペレータが指定した制約条件が満たされているか否かをチェックしてチェック結果４５を出力する機能を有する。 （もっと読む）

【課題】 検証作業の効率を向上できる論理シミュレータおよび論理検証プログラムを提供する。
【解決手段】 複数の論理回路にそれぞれ対応する複数のシミュレーションデータベースを形成し、複数の論理回路を構成するのに必要な各素子の初期状態設定情報を上記形成した各シミュレーションデータベースに個別に保持する。 （もっと読む）

【課題】期待値の不一致箇所の人手による確認作業工数を減らせる論理シミュレーションシステムを提供すること。
【解決手段】前段の論理回路ブロック４の処理結果をタイミングチェックすることにより当該処理結果がタイミングエラーであるか否かを判定するとともに、前記処理結果がタイミングエラーであると判断した場合に当該処理結果の動作又は状態を確認することにより前記処理結果が真のエラーであるか否かを判定するタイミングチェック期待値比較手段１６と、タイミングチェック期待値比較手段１６にて前記処理結果が真のエラーと判断された場合に前段の論理回路ブロック４の処理結果を、予め設定された期待値１３に書き換えて後段の論理回路ブロック５への信号値として出力するタイミングチェック信号値固定手段１７と、を備える。 （もっと読む）

【課題】論理回路における信号伝播に応じて、回路データを修正し消費電力を削減する。
【解決手段】設計対象の論理回路の回路データ及びシミュレーション結果に基づいて、複数の出力先のフリップフロップの中から出力元のフリップフロップの出力変化が伝播されないときがあるフリップフロップを検出し、出力元のフリップフロップを複製して検出された出力先のフリップフロップに出力を供給しかつ出力変化が伝播されないときには複製したフリップフロップの出力を停止する変更後の論理回路の消費電力と変更前の論理回路の消費電力とを評価し、変更後の論理回路の消費電力が変更前のそれより低い場合には、出力元のフリップフロップを複製して検出された出力先のフリップフロップへの出力の供給経路を分離させる回路データの修正情報を生成する。 （もっと読む）

【課題】ＳｏＣデバイスの検証作業において、ハードウェアモデルシミュレーションにて発生した不具合を早急かつ少ない工数で論理検証において再現させることを可能にする。
【解決手段】ハードウェアモデルシミュレーションにて不具合を発生させたテストプログラムにしたがって、そのＳｏＣデバイスのソフトウェアモデルを動作させ、その動作の過程で発生するメモリアクセス、メモリの更新待ち、レジスタアクセス、およびレジスタの更新待ちの各々をＲＴＬに変換しつつその発生順にログに記録する。そして、当該ログをテストタスクとして論理検証を実行する。 （もっと読む）

【課題】複数の部品が同時に動作し合う特徴を有するハードウェア記述言語プログラムの論理シミュレーションの検証完了指標として、ソフトウェアプログラムの検証指標（Ｃ０／Ｃ１／Ｃ２）だけでは不十分である。
【解決手段】ハードウェアならではの同時動作によって発生し得る競合状態を想定した回路構成、具体的には、同時にリクエストが到着することを想定した優先付けが成されている回路構成を、ハードウェアプログラムから意味解釈によってカバレッジポイント群として抽出して、それらが論理シミュレーションによって活性化されたか否か、の百分率として測る検証装置により、達成できる。 （もっと読む）

【課題】メタステーブル状態によって発生する誤動作を正確に検証し、誤判定を抑制すること。
【解決手段】回路モデル１と回路モデル２とは、同一機能であるが、回路モデル１では、受信クロックドメイン内の受信ＦＦが通常のＦＦモデルであり、回路モデル２では、受信クロックドメイン内の受信ＦＦがＣＤＣモデルである。検証支援装置は、回路モデル１内で受信クロックドメインの状態を表す変数（ｒｓｔａｔｅ）の変化を検出し、回路モデル２内で受信クロックドメインの状態を表す変数（ｒｓｔａｔｅ）の変化を検出する。検証支援装置は、状態変化検出時の状態を順に保持し、保持された一連の状態に違いがあるか否かを判断して違いがあれば誤動作であることを出力する。 （もっと読む）

【課題】テスタによる機能テストのテスト精度を低下させずに、テスタ用テストパタンにおけるタイミングセット数を削減する。
【解決手段】本発明によるテスタ用テストパタンの生成方法は、論理設計時に生成された第１テストパタン２０１を、半導体集積回路で用いられる最高周波数のクロック信号２０に応じたサイクルでサイクライズするステップと、第１テストパタン２０１におけるタイミングエッジを、タイミングエッジ直前のピリオド境界に変更して第２テストパタン３０１を生成するステップとを具備する。 （もっと読む）

【課題】ハードウェア検証の漏れを防ぎ、バグのないハードウェア設計を実現させること。
【解決手段】検証支援装置１００は、まず、検証対象回路のハードウェア記述１０１の中に３つ以上の条件式を含み、かつ、成立条件に排他性があると設定された条件式の組み合わせがあるような条件分岐記述の場合、排他性があると設定された条件式同士の階層関係を解除する。そして、検証支援装置１００は、解除された各条件式について、それぞれ独立した条件分岐記述を作成する。たとえば、条件式Ｂ，Ｃに排他性があると設定されていれば、検証支援装置１００は、条件式Ｂと、条件式Ｃとにそれぞれ独立した条件分岐記述を作成する。その後検証支援装置１００は、作成された条件分岐記述ごとに、アサーション情報１２１を生成する。 （もっと読む）

【課題】 実動作において低消費電力化が図れるゲーティッドクロック設計が可能な論理回路設計支援方法を提供する。
【解決手段】 最適化対象論理回路の回路構造を記述した回路データＤ１に基づいて、最適化対象論理回路に入力する複数のイネーブル信号の情報Ｄ２を抽出する第１ステップＳ１と、最適化対象論理回路と抽出された複数のイネーブル信号の生成論理に対して実動作モードの論理シミュレーションを実行して、イネーブル信号毎の動作時におけるアクティブ状態と非アクティブ状態間の状態遷移に係る時系列情報Ｄ４を取得する第２ステップＳ２と、時系列情報Ｄ４に基づいて、最適化対象論理回路とクロックゲーティング回路の合計消費電力が、クロックゲーティング回路を挿入する前の最適化対象論理回路の消費電力より低減されるように、クロックゲーティング回路の挿入個数及び挿入箇所を最適化する第３ステップＳ３〜Ｓ５を有する。 （もっと読む）

【課題】電子システム内の一部を削除したモデルを作成してシミュレーションを行うシステムレベルシミュレーションにおけるトランザクション作成の負担軽減。
【解決手段】複数のモジュール21,22, 23, 25を備える電子システム20をシステムレベルでシミュレーションするシステムレベルシミュレーション方法で、対象モジュール21と他のモジュールとの間にトランザクション再生器40を配置し、１回目のシミュレーションでは、対象モジュールトランザクション再生器へ入力されるトランザクション情報を監視して、トランザクショントレース情報として記憶し、２回目以降のシミュレーションでは、対象モジュールの少なくとも一部の機能を停止し、トランザクショントレース情報から生成したトランザクションを、対象モジュールおよび他のモジュールに出力する。 （もっと読む）