【課題】アサーションベース検証において、工数を削減すること。
【解決手段】ディジタル回路の検証を行なうディジタル回路検証ツールにおける該検証に用いられるアサーション記述の生成方法において、所定の複数の検証パターンに対するディジタル回路の動作履歴に基づいて、発生頻度が相対的に少ない動作履歴に対応する検証パターンを特定可能な情報を出力し、該発生頻度が相対的に少ない動作履歴に対応する検証パターンに対して、ディジタル回路が、発生頻度が少ない動作履歴に対応する動作を示すことをエラーとして検出するためのアサーション記述を生成する。 （もっと読む）

【課題】ＬＳＩの動作に対応した消費電力を短時間で見積もることができる電力見積方法とその装置を提供する。
【解決手段】事前準備として，機能モデルを解析して消費電力に影響を与える機能モデルパラメータ（信号や変数など）を抽出し，そのネットリストで記述されているネットリストモデルを解析して機能モデルパラメータに対応するネットリストパラメータ（端子名やレジスタ名など）を抽出し，両者の対応関係を保持しておく。さらに，ネットリストモデルを動作シミュレーションして消費電力を測定し，電力に影響を与える機能モデルパラメータの組み合わせとそれに対応する消費電力とからなる電力モデルを作成する。そして，電力見積対象のアプリケーションプログラムについて機能モデルを動作シミュレーションし，そのアプリケーションプログラムを実行したときの機能モデルパラメータのログについて，電力モデルを参照し電力を抽出し，機能モデルの消費電力を見積もる。 （もっと読む）

【課題】産業界に広く普及している同期回路設計のハードウエア記述言語に習熟している技術者が比較的容易に非同期回路設計を行うための非同期回路設計ツールを提供する。
【解決手段】非同期回路設計ツールは、同期回路設計用のハードウエア記述言語に非同期プロセス間通信を可能とするプリミティブが付加された非同期回路設計言語によって記述されたコードを同期回路設計用のハードウエア記述言語に変換する変換手段を備えたトランスレータを含む。非同期回路設計言語で記述されたコードを同期回路設計用のハードウエア記述言語に変換することで、同期回路用の市販シミュレータで回路設計の機能検証を行うことが可能となる。 （もっと読む）

【課題】入力信号の信号の持続時間の影響を加味した素子遅延値を設定し、信号の持続時間によって素子遅延値が変動する状況においても精度の高い論理シミュレーションを実現する。
【解決手段】本発明は、論理回路の論理ゲートに供給される入力信号の持続時間と素子遅延値情報とを関連付けた信号持続時間遅延ファイルを格納する記憶装置と、シミュレーション時に論理ゲートに供給される入力信号の持続時間に基づいて、信号持続時間遅延ファイルを参照し入力信号の持続時間に対応する素子遅延値情報を抽出し、抽出された素子遅延値情報に基づいて論理回路の論理シミュレーションを実行するシミュレータ部とを具備する論理シミュレータである。 （もっと読む）

【課題】検証の容易化により、検証者の労力軽減および検証期間の短縮化を図ること。
【解決手段】論理シミュレータ１５０に、ＲＴＬ記述１１０、テストベンチ１４０、および期待値を与える。検証対象１００に入力パターンが与えられたときの出力パターンと期待値とが一致しているか否かを確認して、期待値リスト１３０を更新する。検証者は、論理シミュレータ１５０によるシミュレーションにより得られた結果判定ログ１５１を参照する際に、ＮＧがなければ論理仕様検証は終了する。一方、ＮＧがある場合、従来のように原因解析１７０をする必要はない。すなわち、本実施の形態の論理仕様検証装置３００により曖昧な仕様が自動修正される。また、ＲＴＬバグや検証シナリオバグも期待値リスト１３０や論理仕様検証装置３００からの出力を参照することで、人手により修正することができる。 （もっと読む）

【課題】被テスト回路としての論理回路のシミュレーション検証を高速に実行する。
【解決手段】被テスト回路である論理回路４をテストするＢＩＳＴ回路３には、制御回路１１、テストパターン発生回路１２、第１のパターン生成回路１３、第２のパターン生成回路１４、信号圧縮パターン生成回路１５、及び故障検出解析回路１６が設けられる。テストパターン発生回路１２で生成された論理回路４に対するテストパターンは、第１のテストパターン生成回路１３でＰＬＳ用入力テストパターンを対応するスキャンフリップフロップに強制的に割り付けされる。割り付けられたテストパターンは、連動シミュレータ部５でディレイ付きのシミュレーションが実行される。第２のテストパターン生成回路１４で取り込まれたディレイ付きのシミュレーション結果は、対応するスキャンフリップフロップに期待値付きＰＬＳ用テストパターンとして強制的に割り付けされる。 （もっと読む）

【課題】 論理設計の段階で、論理設計された電子回路（論理回路）から、それより後の設計段階で不具合とされる動作を行う可能性が考えられる箇所を抽出し提示するための技術を提供する。
【解決手段】解析部１０２は、ネットリスト１０１を解析し、信号の伝搬で生じる遅延時間を考慮すれば不具合とされる動作を行う可能性が考えられる箇所を抽出し、その箇所の動作を監視するためのアサーション記述１０３を生成する。シミュレーション部１０４は、そのアサーション記述１０３、ネットリスト１０１、及びテストパターン１０５を用いて論理シミュレーションを行うことにより、アサーション記述１０３が表す動作に違反する動作を検出した場合に、その動作を警告する警告メッセージ１０６を出力する。 （もっと読む）

【課題】プロパティ言語で生成されたプロパティ記述から仕様書を逆生成し、逆生成した仕様書と元の仕様書とを比較してプロパティ記述のミスを訂正する検証支援装置等を提供する。
【解決手段】ハードウェアの検証を支援する検証支援装置１であって、プロパティ言語または検証ライブラリで記載されたプロパティ記述４０２を入力するプロパティ記述入力部４７０と、前記入力されたプロパティ記述４０２を解析するプロパティ解析処理部４１０と、該プロパティ解析部４１０が解析した結果に基づいて所定の形式の仕様書を生成する仕様書逆生成部４２０とを備えることを特徴とする。 （もっと読む）

【課題】 常により高速に故障シミュレーションを行えるようにするための技術を提供する。
【解決手段】 論理シミュレーション部１０３は、ネットリスト１０１及びテストパターン１０２を入力し、論理シミュレーションを行い、ネットリスト１０１に記述されたセルが有するピン毎に、そのピンの信号の論理値を示すトグル情報１０４を生成する。故障仮定部１０５は、そのトグル情報１０４から、テストパターン１０２では検出できない故障を除外する形で故障リスト１０６を生成する。故障シミュレーション部１０８は、その故障リスト１０６、ネットリスト１０１及びテストパターン１０２を用いて故障シミュレーションを行い、故障リスト１０６で検出されなかった故障、及びその生成時に除外した故障から生成した未検出故障リストは故障検出レポート１０９として出力する。 （もっと読む）

コンピュータが、集積回路(ＩＣ)チップの動作を、ＩＣチップ内のスキャン回路をテストするためにシミュレートするためのコンピュータプログラムを作成するためにプログラムされる。コンピュータはＩＣチップの構造内の組合せ論理回路を通る第１のスキャンセルの出力ポートから始まり、第２のスキャンセルの入力ポートで終端するパスをトレースするようにプログラムされる。第１及び第２のスキャンセルが共通スキャンイネーブル信号を受け取っている場合には、コンピュータはコンピュータプログラムの少なくとも一部である、例えば、共通スキャンイネーブル信号が非アクティブである場合は、条件付でパスを通る信号の伝搬のシミュレーションを実施し、他方で共通スキャンイネーブル信号がアクティブである場合は、シミュレーションの実施をスキップするソフトウエアを生成する。コンピュータはコンピュータプログラムのその部分を、コンピュータプログラムの他のそのような部分とともに使用するために、メモリに格納する。 （もっと読む）

【課題】本発明の課題は、複雑な条件で発生する論理回路の障害を効果的に検証する論理シミュレーション装置及び論理シミュレーション方法を提供すことを目的とする。
【解決手段】上記課題は、乱数を用いて入力を決定して論理回路を検証する論理シミュレーション装置であって、シミュレーション実行中に前記論理回路の内部状態を測定してスコアで出力するスコア測定手段と、前記シミュレーション実行中に生成された前記乱数と前記スコア測定手段によって出力された前記スコアとを時刻に対応させた履歴データとして、所定記憶領域に保存する履歴データ保存手段と、前記履歴データを用いて高スコアとなる時刻を特定し、該履歴データに記録されている前記乱数を用いて入力を決定して、前記シミュレーションにおける該特定した時刻までを再現する再現手段とを有することを特徴とする論理シミュレーション装置により達成される。 （もっと読む）

【課題】カバレッジ測定時間を短縮する。
【解決手段】カバレッジ測定方法は、ＲＴＬのハードウェア記述言語によって記述される論理回路に対してその入力信号の定義と入力信号に対する演算操作の定義を有すると共にクロック信号によるタイミング定義が省略された記述形態を有する高抽象度モデルを用いた回路モジュールの高抽象度モデルソースコード（１）を用いてテストパターンについてカバレッジを算出する（Ｓ５）。ＲＴＬの実論理の完成を待つこと無く、換言すれば、ＲＴＬの実論理の作成に並行して、ＲＴＬによる記述よりも簡素化された高抽象度モデルソースコードを作成することができる。早く作成できた高抽象度モデルソースコードを用いることにより、ＲＴＬの実論理の完成を待たずにカバレッジを計測できる。しかも、ＲＴＬの実論理を用いたシミュレーション時間に比べて高抽象度モデルソースコードを用いたシミュレーション処理時間の方が短い。 （もっと読む）

【課題】非同期転送箇所を含む半導体集積回路の違反動作の検証用の検証ベクタを生成する半導体集積回路の検証装置を提供する。
【解決手段】シミュレーション部１２０は、入力部１１０によって入力された回路記述データ１１１及びクロックドメイン１１２に従って半導体集積回路の非同期転送箇所１４２を抽出する非同期転送箇所抽出手段１２１と、前記入力部１１０によって入力された回路記述データ１１１及び第１検証ベクタ１１３に従ってシミュレーションを実行することによって前記半導体集積回路の論理回路出力１４３を算出するシミュレーション手段１２２と、前記非同期転送箇所抽出手段１２１によって抽出された非同期転送箇所１４２に従って前記シミュレーション手段１２２によって算出された論理回路出力１４３の非同期転送箇所の信号を変更することによって第２検証ベクタ１４５を生成する第２検証ベクタ生成手段１２３と、を備えている。 （もっと読む）

【課題】半導体集積回路の消費電力解析の時間を短縮する。
【解決手段】測定対象回路解析手段１ｃは、設計情報記憶手段１ａに格納される設計回路情報を解析し、動作モードが共通の回路ブロックにおいて動作モードを規定する測定対象回路と、その特徴情報とを抽出する。次に、グルーピング手段１ｄが、測定対象回路を特徴によってグループ分けするグループ分けポリシーに基づいて、抽出された測定対象回路をグループ分けする。そして、動作率測定手段１ｅが、グループ分けされた測定グループごとに動作回数を測定し、測定結果に基づいて各測定対象回路の動作率を算出する。 （もっと読む）

【課題】シミュレーション時間の短縮並びにコスト低減が可能な複数の回路モジュール間の接続検証方法を提供する。
【解決手段】入力部１１により第１、第２のモジュールの第１、第２の波形データを入力し、演算部１２により第１、第２の波形データから第１、第２の信号パターンを抽出して分類し、演算部１２により第１のモジュールと第２のモジュールとの間の接続定義を用いて第１、第２の信号パターンの対応付けを行い一致する組み合わせが存在するか否か判定し、少なくとも一部において一致する組み合わせが存在する場合に演算部１２により第１のモジュールと第２のモジュールとの間でシミュレーションを行うことで第１のモジュールと第２のモジュールとの間の接続の可否を検証する。 （もっと読む）

【課題】２つの言語を分離する最小決定論的有限オートマトンを計算する方法、システム、及びコンピュータプログラム製品を提供する。
【解決手段】仮定−保証推論における中間アサーションとして作用する厳密な最小オートマトンを計算する方法、システム、及びコンピュータプログラム製品。一実施形態では、厳密な最小オートマトンの計算は、サンプリング手法及びブール充足可能性を用いて実行される。本明細書で説明する方法は、形式的検証のツールの一部として使用することができる。 （もっと読む）

【課題】自動合成されたネットリストの正当性を、少工数かつ高精度で確認すること。
【解決手段】信号発生スレッドＴｇｅにおいてすべての出力端子を値‘Ｚ’で駆動する場合、チェックスレッドＴｃｈにおいて信号クリップされている入力端子が必ず‘Ｚ’以外の値となるか否かをチェックする。‘Ｚ’以外の値を取った場合、その値が期待値か否かのチェックもおこない、期待値でない場合、クリップエラーとなる。信号発生スレッドＴｇｅ１，Ｔｇｅ２からチェックコマンドとして値‘Ｚ’のチェックコマンド信号が駆動されると、チェックスレッドＴｃｈの入力端子ｉ１には信号‘Ｚ’が入力される。入力端子ｉ２の接続先は‘１’クリップと出力端子ｏ１であるため、値‘１’のクリップ信号と値‘Ｚ’のチェックコマンド信号との信号衝突が発生する。この場合、入力端子ｉ２には値‘１’のクリップ信号が入力される。入力端子ｉ３も同様である。 （もっと読む）

【課題】本発明は、ＡＳＩＣ等の集積回路の複数の条件が重なり合って発生するような状態を安価にかつ効率的に抽出して検証するテストベンチに関する。
【解決手段】テストベンチ１は、ＡＳＩＣ１００を個別の関数によって回路機能グループ分けしたときの該グループ単位でＩ／Ｆバスモデル６ａ、６ｂにテスト動作させる種々のテストａ１〜ａＮ、テストｂ１〜ｂＮを有するテストシナリオ２ａ、２ｂが、Ｉ／Ｆバスモデル６ａ、６ｂに単独でテスト動作させたときのＡＳＩＣ１００の内部状態情報を取得して状態ログファイル４に記録し、ランダム指定部３が、状態ログファイル４を参照してテストシナリオ２ａ、２ｂを複数並列動作させるテスト動作の組み合わせを設定して、テストシナリオ２ａ、２ｂが、該指定された組み合わせのテスト動作をＩ／Ｆバスモデル６ａ、６ｂに実行させてＡＳＩＣ１００を検証する。 （もっと読む）

【課題】簡素な方式でありながらも、高い見積もり精度を実現できる消費電力算出装置および算出方法を提供する。
【解決手段】消費電力算出装置は、基本セルおよびフリップフロップ相互間の接続の定義とテストパターンとに基づいた論理回路の論理シミュレーションを、基本セルの遅延時間を無視して行い、クロック信号のそれぞれの周期内に発生するそれぞれの基本セルおよびフリップフロップの状態の遷移を把握する論理シミュレーションツールと、それぞれの周期内の基本セルおよびフリップフロップの状態の遷移と、ライブラリに登録した消費電力に関する情報とから、クロック信号のそれぞれの周期内の論理回路の消費電力を算出する消費電力算出ツールとを有する。 （もっと読む）

【課題】ＥＳＬ設計に特有のイベントを指示する構文を追加したプロパティ記述言語を用いて、ＩＰの設計記述を検証する装置および方法を提供する。
【解決手段】アサーション中の、関数呼び出しに関するイベントを指示する構文に対して変数を割り当てる。次に、連続的な時系列上の任意の時刻に前記イベントが発生したことを検知し、前記構文の意味に対応する値を前記変数に代入する。そして、離散的な時系列上の各時刻における前記変数の値に基づいて、前記構文の意味に対応する条件が満たされるか否かを判定する。 （もっと読む）