【課題】電子システム内の一部を削除したモデルを作成してシミュレーションを行うシステムレベルシミュレーションにおけるトランザクション作成の負担軽減。
【解決手段】複数のモジュール21,22, 23, 25を備える電子システム20をシステムレベルでシミュレーションするシステムレベルシミュレーション方法で、対象モジュール21と他のモジュールとの間にトランザクション再生器40を配置し、１回目のシミュレーションでは、対象モジュールトランザクション再生器へ入力されるトランザクション情報を監視して、トランザクショントレース情報として記憶し、２回目以降のシミュレーションでは、対象モジュールの少なくとも一部の機能を停止し、トランザクショントレース情報から生成したトランザクションを、対象モジュールおよび他のモジュールに出力する。 （もっと読む）

【課題】効率的かつ正確な協調シミュレーションを実現させること。
【解決手段】検証支援装置１００は、ソフトウェアシミュレータ１１０や、ハードウェアシミュレータ１２０それぞれから他のシミュレータに対して実行対象データの転送を行う際に、各シミュレータの仕様に応じた処理時間のズレを特定し、特定したズレを調整したスケジューリングを行う。また、検証支援装置１００は、ソフトウェアシミュレータ１１０からハードウェアシミュレータ１２０への通信ポート数に制限がある場合、通信ポートのビジー状態を把握して適切な通信経路を選択する機能も備えている。したがって、効率的な通信処理が可能となり、他のシミュレータの機能を活かした協調シミュレーションが可能となる。 （もっと読む）

【課題】
乱数要素を持たせた論理検証において、検証論理にあるフリップフロップのうち全く動作しないものや、動作回数が著しく低いものがある。そして、検証論理に含まれるフリップフロップ全てがあらゆる条件下で動作するまで検証を行うと検証期間の増大する。
【解決手段】
検証論理に入力する命令およびデータのパターンを乱数を用いて生成するための制約条件を定義したシナリオファイルを複数用意し、複数のファイルから実行対象とするファイルをランダムに選び、検証実行時にカバレッジ情報を出力し、蓄積したカバレッジ情報を用いて低動作回数フリップフロップを抽出し、抽出したフリップフロップを動作させたファイルが多く実行されるように動作回数に応じて実行確率を算出する処理を行うことで、抽出したフリップフロップを動作させたファイルの実行回数を上げ、検証論理にある全フリップフロップの動作回数を平均的に上げ、効率がよい論理検証を可能にする。 （もっと読む）

【課題】包括的なタイミング検証を実行可能であるタイミング検証装置を得ること。
【解決手段】論理回路を構成する素子への入力の変化（入力イベント）のうち最小遅延条件を満たす入力イベントによる出力をスケジューリングする出力イベントスケジューリング部１−１と、最大遅延条件を満たす入力イベントによる出力をスケジューリングする出力イベントスケジューリング部１−２と、シミュレーション時刻の進行にあわせてイベントを出力するスケジューラ６とを備え、出力イベントスケジューリング部１−１の出力変化算出部４−１は、最小遅延条件を満たす入力イベントにより出力信号値が変化する場合は、信号変化が発生しうることを示す値：信号可変を出力信号値とし、タイミング違反検出部３−１，３−２は、タイミングチェック時刻にてチェック対象の信号値が信号可変である場合にタイミング違反を検出する。 （もっと読む）

【課題】種々のメモリ規格のメモリに対応して論理検証を可能とし、コーナーケースを抜けなく論理検証できる論理検証装置を提供すること。
【解決手段】ＣＰＵが発行する第１のコマンドを、第２のコマンドに変換してメモリ１０７に供給するメモリコントローラ１０６の論理を検証する論理検証装置１００であって、メモリ１０７の規格情報を記憶したメモリ規格情報記憶手段１０３と、規格情報が有するアドレス対応情報に従い、第１のコマンドから変換される第２のコマンドの期待値を生成する期待値生成手段１０８と、第１のコマンドをメモリコントローラ１０６に発行するコマンド発行手段１０１と、メモリコントローラ１０６が第１のコマンドから変換した第２のコマンドを監視し、期待値と比較する監視手段１０４と、を有することを特徴とする。 （もっと読む）

【課題】意図的に配置した冗長な単位論理回路を検出する冗長論理回路検出方法を提供する。
【解決手段】記憶部１４は、論理回路の論理設計情報に基づいて合成された複数のレジスタを示すレジスタ情報と、複数のレジスタを含む論理回路についての論理シミュレーションの実行結果である波形データと、波形データの比較の条件を定める制約条件とを格納する。パターンマッチング部１５は、制約条件に従って、第１のレジスタについての波形データのシーケンスと一致する波形データのシーケンスを有する、第２のレジスタを検出する。出力部１６は、パターンマッチング部１５により検出された第１及び第２のレジスタを冗長回路情報として出力する。 （もっと読む）

【課題】バグの混入や設定ミス、設定漏れの発生を抑えた動作合成検証補助装置、動作合成検証補助方法、プログラム、及び記録媒体を提供する。
【解決手段】設計仕様書と検証手法DBとを用いて、テストベクタを含む検証環境を自動で生成することにより、ヒューマンエラーの混入を防ぎながら検証精度の高い検証環境を提供することができ、従ってバグの混入や設定ミス、設定漏れの発生を抑えることができる。 （もっと読む）

【課題】ハードウェアを汎用プログラミング言語で表現した記述として、機能ブロックの動作を示す計算式を計算する順番によらず、サイクル精度で正確に検証する動作モデルを生成することができるハードウェア検証用プログラミング記述生成装置を得る。
【解決手段】通信動作を含むステートにおいて、該ステートのハードウェアの動作を表す計算式を、通信動作を基準として、送信動作までの計算式、および受信動作からの計算式の２つの計算式に分割して生成する手段４１０を備え、機能ブロックの各ステートの回路動作を表す計算式を、送信を行うまでと、受信を行うまでの２段階で計算するようにした。 （もっと読む）

【課題】網羅的かつ効率的なランダム検証を行う。
【解決手段】ランダム検証項目をイベントの組合せである多重イベントとして定義し、ランダムパターンジェネレータ２が制約情報１からテストパターン３を生成し、検証環境７がテストパターン３を用いて検証対象回路に対するシミュレーションを行い、イベント解析部１０がシミュレーションで検知されたイベントをイベントログ９を用いて解析し、全ての多重イベントが同一時刻に発生していない場合に、制約情報生成部１３がテストパターン３に対応する制約情報具体値４から新たな制約情報を生成し、以降、新たな制約情報に基づくテストパターンの生成、シミュレーションの実行、イベントの解析、更なる新たな制約情報の生成という過程を繰り返すことにより制約情報を更新させて、シミュレーションにおいて目的の多重イベントを発生させ、検証項目を網羅的かつ効率的に実施する。 （もっと読む）

【課題】効率的な検証工程の情報を提供すること。
【解決手段】生成部２は、設計対象の設計仕様が備える複数の処理手順（処理のシナリオ）が備える処理単位それぞれに設計仕様の検証対象となる部位（検証対象部位）を識別する識別情報（ラベル）を関連付けた、検証用情報を生成する。処理優先度付与部３は、識別情報７の入力に応じて、検証用情報に処理優先度を付与する。出力部４は、処理優先度が付与された検証用情報６ａ、６ｂを識別する情報を、処理優先度を明示して出力する。 （もっと読む）

【課題】 本発明の課題は、半導体集積回路の論理回路をシミュレーションするする装置に関し、特に、ハードウェアとソフトウェアとの協調動作によって論理回路を検証することを目的とする。
【解決手段】 上記課題は、評価回路の論理回路部を表すハードウェアと、前記評価回路の動作モデルとして機能する動作モデル部とを用いてシミュレーションする協調シミュレーション装置であって、前記ハードウェアは、該ハードウェア内部で検出した信号の変化毎に生成した第1番号を、該信号の変化を前記ソフトウェアに通知するデータに付加する第１番号付加手段を有し、前記動作モデル部は、受信した前記データの前記第1番号と、第１期待値とを比較する比較手段として機能することにより達成される。 （もっと読む）

【課題】論理検証の実行速度を高速化し、且つ圧縮されていない本来の波形データを出力することが可能な論理検証装置及び論理検証方法を提供することを目的とする。
【解決手段】周波数の異なる複数のクロック信号で動作する複数の回路ブロックを、該クロック信号を切り替えて論理検証する論理検証装置であって、第１回路ブロックが動作していない期間前記第１回路ブロックの第１クロック信号で第２回路ブロックを動作させるように制御し、前記期間と、前記第１クロック信号と前記第２回路ブロックの第２クロック信号との分周比と、を含む切替情報を出力する動作制御手段と、前記切替情報と、前記第２回路ブロックを動作させた前記第１クロック信号が前記第２クロック信号の周波数に復元される圧縮波形データを含む波形データとを出力する出力手段と、有する。 （もっと読む）

【課題】 本発明の課題は、非同期クロック間のデータ伝播において、複数の信号が再収斂される受信側の再収斂信号に伝播障害が発生しない回路構造であるか否かを判断可能な回路検証方法を提供することを目的とする。
【解決手段】 上記課題は、回路検証装置における回路検証方法であって、該回路検証装置が、一の再収斂信号に収斂される複数の信号の前記信号変化の組み合わせ毎に、変化タイミングの違いによる再収斂ポイントの論理値を算出する信号値算出手順と、前記変化タイミングの違いにより前記再収斂ポイントの論理値が異なる前記信号変化の組み合わせに対して、受信側クロックの１クロックサイクル内で信号変化の発生を検証するための検証プロパティを作成する検証プロパティ作成手順と、を実行することにより達成される。 （もっと読む）

【課題】モジュールの構成や動作などの重要な技術を保護するようにシミュレーションモデルを生成するシミュレーションモデル生成装置を提供すること。
【解決手段】ＨＤＬコード生成部２３は、入力パラメータ２１およびＨＤＬテンプレート２２からＨＤＬソースコード２４を生成する。保護機能付ＨＤＬコード生成部２６は、ＨＤＬコード生成部２３によって生成されたＨＤＬソースコード２４内の保護対象の記述を、当該保護対象の記述に対応する機能を有するユーザタスクを呼び出す記述に置換し、ユーザタスクをバイナリーコード２９に変換して出力する。したがって、モジュールの構成や動作などの重要な技術を保護することが可能となる。 （もっと読む）

【課題】集積回路の設計において、効率よく並列処理を行うこと。
【解決手段】集積回路の設計を行う際に、集積回路内の複数の素子が複数のスレッドに割り当てられる。スレッドごとに素子の状態を解析する処理が複数のスレッドで並列に行われる。ある時刻の各素子の解析状況に基づいて複数の素子が複数のスレッドに再度割り当てられる。例えば、並列に処理されるスレッド間の負荷の偏りがなくなるように各スレッドに素子が再度割り当てられる。次の時刻の解析は、複数の素子が複数のスレッドに再度割り当てられた状態で行われる。 （もっと読む）

【課題】自己ループを含む論理回路に対する論理シミュレーション中に自己ループを構成するノードに不定値が検出された場合にも、不定値を伝搬させることを防ぎ、論理シミュレーションを継続することが可能な論理シミュレータを提供する。
【解決手段】検証対象である論理回路の論理シミュレーションを実行するシミュレーション実行部と、論理シミュレーションにおいて不定値の検出された不定値検出ノードが存在する場合に、不定値検出ノードの論理値を決定するべきノードのうちから、不定値の原因となる発生原因ノードを特定する発生原因特定部と、不定値検出ノードと発生原因ノードとが同一のノードであるか否かを判定するノード判定部と、不定値検出ノードと発生原因ノードとが同一である場合に、発生原因ノードの不定値を、予め定められて物理的記憶媒体に格納された確定値への書き換えを行う書き換え実行部と、を備える。 （もっと読む）

【課題】演算回路の検証を容易にし、且つ所要時間の短縮を図る。
【解決手段】検証対象の演算回路３１を表す回路記述から、配線を表す“ｗｉｒｅ”等の記述を、内部信号を表す記述として抽出し（ステップＳ１１）、これに基づき演算回路３１の内部信号の配線と選択回路３２の入力端子とを接続して、選択回路３２が接続された演算回路３１を表す回路記述を生成する（ステップＳ１２）。生成した回路記述をもとに、選択回路３２が接続された演算回路３１を半導体集積回路７ａに構築する（ステップＳ１４）。また、選択回路３２の入力端子とこれに接続された内部信号の配線との対応を表すマッピングデータを生成し表示する（ステップＳ１３）。設計者が、マッピングデータを参照し、所望の内部信号に対応するアドレスを選択回路３２に対して指定することで、指定した内部信号が選択され半導体集積回路７ａの出力端子から出力される。 （もっと読む）

【課題】時間制約を満たし、消費電力が低いアーキテクチャを構築するときのユーザの負担を軽減し、作業時間を短縮する。
【解決手段】アーキテクチャ検証装置は、複数のモジュール及びバスを含むアーキテクチャの時間制約と、モジュールの性能仕様と、入力部１０ａと、モジュールがバスに対して発行するバストランザクションを取得するバス監視部１０ｂと、入力トランザクションと、データ処理内容及び処理時間を示す処理情報と、データの出力トランザクションと、を取得するモジュール監視部１０ｃと、バストランザクションと、入力トランザクション、処理情報、及び出力トランザクションと、を関連付けて、時間制約を満たす第１アーキテクチャ生成部１０ｄと、第１アーキテクチャの処理時間を変更して、時間制約を満たし、且つ、第１アーキテクチャより消費電力が低い第２アーキテクチャ生成部１０ｅと、第２アーキテクチャの出力部１０ｇと、を備える。 （もっと読む）

【課題】ＬＳＩのモジュールについてのモデル生成の手間を削減する。
【解決手段】本方法では、モデル化対象モジュールと当該モデル化対象モジュールに入力されるクロックを変更する回路とを含む回路のデータと、モデル化対象モジュールに入力されるクロックを所定のタイミングで変更させるためのクロック設定データとを用いて、回路シミュレータに回路シミュレーションを実施させ、当該回路シミュレーションの結果をシミュレーション結果データ格納部に格納させ、シミュレーション結果データ格納部に格納されている上記回路シミュレーションの結果に含まれる、モデル化対象モジュールに対する入出力信号の値及び時刻から、所定のアルゴリズムによって、モデル化対象モデルに対する入出力信号についての隠れマルコフモデルを生成する。 （もっと読む）

【課題】詳細な各基本素子に関する情報を論理シミュレーションの処理結果として出力することなく、回路の様々な動作モードに応じた消費電流解析を可能とする論理シミュレーションの手段を提供する。
【解決手段】ネットリストに埋め込む基本素子の動作モデルとして所定のハードウェア記述言語により記述され、前記ネットリストの回路に対する計算機による論理シミュレーションにおいて前記基本素子として動作するプログラムは、前記基本素子の論理動作を規定する論理動作部と、前記基本素子の入出力端子における信号レベルの変化を検出する変化検出部と、前記信号レベルの変化の組み合わせに応じた位置のデータが読み出されるデータ格納部とを含むことを特徴とする。 （もっと読む）