【課題】高品質な検証処理を効率的に実行させること。
【解決手段】検証支援装置では、ステップＳ１０１〜Ｓ１０９によって従来技術と同様に、設定されたＳｅｅｄ番号に応じて発生させたランダムなテストパターンによる通常のシミュレーションを実行させる。その後、未検証箇所を抽出し、これらの条件についての検証結果を得るため、ステップＳ１１０〜Ｓ１１９の処理を利用して、検証したい条件と類似する条件を検証した場合のシミュレーション結果を流用して、効率的に所望する条件の検証結果を得る。 （もっと読む）

【課題】シミュレーション結果の波形表示方法において、多電源シミュレーションの波形をディスプレイに表示する際、電圧情報を波形と一緒に表示し、効率的な解析作業を行う。
【解決手段】波形情報として入力するシミュレーション時間、値及び信号名に加えて、電圧値も追加して情報を取り込む波形ファイル取り込み部２１と、電圧値も追加された前記波形情報を表示する波形表示部２３とを具備する。これにより、電圧情報もシミュレーション時間毎の値の変化と共に解析することが可能になる。 （もっと読む）

【課題】 論理シミュレーション時間を関連技術に比べ短縮させることが可能な論理シミュレーション装置の提供。
【解決手段】 論理シミュレーション装置は、所定機能が記載される機能仕様部１０−１と、所定機能のうちの一部の実行時間を短縮するためのテスト機能が記載されるテストモード仕様部１０−２と、機能仕様部１０−１およびテストモード仕様部１０−２を基にハード言語記述を行うハード言語記述生成部１１と、ハード言語記述生成部１１で生成されるハード言語記述の論理検証を行う論理シミュレーション部１４とを含む。 （もっと読む）

【課題】ステム全体の設計に必要な工数を削減することを課題とする。
【解決手段】本願が開示する論理回路設計装置は、入力された論理回路ブロックのレジスタ情報を解析して論理回路の構成情報を取得する。そして、論理回路設計装置は、取得された論理回路の構成情報に基づいて、論路回路のレジスタ部と、論理回路のコア機能部の雛形とを生成する。また、論理回路設計装置は、レジスタ部とコア機能部とを包含するトップモジュールの雛形とのそれぞれについて、ハードウェアソースコードを生成する。さらに、論理回路設計装置は、取得された論理回路の構成情報に基づいて、論路回路の初期化用デバイスドライバ関数の雛形について、ソフトウェアソースコードを生成する。 （もっと読む）

【課題】高速で動作する協調シミュレーションシステム、ハードウェアエミュレータ、及び協調シミュレーション方法を提供すること
【解決手段】本発明にかかる協調シミュレーションシステムは、検証対象回路２１０の検証をソフトウェアシミュレータ１００とハードウェアエミュレータ２００で協調して実行する協調シミュレーションシステムであって、検証対象回路２１０のに用いるクロックを、ソフトウェアクロックと、ハードウェアクロックのどちらか一方を選択するクロック制御回路２０３を備え、クロック制御回路２０３は、ソフトウェアシミュレータ１００の保持するメモリモデルに従い検証対象回路２１０の検証を実施する場合は、ソフトウェアクロックを選択し、ハードウェアエミュレータ２００の保持するメモリモデルに従い検証対象回路２１０の検証を実施する場合は、ハードウェアクロックを選択するものである。 （もっと読む）

【課題】簡易な構成により競合状態を発生させるテストパターンを作成可能なテストパターン作成方法を得ること。
【解決手段】２以上の入力ポイントから競合ポイントに至る各経路の情報であるテストパターン作成用経路情報を収集する経路情報収集部２１と、テストパターン作成用経路情報で示される経路ごとに、シミュレーションに要する処理時間を示す時間情報を取得し、時間情報に基づいて経路の処理時間の差である時間差を算出し、さらに、処理時間の短い方の経路の入力ポイントへのデータの入力時間を当該時間差だけ遅らせるように時間調整を行う旨の時間調整情報を取得するシミュレーション情報収集部２２と、テストパターン作成用経路情報と、当該テストパターン作成用経路情報により特定される経路の組に対応する時間調整情報とを対応付けたテストパターンを作成するテストパターン作成部２３とを備える。 （もっと読む）

【課題】検証対象回路に与えられるコマンドとデータの対応付けを行った状態で、検証対象回路の内部まで精度よくトレースする。
【解決手段】回路記述生成装置１は、コマンドＩＤ経路部１１と、ライトデータＩＤ経路部１２と、リードデータＩＤ経路部１３と、コマンドＩＤ発行部１４と、ライトデータＩＤ発行部１５と、リードデータ出力部１６と、コマンド出力部１７と、ライトデータ出力部１８と、リードデータＩＤ発行部１９と、入出力・期待値チェック部２０とを有する。コマンドとデータの伝送タイミングが同じでない場合に、対応するコマンドとデータに共通のＩＤを割り振ると共に、コマンドやデータを表す信号が検証対象回路５内を伝搬する間に、分岐したり、集束したりしても、それに合わせてＩＤのビット幅を可変制御するため、検証対象回路５内でコマンドやデータを精度よくトレースすることができ、各信号のトレーサビリティが向上する。 （もっと読む）

【課題】システム設計の早期段階であっても、システム全体を動作させた際の電力・性能の見積もりを可能にすること。
【解決手段】システムモデルシミュレータ１１０では、バスモデル１２１と同じ仕様１のモデルＡ，Ｃの動作については、そのまま、実装情報に基づいたシミュレーションを実行する。一方、仕様２のモデルＢ，Ｄの動作については、データ送信処理の際に、バスモデル１２１と同じ仕様１に適合したデータへの変換処理が施される。また、各モデルは、仕様に依存することなくバスモデル１２１を介してデータを受信することができるため、送信先となるモデルの仕様がバスモデル１２１の仕様が反映されていなくても、仕様１のデータを受信することができ、正確なシミュレーションが実行され、適切な検証が可能となる。 （もっと読む）

【課題】膨大な容量の記憶領域を必要としない論理シミュレーションシステムを実現する。
【解決手段】論理回路に接続され、前記論理回路の論理検証を行う論理シミュレーションシステムにおいて、前記論理回路が模擬的に動作している際の前記論理回路の状態の変化を監視し、当該監視した論理回路の状態を格納する。前記監視した前記論理回路の状態を保持する。前記論理回路の模擬的な動作が一時停止された際に、該一時停止時の前記論理回路の状態である「第１の状態」から、該一時停止時の直前に前記記録された前記論理回路の状態である「第２の状態」に向かって状態遷移を探索するように動作する。 （もっと読む）

【課題】被検査回路の隣接信号線における信号変化の動的干渉によって論理値変化が生じる故障を高精度で検出する。
【解決手段】被検査回路の各信号線の故障を検査する故障検査装置において、被検査回路の検査対象の信号線で故障を仮定する故障信号線と、故障信号線からある範囲内にある少なくとも１つの隣接信号線との間のレイアウト情報、製造パラメータ情報及びタイミング情報に基づいて、故障信号線と各隣接信号線との間の故障励起条件の適合結果を表す故障励起関数を用いて、故障信号線に関する故障励起関数の値を計算し、計算された故障励起関数の値に基づいて故障信号線で動的故障が励起したか否かを判断する。故障信号線と複数の隣接信号線との間の各故障発生関数の値の総和を計算し総和を隣接信号線の数で除算して故障発生関数の平均値を計算し平均値がしきい値以上であるか否かに基づいて故障信号線で動的故障が発生したか否かを判断する。 （もっと読む）

【課題】プログラム可能なロジックデバイスをプログラムする方法を提供すること。
【解決手段】マスクプログラム可能なロジックデバイス（ＭＰＬＤ）に対するユーザーのロジック設計は、互換性を有するユーザープログラム可能なロジックデバイス（ＵＰＬＤ）上で設計されＭＰＬＤに移行され得る、または直接ＭＰＬＤ上で設計され得る。設計がＵＰＬＤ上でなされる場合には、目標のＭＰＬＤの制約（例えば、デバイスの間の差異）が考慮され、その結果、移行は成功する。設計が直接ＭＰＬＤ上でなされる場合には、その設計を試験のためにＵＰＬＤに移行することをユーザーが意図するときに、互換性を有するＵＰＬＤの制約が考慮される。これは、ロジック設計のＵＰＬＤとＭＰＬＤとの間で行き返りの移行が意図される場合にのみ、特徴の一致が使用され得ることを意味する。移行を助長するためにデバイスのペアの間の固定されたマッピングが生成され得る。 （もっと読む）

【課題】シミュレーション用のライブラリの作成を容易に行うことのできるシミュレーション用ネットリスト生成装置を提供する。
【解決手段】回路図ファイル格納部に格納されている回路図ファイルを読み込む回路図読込部と、部品−モデル対応テーブル格納部に格納されている部品−モデル対応テーブルを読み込む部品−モデル対応テーブル読込部と、前記回路図ファイルに含まれる情報に従って前記部品−モデル対応テーブルから適切なモデル雛形を特定し、モデル雛形格納部に格納されているモデル雛形を読み込むモデル雛形読込部と、前記回路図ファイルおよび前記モデル雛形に基づき、シミュレーション用ネットリストを生成するシミュレーション用ネットリスト生成部とを備える。 （もっと読む）

【課題】ハードウェア及びソフトウェアの協調検証においては、ソフトウェアを実行するために大量のテストデータが論理シミュレータまたはエミュレータで処理されることとなるため、論理検証に非常に長い時間を要していた。また、ハードウェア及びソフトウェアが変更されると、テストの再実行にも多大な時間を要しており、検証期間長期化の要因となっていた。
【解決手段】本発明では、ハードウェア及びソフトウェアの協調検証実行時にハードウェア及びソフトウェアのカバレッジ情報を出力し、カバレッジ情報が変化するテストケースと変化しないテストケースを分類し、カバレッジ情報が向上するテストケースのみを蓄積してテストの再実行時に利用することにより、効率良くテストを実行するハードウェア、ソフトウェア協調検証システムを実現する。 （もっと読む）

【課題】メモリに格納されたデータを読み出してからデータ処理後のデータをメモリに格納するまでの時間であるレイテンシを精度良く算出する。
【解決手段】モデル上のメモリブロックからパケットデータを読み出して、パケットデータを処理し、パケットデータの処理完了後に、メモリブロックのアクセス先アドレスおよびメモリブロックへのアクセス種別を含む実行ログを用いて、データ処理後のパケットデータがバスを通過する際に発生する通過遅延を算出する。続いて、通過遅延の分だけ、シミュレーション時間を経過させた後、バスを通過させずに、データ処理後のパケットデータをメモリブロックに書き込む。そして、モデル上のメモリブロックからパケットデータが読み出されてから、データ処理後のパケットデータがメモリブロックに書き込まれるまでの時間を算出する。 （もっと読む）

【課題】アサーションベース検証におけるアサーションの数が増大した場合における、再構成可能論理回路に実装される検証回路の規模の増大を抑えること。
【解決手段】再構成可能論理回路は、設計対象回路と設計対象回路を検証する検証回路とを備え、検証回路は、アサーションベース検証に含まれる複数のアサーションに基づく検証に共用される。 （もっと読む）

【課題】回路動作の検証を行うにあたって、回路ブロック毎に、出力信号を入力信号に基づく論理式で表せれば、論理固定値を後段に伝播することが可能となる。前段の回路ブロックから後段の回路ブロックへ、論理固定値を順次伝播することによって、回路の検証に必要な工程数や処理時間を短縮出来る。しかし、論理情報が無いブラックボックス状態の回路ブロックについては、論理固定値を後段に伝播することが不可能だった。
【解決手段】論理情報が無いブラックボックス状態の回路ブロックであっても、タイミング情報を考慮することによって、論理固定値を後段の回路に伝播することが可能となる。 （もっと読む）

【課題】論理検証において不定値が発生したときに、その不定値が意図せず消去されるのを防止することが可能な論理検証装置を提供すること。
【解決手段】シミュレーション部６３は、ハードウェア記述言語による論理機能の記述に基づいてシミュレーションを行なう。第２記号置換部６４は、シミュレーション部６３によるシミュレーションにおいて発生した不定値を記号に置換する。そして、シミュレーション部６３は、第２記号置換部６４によって置換された記号が処理中の素子に到達したときに、記号式を生成して後段の素子に伝播する。したがって、シミュレーション中に発生した不定値が意図せず消去されてしまうのを防止することができる。 （もっと読む）

【課題】 注目すべき後段信号への制約条件を加えることができる論理シミュレーション装置を提供する。
【解決手段】 論理シミュレーション装置であって、シミュレーション対象上の観測点の情報を取得する観測点取得部２０と、観測点よりもシミュレーション対象上前段であって所定のクロックソースのクロックで信号出力する第１回路と、観測点より前段かつ第１回路より後段であり所定のクロックソースと異なるクロックソースのクロックで信号出力する第２回路とで、信号受け渡しの時間変動発生有無を判定するジッタ検出回路の情報を生成するジッタ検出器生成部２１と、観測点の出力信号を第２回路の出力信号の論理式で作成し、論理式およびジッタ検出回路の出力信号に基づきジッタ検出回路の出力信号と第２回路の出力信号とによって制約された信号を出力する制約ソルバの情報を生成する制約ソルバ生成部とを備えた。 （もっと読む）

【課題】論理シミュレーションにおいて、入出力回路が用いられた論理回路のＯＤＴ動作を確認可能な終端抵抗内蔵の入出力回路の論理シミュレーションモデルを提供する。
【解決手段】従来の論理シミュレーションモデルの出力期待値に、信号強度がストレングス・レベル「５」の論理値「Ｘ２（不定値）」を加えた。そして、終端搭載入出力回路３０ａの論理シミュレーションモデル１０は、ＯＤＴ確認モードにおいて、終端抵抗部１２に論理値「１」，「０」のＯＤＴ信号Ｓｔが入力されて、論理値「Ｘ２（不定値）」、「Ｚ（ハイインピーダンス）」の外部入出力信号を入出力端子Ｔｉｏから他の半導体デバイスの入出力回路に出力してＯＤＴ動作を表現する。 （もっと読む）

【課題】シミュレーション段階での抽象度変更に柔軟に対応して設計期間の短縮化を図ること。
【解決手段】可変抽象ラッパ１０４は、トラフィック制御器２０１とトラフィック生成器２０２と内部メモリ２０３とを含む。トラフィック制御器２０１は、被測定モデル１０１と測定ポイント１０２との間の通信を制御する。トラフィック制御器２０１は、測定ポイント１０２からの信号を分解出力するデマルチプレクサの機能を有する。また、トラフィック生成器２０２と被測定モデル１０１とからの信号を合成出力するマルチプレクサの機能を有する。トラフィック生成器２０２は、擬似トラフィックを生成する。内部メモリ２０３は、被測定モデル１０１が発生する実トラフィックを吸収する。 （もっと読む）