【課題】機能記述データに対し実行確率に関係なく電子回路生成時の最適化指示が一律に適用されるため、消費電力・動作速度・面積の点で細かな最適化がなされない。
【解決手段】機能記述データに係るシミュレーション実行により得られたプロファイル情報及び電子回路設計条件に基づいて、電子回路を生成する電子回路生成ツールが解釈できる形態で各コードの最適化条件を決定し最適化指示情報を生成するようにして、より良好な状態で最適化された、消費電力・動作速度・面積の平衡を図った電子回路の生成を可能にする。 （もっと読む）

【課題】一部のＣＤＣジッタの影響伝播を確認することで、エラー要因の特定の容易化を図ること。
【解決手段】検証支援装置は、１回目のシミュレーション結果と期待値が不一致の場合、ＣＤＣジッタ群のうちのＪ１とＪ２を１回目のシミュレーション結果時の論理値と異なる論理値に設定する。１回目のシミュレーションではＪ１〜Ｊ４がそれぞれ（０，１，０，１）であるため、２回目のシミュレーションでは、検証支援装置がＪ１〜Ｊ４をそれぞれ（１，０，０，１）に設定する。検証支援装置は、設定後での観測点のシミュレーション結果（２回目のシミュレーション結果）と期待値を比較する。２回目のシミュレーション結果と期待値は同一値である。検証支援装置が、Ｊ１とＪ２が変更されると、シミュレーション結果に変化が生じるため、Ｊ１とＪ２のうちのいずれか一方のＣＤＣジッタ、またはＪ１とＪ２の２個のＣＤＣジッタがエラー要因であることを特定する。 （もっと読む）

【課題】現実的な時間内に、観測対象回路の多数の観測ポイントについて観測データをシミュレーションアクセラレータから採取できるようにする。
【解決手段】シミュレーションにおいて動作の観測が行われる観測対象回路における観測ポイントの指定を受け付け、当該観測ポイントの指定に係るデータに従って観測回路が観測対象回路に接続されるように、観測対象回路データ格納部に格納されている観測対象回路の回路データに対して観測回路の回路データを付加する。この際、観測回路は、ダブルバッファ構成を採用しており、特定の観測ポイントにおける特定の状態の、第１の期間における発生回数と、特定の観測ポイントにおける特定の状態の、第２の期間における発生回数とを交互に、ＲＡＭに出力して格納する。 （もっと読む）

【課題】簡易かつ容易に、非同期データパスを含む半導体装置を設計することができる半導体設計装置、および、非同期データパスを含む半導体装置を提供する。
【解決手段】ＦＦ挿入部９は、非同期データパスにフリップフロップ（ＦＦ１）を挿入する。遅延設定部８は、非同期データパスの受信側のＦＦ（ＦＦ２）においてメタステーブル収束時間Ｔｒがクロックツリー（ＣＴ）のレイテンシＴｃｌよりも短いときには、ＣＴのあるノードから出力される第１のクロックをＦＦ１の入力クロックに設定し、ＣＴの別のノードから出力され、かつ第１のクロックよりもＴｒだけ遅延した第２のクロックをＦＦ２の入力クロックに設定する。遅延設定部８は、ＴｒがＴｃｌ以上のときには、第１のクロックをＦＦ１の入力クロックに設定し、第１のクロックをＴｒだけ遅延回路で遅延させた第２のクロックをＦＦ２の入力クロックに設定する。 （もっと読む）

【課題】論理シミュレーションに要する時間を削減する。
【解決手段】ＲＴＬ記述の論理シミュレーション結果とゲートレベルの論理シミュレーション結果とが一致しているか否かを判定する。そして、判定結果が不一致であった場合に、ＲＴＬ記述の論理シミュレーション結果情報とゲートレベルの論理シミュレーション結果情報の不一致箇所を抽出する。抽出した不一致ポイントに基づき、ゲートレベルの論理シミュレーション結果情報をＲＴＬ記述の論理シミュレーション結果情報に強制代入記述を作成する。その強制代入記述を含むＦｏｒｃｅファイルに基づき再度ゲートレベルの論理シミュレーションを実施する。 （もっと読む）

【課題】回路記述を解析するとき、設計工数を低減し、設計コストを削減する。
【解決手段】半導体集積回路の論理設計検証システムは、リントチェック結果変換部１１と、シミュレーション実行部１２、１３とを具備する。リントチェック結果変換部１１は、ハードウェア記述言語で記述された回路記述の機能シミュレーションにおけるカバレッジ検証において、回路記述に対するリントのチェック結果２２を参照し、回路記述における非活性箇所を抽出して、機能シミュレーション用のフォーマットを有する非活性リスト２３に変換する。シミュレーション実行部１２、１３は、回路記述のうち非活性リスト２３に記載のある回路をカバレッジ対象外として機能シミュレーションを行い、非活性箇所が省かれたカバレッジ結果２４を取得する。 （もっと読む）

【課題】期待する経路順序と一致する経路および不一致となる経路を容易に把握することのできる論理検証装置を提供する。
【解決手段】回路モジュールに論理検証用のトランザクション情報を送出し、モジュール構成ブロック間の回路経路それぞれにおけるトランザクション情報を検出する。そして、トランザクション情報を検出した回路経路に基づいて特定される実経路順序が、予め期待されている経路順序期待値と一致するかを判定する。そして、トランザクション情報が回路モジュールを構成するモジュール構成ブロック間を実際に流れる実経路順序と、経路順序期待値とが一致しない場合に、それら実経路順序と経路順序期待値が示す各経路順序の間で一致する一部の経路順序と、それ以外の一致しない経路順序とに分類して出力する。 （もっと読む）

【課題】アサーションベース検証において，検証精度を向上させ，さらに，解析作業工数を削減する。
【解決手段】ハードウェア記述言語で記述された論理回路の論理シミュレーション実行結果が，前記論理回路の設計仕様として記述されたアサーションと適合するかコンピュータに検証させる設計検証処理において，コンピュータが，少なくとも一つの要求を含む試験パターンを生成する試験パターン生成工程と，生成された要求毎に，各要求と各要求に対して実行が期待されるアサーションとを関連付けた期待値情報を生成する期待値情報生成工程と，生成された要求毎に，各要求に対して実行されたアサーションと，各要求に対して設定された期待値情報におけるアサーションとの整合性を判定する整合性判定工程とを実行する。 （もっと読む）

【課題】不具合の再現が可能であって、秘匿性の高い再現データの生成が可能な半導体集積回路の設計支援装置を提供する。
【解決手段】図１に示す設計支援装置は、設計データを複数のＦＳＭに変換するＦＳＭ変換部と、複数のＦＳＭから装置が動作するために必要な論理構造を生成するＦＳＭデータ探索部と、論理構造から装置の不具合が再現可能な縮小データを出力する縮小データ生成部と、を備えている。ＦＳＭデータ探索部においては、任意に選択したＦＳＭから設計支援装置が動作可能であって、必要最低限の情報しか含まない情報を探索し、生成する。 （もっと読む）

【課題】 本発明の課題は、半導体集積回路における低電力なメモリの設計を支援することを目的とする。
【解決手段】 上記課題は、記憶領域に格納される半導体集積回路を評価するための評価用プログラムを用いた第一のシミュレーションによって得られる、メモリへのアクセスに応じて該メモリ内での対象データに対するアクセスに係る回数情報を用いて、論理的なアクセス回数を計算する計算手段と、前記評価用プログラムを用いて、前記記憶領域に格納される前記半導体集積回路の設計データに従った第二のシミュレーションによって、前記メモリへの実際のアクセス回数を取得する取得手段と、前記実際のアクセス回数が前記論理的なアクセス回数より大きい場合、前記メモリに無駄な電力が有ると判定する無駄電力判定手段とを有する半導体集積回路の低電力設計支援装置により達成される。 （もっと読む）

【課題】 多くの論理変数や論理演算を含む複雑な論理計算を高速かつ大量に処理可能な論理計算システム等を提案する。
【解決手段】 ネットリスト記憶部１１１が記憶するネットリストについて、タスクグラフ生成手段１１３は、一つ又は複数の素子をタスクに置き換えて、各素子のデータの依存関係からタスクグラフを生成する。プログラム生成部１１５は、複数のデータのそれぞれの移動後の位置を定義するデータ転送命令を追加して、実行プログラム１０５を生成する。情報処理部１０７は、実行プログラム１０５を並列分散処理する。事前に静的にネットリストを処理するため、純計算時では信号線を追跡する必要がなくなる。さらに、SIMD並列化の効率を高めることができる。また、データ転送命令により、タスク間のデータ転送を予め決まったとおりに効率的に行うことができる。 （もっと読む）

【課題】回路検証を行ってエラーが発生した際に回路修正と再検証の効率化を図ることができる半導体集積回路の回路検証プログラムおよび半導体集積回路の回路検証方法を提供する。
【解決手段】検証プログラム１１が、ＤＵＴ１３に対してシミュレーションを行い、構成するブロック間Ｉ／Ｆにアサーション違反があった場合は、シミュレーションを停止してアサーションを満たすようにＩ／Ｆ ＭＯＤＥＬ１３４の回路記述を修正し、再度シミュレーションする。 （もっと読む）

【課題】半導体集積回路のデータ転送の検証時間を短縮することができる半導体集積回路の検証装置を提供する。
【解決手段】半導体集積回路の検証に用いるシナリオとパラメータとが記述されたリスト２１、２２が格納された設定ファイル記憶部１４と、前記リスト２１、２２に基づき検証に用いる転送データ４３を生成する転送データ生成部３５とを具備している。前記転送データ生成部３５は、前記シナリオの情報を記述したタグ４２を生成することを特徴とする。 （もっと読む）

【課題】アドレスのセットアップ（Ｓｅｔｕｐ）違反とホールド（Ｈｏｌｄ）違反が同じクロックのイベントに対して発生した場合に、アドレスのタイミング違反が発生しても、仮想イベントを発生させることなく、対象の違反アドレスを正しく判定する。
【解決手段】イベントドリブン方式を用いた論理シミュレーションに適用される半導体装置内蔵ランダムアクセスメモリのタイミング検証装置において、クロック信号にイベントが発生した場合、当該ランダムアクセスメモリのアドレス違反処理用レジスタに現状のアドレス情報を格納する。また、アドレスのタイミング違反を確認する。また、タイミング違反を確認した結果に基づき、タイミング違反時にアドレス違反処理用レジスタの値を不定値にする。また、タイミング違反レジスタの値に基づき、違反アドレスをチェックする。 （もっと読む）

【課題】複数の回路間の通信に任意のレイテンシ、および伝送エラーがある場合の動作の論理検証を可能とする。
【解決手段】ライトポインタ手段３ａは、ライトポインタ値を保持する。リードポインタ手段３ｂは、リードポインタ値を保持する。バッファ手段３ｃは、複数のエントリを有する。またバッファ手段３ｃは、第１の検証対象モジュール１が出力した第１の通信情報５をライトポインタ手段３ａが保持するライトポインタ値が示す第１のエントリに保持する。さらにバッファ手段３ｃは、リードポインタ手段３ｂが保持するリードポインタ値が示す第２のエントリに保持された第２の通信情報をエラー挿入モジュール手段３ｆに出力する。エラー挿入モジュール手段３ｆは第２の通信情報に変更を加え、第２の検証対象モジュール２に出力する。 （もっと読む）

【課題】ＲＴＬ検証によりグリッジの有無を判断する。
【解決手段】検出部１１０は、ＲＴＬデータが示す論理回路における各ＦＦについて、該ＦＦのクロック端子とリセット端子を夫々起点として、該起点の端子に入力される信号の入力経路を遡って、ＰＬＬ回路と、他のＦＦと、外部端子とのうちのいずれかに辿りつくまで、複数入力の論理ブロックを検出する。ＲＴＬシミュレータ１２０は、上記ＲＴＬデータと、検証用の信号パターンとが入力され、検出部１１０により検出された各論理ブロックについて、該論理ブロックの複数の入力の変化タイミングを取得する。判断部１３０は、検出部１１０により検出された各論理ブロックについて、該論理ブロックの複数の入力の変化タイミング間の差と閾値とを比較することにより、グリッジの有無を判断する。 （もっと読む）

【課題】タイミング検証回数を大幅に低減し、短時間で効率よく多電源チップにおける異電源間パスのタイミング検証を行う。
【解決手段】ネットリストと電源情報とから検証対象パスが２つ以上の電源ドメインを通過するパス（異電源間パス）を探索し、該異電源間パスにおける遅延係数付加判定を行う（ステップＳ１０２）。このステップＳ１０２では、各電源ドメインにおける電圧条件のうち、タイミング解析結果が最も悲観的となる電圧条件を検出し、該電圧条件に対して遅延係数を付加するか判定し、遅延係数を付加する。遅延係数を付加する場合、異電源間パスに属するセルのディレイに対して電源電圧変動を考慮した遅延係数を遅延係数情報から抽出し、ライブラリに基づいて計算した遅延値に加える。その後、遅延係数が付加された遅延値に基づいて静的タイミング検証を行う（ステップＳ１０３）。 （もっと読む）

【課題】大規模で複雑化した半導体集積回路に対する機能検証を効率よく実行しつつ、検証対象の半導体集積回路の品質を向上させる技術を提供する。
【解決手段】論理シミュレーション実行部（１５）（１７）の機能によって、制御可アサーション記述ファイル（２５）の、処理対象アサーション記述と処理非対象アサーション記述とを特定する。処理対象アサーション記述を用いてＤＵＴ（２２）に対するアサーションベース検証を実行しつつ、発火条件を満足したか否かを判定した結果に基づいて発火情報レジスタ（２８）を書き換える。発火情報レジスタ（２８）のデータに基づいてアサーション制御情報（２７）を更新して新たなアサーション制御情報（２７）とし、新たなアサーション制御情報（２７）を用いてアサーションベース検証を実行する。 （もっと読む）

【課題】動作シミュレーションとＲＴＬシミュレーションで同じテストベクタを使用できるためのテストベンチを生成する動作合成装置及び方法及びプログラムを提供する。
【解決手段】入力印加のタイミング及び出力観測のタイミングを表す信号、及び前記入力印加タイミング信号と前記出力観測タイミング信号のための論理回路を生成する入力印加・出力信号観測タイミング信号生成手段１０４と、当該信号を観測して入力印加、及び、出力観測をおこなうテストベンチを作成するテストベンチ生成手段１０６と、を有する。 （もっと読む）

【課題】検証対象回路の検証モデルの回路量を削減すること。
【解決手段】互いに同期して動作する回路構成が等価な複数の制御回路のいずれか一つの制御回路の機能をモデル化した制御回路モデルＣＭは、スイッチ装置モデルＳＭを介して、各ハードウェアの機能をモデル化した複数のハードウェアモデルＨＭ１〜ＨＭｎからの命令を受け付ける。つぎに、制御回路モデルＣＭは、受け付けた命令群の中から、ハードウェアモデルＨＭ♯が処理する命令を決定する。そして、制御回路モデルＣＭは、決定された命令の処理要求を、実際の回路上では物理的な制約により結線できない論理検証用の信号線２１０を介して、複数のハードウェアモデルＨＭ１〜ＨＭｎに通知する。 （もっと読む）