【課題】複数の命令実行手段を備えるマルチスレッド・プロセッサにおいて、命令実行手段の正確な機能チェックを行うこと。
【解決手段】複数のスレッドがハードウエア・マルチスレッディング処理を行うマルチスレッド・プロセッサであって、前記複数のスレッドによって使用可能な、演算器その他の複数の命令実行手段と、前記複数の命令実行手段に対して前記複数のスレッドのいずれかに属する命令を発行すると共に、所定のタイミングで前記複数の命令実行手段の機能チェック用命令と該機能チェック用命令が正しく実行されたか否かを確認する確認用命令を発行する命令発行手段と、前記命令発行手段が前記機能チェック用命令を発行する際と、前記確認用命令を発行する際とで前記複数の命令実行手段のうち異なる命令実行手段に命令を発行するように前記命令発行手段を制御する制御手段と、を備えるマルチスレッド・プロセッサ。 （もっと読む）

【課題】処理負荷の増大を抑制しつつ、処理結果の正確性を確保すること。
【解決手段】複数の命令実行手段を備え、該複数の命令実行手段について故障診断を行う機能を有するマイクロコンピュータであって、プログラムメモリに格納された命令を取得し、該取得した命令を解読する命令取得解読手段と、該命令取得解読手段により解読された命令に基づき、前記複数の命令実行手段に命令を発行すると共に、命令の発行先を特定する発行先特定情報を所定の記憶手段に書き込む命令発行手段と、を備え、前記複数の命令実行手段のうち、前記発行先特定情報が前記所定の記憶手段に書き込まれた命令実行手段について故障診断を行い、前記発行先特定情報が前記所定の記憶手段に書き込まれていない命令実行手段については故障診断を行わないことを特徴とする、マイクロコンピュータ。 （もっと読む）

【課題】簡易な構成で論理回路を用いたシステムを停止させることなく論理回路の試験を行なう回路試験装置を得ること。
【解決手段】システムの動作の一部を実行する試験対象部と同じ機能を有した論理回路をＦＰＧＡを用いて再構成する試験対象機能代替部１１を備え、試験対象入力選択部１５は、試験対象部１０の試験が行なわれる際には試験データ準備部１６からの試験情報を選択して試験対象部１０に出力し、且つ試験対象部がシステムの動作の一部を実行する際にはシステム前段Ｐ１からの入力情報を選択して試験対象部１０に出力し、有効回路選択部１４は、試験対象部の試験が行なわれる際には再構成後の試験対象機能代替部１１による処理結果を選択してシステム後段Ｑ１側へ出力し、且つ試験対象部１０がシステムの動作の一部を実行する際には試験対象部１０による処理結果を選択してシステム後段Ｑ１側へ出力する。 （もっと読む）

【課題】複数のデータ処理回路を備える半導体集積回路の不具合箇所を特定することができる判定装置を提供すること。
【解決手段】本発明の一態様に係る判定装置は、第１ＯＳＤプレーン２３Ａ及び第２ＯＳＤプレーン２３Ｂ、ビデオプレーン２３Ｃを備えるＬＳＩ２０Ａの良否判定を行うものである。入力されるテストパターンに応じて複数の画像処理回路が形成する１フレームの画像において、第１ＯＳＤプレーン２３Ａからの出力に対応する領域Ａと、第２ＯＳＤプレーン２３Ｂからの出力に対応する領域ＢとをＣＲＣ演算する領域として設定する。ＣＲＣ演算回路１５は、領域Ａ、領域ＢのＣＲＣ演算を行ってそれぞれの演算結果を算出し、それぞれの領域に対応する期待値と演算結果とをそれぞれ比較して、複数のデータ処理回路の良否判定を行うＣＰＵ２２に出力する。 （もっと読む）

【課題】処理を高速化することができる診断システム、診断方法、診断装置及び診断プログラムを提供することを提供すること。
【解決手段】本実施の形態にかかる診断システムは、複数の被診断装置３００〜３０ｍと、複数の被診断装置３００〜３０ｍのうち、診断対象となる被診断装置を指定するための情報が設定される装置指定レジスタ１１２と、装置指定レジスタ１１２の情報が設定される場合に、設定される情報が写される装置指定レジスタ写し１０２と、装置指定レジスタ１１２に前報を設定して被診断装置への診断処理を行う診断装置１００を備えている。診断装置１００は、装置指定レジスタ写し１０２を参照して装置指定レジスタ１１２への設定を行うか否かを判定する第１の処理と、診断処理毎に装置指定レジスタ１１２への設定を行う第２の処理と、を切換える。 （もっと読む）

【課題】装置間の誤接続を容易かつ迅速に検出すること。
【解決手段】相互に接続された一対の装置と、当該装置間の接続を管理する管理装置と、を備え、管理装置が、一対の装置にそれぞれ設けられた各接続先情報記憶手段に、予め設定されたそれぞれの接続先を表す接続先情報を送信して記憶する接続先情報通知手段を備えると共に、各接続先情報に基づいて一対の装置の接続が正しいか否かを判断する接続判断手段を備え、各装置の通常作動時に必要な電力よりも低い電力にて、各接続先情報記憶手段は管理装置から送信された接続先情報をそれぞれ記憶保持すると共に接続判断手段に送信し、いずれか一方の装置に備えられた接続先情報記憶手段は接続先情報を接続されている他の装置との接続箇所を介して接続判断手段に送信する。 （もっと読む）

【課題】 マイクロコントローラにおいて通信機能のデバッグに外部で使用されるトリガ信号を所望のタイミングで正確に発生させる。
【解決手段】 トリガ発生回路は、カウンタ、複数のカウント回数保持回路および制御回路を備えて構成される。カウンタは、カウント要因信号によるカウント動作をカウント指定回数実施する。複数のカウント回数保持回路の各々は、カウント回数情報を保持する。制御回路は、通信機能に関する複数の割り込み要因信号を順次選択してカウント要因信号として供給するとともに、複数のカウント回数保持回路により保持される複数のカウント回数情報を順次選択してカウント指定回数として供給し、複数の割り込み要因信号の全てに関してカウンタのカウント動作が完了した時点でトリガ信号を発生させる。 （もっと読む）

【課題】モジュールとして組み込まれた演算処理機能を容易にテストできる集積回路及びそのテスト条件設定方法並びにプログラムを提供する。
【解決手段】パターン発生、変倍及び編集の各モジュール２５〜２７と、演算処理対象のデータを各モジュール２５〜２７に入力するか否かを切り替えるための切り替え部２１〜２４と、各モジュール２５〜２７及び切り替え部２１〜２４の処理条件を設定する複数のレジスタ１４〜２０とを備え、モジュールごとに演算処理を実行するか否かを選択可能なＡＳＩＣ１００であって、パターン発生、変倍及び編集の各モジュール２５〜２７の少なくとも一つを用いたテストを行う際のテスト条件が記憶された記憶部２８３を備え、外部装置からの指示に応じて各レジスタ１４〜２０にテスト条件に応じたレジスタ値を設定するレジスタ設定部２８を有する。 （もっと読む）

【課題】 冗長なＨＷ構成を不要とし、障害原因部位分解能の向上を可能とする障害切り分け方法、障害切り分けシステム、および、プログラムを提供する。
【解決手段】 ＳＶＰ４２０とノードＡ１００、ノードＢ２００、ノードＣ３００とが、ＬＡＮ４３０で接続され、ノードＡ１００、ノードＢ２００、ノードＣ３００が、ＩＸＳ４１０経由で接続され、ＳＶＰ４２０が、通信障害検出手段４２１と、診断要求手段４２２とを有し、ノードＡ１００、ノードＢ２００、ノードＣ３００が、診断起動手段１１２と、診断手段１０３とノード間通信手段１０４とを有する。 （もっと読む）

【課題】標準ネットワーク通信を診断テストに利用して、ＧＰＩＢ等の診断に固有のインタフェースの必要性をなくすとともに、ローカル及びリモートでのテストを可能にすること。
【解決手段】電子装置の図形表示ブロック図を形成し、制御可能な要素をブロック図に表示し、制御可能な要素と通信するために、ブロック図を制御可能な要素と結合することを含む、電子装置の要素を制御する方法。 （もっと読む）

【課題】外部端子を増やさずに複数のＴＡＰコントローラを切り換えられるようにすることである。
【解決手段】子のＴＡＰコントローラ１３を用いてテストを行う場合には、親のＴＡＰコントローラ１２がフリップフロップ１５の出力を「１」に、フリップフロップ１６の出力を「０」する信号を出力する。フリップフロップ１５の出力が「１」になると、ＴＤＩ、ＴＣＫ等の信号が子のＴＡＰコントローラ１３に入力し、子のＴＡＰコントローラ１３が有効となる。 （もっと読む）

【課題】パスの遅延を示すパス評価値を用いてクリティカルパスを推定し、ＳＤＣ自動生成ツールの抽出したパスのうちで、評価値の大きいパスだけを例外パスとしたレイアウトを可能とする。
【解決手段】本発明のプログラムは、集積回路に対する論理記述と、評価の対象としての複数のパスとの入力をメモリから受け取る手順と、入力された各パスに対してパスの遅延を表すパス評価値を求める手順と、評価値の大きいパスをクリティカルパスとして推定する手順とを計算機に実行させる。 （もっと読む）

【課題】複数のマイクロプロセッサを含む半導体集積回路装置におけるデバッグの容易化を図る。
【解決手段】複数のプロセッサと、対応するプロセッサのデバッグを可能とする複数のデバッグインタフェース（５４−１〜５４−ｎ）と、上記複数のデバッグインタフェース間で共有される複数の共有端子（５１）と、上記複数のデバッグインタフェースを選択的に上記共有端子に結合可能な選択回路（５２）と、所定のインストラクションに応じて、上記選択回路での選択動作を制御可能なコントローラ（５３）とを設ける。上記ＪＴＡＧ仕様の端子群におけるＴＲＳＴ端子に、上記複数のデバッグインタフェースを選択的に結合可能な第１選択部（５２１）と、上記ＴＲＳＴ端子以外の端子に、上記複数のデバッグインタフェースを選択的に結合可能な第２選択部（５２２）とを設け、プロセッサの数が増えた場合でも、それに柔軟に対応可能にする。 （もっと読む）

【課題】診断プロセッサからＰＣＩカードへの書き込みを可能とする。
【解決手段】診断Ｉ／Ｆ制御部１０は、診断プロセッサ３から指示されたリクエストの種別、書き込み場所または読み出し場所であるＰＣＩカード４上のアドレス、さらに、リクエストの種別が書き込み処理である場合は書き込みデータを登録する。発行制御部１１は、診断Ｉ／Ｆ制御部１０の登録内容に基づき書き込み処理または読み出し処理を実行させるためのリクエストデータをＰＣＩカード４に発行する。受信制御部１２は、ＰＣＩカード４での書き込み処理または読み出し処理の結果を示すリプライデータをＰＣＩカード４から受信し、処理中のエラーの有無を示す完了結果ステータス、さらに、ＰＣＩカード４で読み出し処理が行われた場合の読み出しデータを抽出する。診断Ｉ／Ｆ制御部１０は、受信制御部１２にて抽出された完了結果ステータスや読み出しデータを登録する。 （もっと読む）

【課題】 システム検証において、同時に個別検証用テストを起動させた場合、各々の個別検証用テストの使用する周辺回路が衝突してしまうという問題を防ぐことを目的とする。
【解決手段】 システム検証テストの実行において、システム検証テスト記述によって指定される複数の個別検証テスト記述に対応する周辺回路を検証するシステム検証手段と、個別検証テストが検証している周辺回路の使用状況を管理する管理手段とを備える。 （もっと読む）

【課題】 論理回路の設計における、データパス各処理ブロックを組み合わせたシステム検証の一手法としての、コーナーケースバグをつぶす為の任意の設定、動作条件を用いて行うランダム検証において、各処理ブロックを組み合わせた際に実現し得る任意の設定、動作条件を各処理ブロックの検証ユーティリティを再利用して、自動的に作り出す。
【解決手段】 任意の設定、動作条件などのパラメータを決定および設定する関数を含む共通シーケンス基本クラスを定義し、これを継承した各処理ブロック毎のシーケンスクラスを定義、テスト記述においては、前記パラメータ設定関数を順番に呼び出し、実現しうる任意の設定、動作条件の組み合わせを見つけだす。その際、各シーケンスは前後に処理が接続されることを考慮し、入出力パラメータを定義し、その入出力パラメータに沿って、その処理全体のパラメータを決定するように記述しておく。 （もっと読む）

【課題】本発明は自己診断テストを実施後、テスト結果とともに特定マークを表示する情報処理装置、自己診断方法およびプログラム。
【解決手段】所定の複数のキー（ＡＣ、シフト、メニュー）の同時押しにより、自己診断テストモードへの移行を報知する画面が表示され、さらに、所定のキー信号（“１”、“２”、“３”、“・”）のいずれかの入力により自己診断テストモードに移行し、自己診断テストが実施される。テスト結果が画面中央に表示され、所定の文字列（ＡＢＣＤＥ）からなる特定マークが前記報知画面の表示中に入力されたキー信号に応じた位置とサイズで表示される。 （もっと読む）

【課題】 複雑な診断技法においても、安全制御の信頼性を損なうことなく、本来の制御タスクの充分な処理能力とを両立させたコントローラを提供する。
【解決手段】 主プロセッサ１０から独立して、メモリ２０のうち主プロセッサの実行中の制御タスク２２ａで使用しない非アクティブ領域２６を診断許可領域とする診断領域割当て手段３１と、この診断領域割当て手段によって割当てられた診断許可領域に対し、主プロセッサから独立して、所定のシーケンスによる診断を実行する診断実行手段３２とを備え、この診断実行手段による各診断サイクルにおいて、診断許可領域から切分けた診断対象領域を選択し、診断を実行する。 （もっと読む）

【課題】装置の故障箇所を的確に特定することのできる故障箇所診断システムを提供する。
【解決手段】装置１０は、木構造で機能が分類・表現された複数のユニットで構成されており、各ユニットの機能はソフトウェアでエミュレーション可能になっている。故障検出手段１２が装置１０の故障を検出すると、代行動作制御部１３は装置１０側の任意のユニットを切り離し、このユニットと同一の機能を果たすエミュレーションサーバ４０側のエミュレータ４１を該ユニットの代わりに接続した状態で装置１０を動作させる、正常動作しないときはエミュレーションの対象ユニットを切り替える。正常動作したときは、今回エミュレーションしたユニットが故障の原因ユニットであると特定する。 （もっと読む）

【課題】 最終セットのソフトウエア開発を支援するエミュレーションチップに対し、最終セットに実装されるマスクＲＯＭマイコンチップにおいてメモリサイズや周辺機能が制限される場合に、制限される資源への誤ったアクセスが検出されない。
【解決手段】 バスコントローラ１００６の動作を監視するアクセス監視回路１００３を設け、エミュレーションチップとしてデバッグホストと接続している場合に、バスコントローラ１００６のアクセスしようとする対象アドレスが無効アドレステーブル部１００４に設定された無効アドレス範囲内である場合にはこれを無効アクセスと判定し、ＣＰＵ１００２へ無効アクセス検出割込みをかける。この割込みを受け、ＣＰＵ１００２はデバッグＩ／Ｆ１１０を通じデバッグホストに無効アクセスの検出を通知する。 （もっと読む）