【目的】本発明は、画像の相関演算を行う画像処理装置に関し、画像の相関演算、空間フィルタを高速に処理したり、および小さな画像演算を複数同時ないしは結合して高速に実行したりする装置を構築することを目的としている。
【構成】メモリから複数画素のデータを１サイクルで転送する共有画像入力バスと、共有画像入力バス上に転送された複数画素のデータのうち、指定された水平および垂直開始地点から指定された垂直および水平サイズ分のデータを選択する手段と、記選択されたデータを格納する入力バッファと、入力バッファからデータを取り込んで演算を行うシストリックアレイと、シフトリックアレイで演算された結果について、同期化する同期化メモリと、同期化された複数の演算結果同士の演算またはピーク抽出をパイプライン処理する手段とを備える。 （もっと読む）

【課題】ＧＰＵの負荷のバランスがとれ、且つ消費電力及び回路面積の増大が抑制された画像処理システム及び画像処理方法を提供する。
【解決手段】グラフィックデータ処理により、複数の描画コマンドを生成するソフトウェアを実行する中央演算処理装置（ＣＰＵ）１０と、複数の描画コマンドで描画処理を行って、複数に分割された画面の各領域の画像描画用データを並列に生成するＧＰＵ２１及びＧＰＵ２２とを備え、ＧＰＵ２１及びＧＰＵ２２が、対象とする各領域を互いに動的に変更する。 （もっと読む）

【課題】全ＰＥに格納されているデータの中から、ある閾値以上のデータであるというような特定の条件を満たしているデータのみを、ＰＥ番号の小さい方から順に収集するＳＩＭＤ型マイクロプロセッサを提供する。
【解決手段】各プロセッサエレメントは、演算の条件フラグを格納するための条件レジスタを内蔵し、上記条件レジスタの値は、各プロセッサエレメントに備わる第１の信号線を介して出力され、個々のプロセッサエレメントから出力された上記第１の信号線は、プライオリティ・エンコーダに入力され、上記プライオリティ・エンコーダは、上記第１の信号線でアクティブであるもののうちプロセッサエレメントのアドレスが最小であるもの若しくは最大であるものを検出することを特徴とするＳＩＭＤ型マイクロプロセッサを提供する。 （もっと読む）

【課題】コンフィグの実行パターンが処理の進行過程で変更される場合であってもコンフィグデータデータを遅滞なくロードできるデータ処理装置を提供する。
【解決手段】複数の素子を適宜組み合わせて構成される複数の回路エレメントにより構成されたプロセッサエレメントアレイ３８を備え、プロセッサエレメントアレイ３８に実装する種々の回路構成を示すコンフィグデータを複数記憶部２０に記憶しておき、予め設定された処理の実行時にプロセッサエレメントアレイ３８に実装する順番に応じて、次に実装する回路構成を示すコンフィグデータを示すポインタが対応付けされたコンフィグ実行パターンリストに従って前記記憶手段に記憶されたコンフィグデータを読み出して前記エレメントアレイに実装するに際し、処理の進行に伴い、必要な回路構成だけを実装すべくポインタを付け替える。 （もっと読む）

【課題】種々の信号処理を高速に行なう信号処理装置、信号処理方法および信号処理プログラムを得ること。
【解決手段】複数種類の信号処理を行なうデジタル複合機７０において、複数種類の信号処理の中の第１の信号処理を実行するマイクロプロセッサ１と、複数種類の信号処理の中の第２の信号処理を実行する再構成部５と、を備え、マイクロプロセッサ１は、複数種類の信号処理を開始する前に第２の信号処理の種類に応じて再構成部５の構成を変更しておき、再構成部５は、第２の信号処理を行なう処理要求が入力された際に、変更された構成で第２の信号処理を実行する。 （もっと読む）

【課題】画像処理に最適な処理手段が多数の小領域に対して複数の画像処理を実行する場合に装置制御処理に最適な処理手段との通信回数を最小にし、各処理手段の処理能力を最大限に活用できる画像処理装置、画像処理方法及び画像処理用プログラムを得ること。
【解決手段】ＣＰＵ１１３はＲＯＭ１１６が記憶する複数の実行順リストから１つの実行順リストを選択すると画像処理の開始指示を発行する。ＤＳＰ１１４は画像処理の開始指示を受けてＣＰＵ１１３が選択した１つの実行順リストに示された画像処理の実行順序に従った画像処理用プログラムをＲＯＭ１１６から高速メモリ１１５に転送させて画像処理を実施し、画像処理の結果と選択された１つの実行順リストとに基づき、次の画像処理で用いる画像処理用プログラムを選択して高速メモリ１１５に転送させて画像処理を実施することを繰り返し、終了するとＣＰＵ１１３に通知する。 （もっと読む）

【課題】ＣＰＵが行う設定を簡略化した画像処理装置、画像処理方法を提供する。
【解決手段】画像データが示す２次元画像をＸＹ平面上の画像とし、該ＸＹ平面における座標と画像データを記憶可能な第１の記憶手段におけるメモリ空間でのアドレスとが１対１で対応づけられ、画像データの第１記憶手段における先頭アドレスである第１先頭アドレス、２次元画像のＸ軸方向に対するサイズである第１幅サイズ、１画素分のサイズである第１画素サイズの設定値に基づき、座標に対応するアドレスを生成する第１アドレス生成手段と、第１先頭アドレス、第１幅サイズ、第１画素サイズを第１アドレス生成手段に設定する設定手段と、座標を第１アドレス生成手段に設定する座標設定手段と、第１アドレス生成手段で生成されたアドレスから第１画素サイズだけ第１記憶手段に記憶された画像データに信号処理を施す際に用いられる第２記憶手段に転送する転送手段と、を有する。 （もっと読む）

【課題】
欠陥検査装置において，膜厚の違いやパターン幅のばらつきなどから生じるパターンの明るさむらの影響を低減して，高感度な欠陥検査を実現する。また，多種多様な欠陥を顕在化でき，広範囲な工程への適用が可能な欠陥検査装置を実現する
【解決手段】
同一パターンとなるように形成されたパターンの対応する領域の画像を比較して画像の不一致部を欠陥と判定するパターン検査装置を，検査対象画像の各画素について，特徴空間にプロットし，特徴空間上のはずれ値を欠陥として検出する画像比較部を備えて構成した。これにより，ウェハ内の膜厚の違いに起因して画像間の同一パターンで明るさの違いが生じている場合であっても，正しく欠陥を検出できるようにした。 （もっと読む）

【課題】メモリへのアクセス量を低減する。
【解決手段】共用メモリ１８は、共用バス１２を通じて、ＣＰＵや画像処理部１６からアクセスされる。この共用メモリ１８には、スキャンにより生成され、主走査方向の伸びる画素データ列が副走査方向に連なる画像データ５０が記憶されている。画像処理部１６が画像データ５０の縮小処理を行う場合、副走査ライン抽出部２０は、副走査方向に間引いて画素データ列を読み出す。そして、副走査補間部２８が、副走査方向に補間を行い、主走査補間部３６が主走査方向に補間を行って、縮小した出力画像データ３９を生成する。 （もっと読む）

【課題】再構成可能な演算処理装置における新たな再構成態様を実現する。
【解決手段】再構成可能な演算処理装置は、処理Ａをロードされて、その処理を行う（Ｓ１０）。処理Ａを終了後（Ｓ１２）、処理終了時に決まる出力結果が評価され（Ｓ１４）、設定条件を満たすか否か判定される（Ｓ１６）。そして、判定結果に基づいて、次に処理Ｂ−１をロードするか（Ｓ１８）、処理Ｂ−２をロードするか（Ｓ２０）が決定される。 （もっと読む）

【課題】入力画像データに対する画像認識と表示制御を行うシステムのコスト低減に寄与する。
【解決手段】中央処理装置（７）、描画制御部（８）、表示制御部（３）、画像認識モジュール（２）、外部メモリ(１７)に対するアクセス制御が可能なメモリコントローラ(１５)、及び外部から画像データ入力と必要なフォーマット変換を行うことが可能な画像データ入力部(４，５)を有し、1チップに形成される。表示制御部はメモリコントローラを介して外部メモリから読み出した画像データの表示制御を行う。画像データ入力部は外部から入力した画像データ又は必要なフォーマット変換を行った画像データを、メモリコントローラを介して外部メモリの第1領域に格納する。画像認識モジュール又は中央処理装置は第1領域の画像データ又はそれに対して必要なデータ加工が行われた第２領域の画像データを用いて画像処理を実行し、その処理結果を外部メモリの第３領域に格納する。 （もっと読む）

【課題】画像分割処理に伴うメモリの必要数を減少でき、画像処理不可能領域の発生を防止するデータ転送の転送時間も短縮化可能な画像処理装置を実現する。
【解決手段】１つのセンサにより得られた画像１０１を複数のチャンネルｃｈ１〜ｃｈ４に分割しチャンネル方向分割部１０２のより一方側に隣接する一つのチャンネルを含んだ２チャンネル分の画像データとし、分割した複数のチャンネル数より１つ少ないデータ単位数と３とする。３単位の画像データそれぞれに対して、画像処理不可能領域が発生しない程度にデータ重複部分を転送画像制御回路１０３により設定して単位画像データ毎に画像データを切り出し、切り出し処理後の画像データに対してプロセッサ部１０４により処理を行う。したがって、画像処理に要するメモリ数及び画像処理のプロセッサ数は、分割したチャンネル数より少ない数とすることができる。 （もっと読む）

【課題】小規模のプルグラマブルなＤＳＰなどでも、膨大な処理を分割して実施することにより、処理実現、プログラマブルデバイスのコスト削減を可能とするを画像処理装置を提供することを目的とする。
【解決手段】画像データ入力手段と、画像データ出力手段と、プログラマブルデータ処理手段と、ワークメモリ手段と、データ処理を制御するための制御手段を備えた画像処理装置において、処理プログラムを複数に分割し、所定の順序で実行させるとともに、分割処理プログラムに応じて、画像データを入力するか、あるいは、処理後の画像データを出力する。 （もっと読む）

【課題】従来の画像処理装置よりも汎用性の高い画像処理装置を得る。
【解決手段】空間フィルタ処理ブロック２４への入力信号がＹ成分のみのモノクロの画像信号である場合には、セレクタ５０８は入力端子５０８₂を選択し、セレクタ５０９は入力端子５０９₂を選択する。これにより、プログラマブル空間フィルタ５０４のローパスフィルタ出力信号（LPF-LL）が空間フィルタ５０５に入力され、空間フィルタ５０５のローパスフィルタ出力信号（LPF-LL）が空間フィルタ５０５に入力される。つまり、プログラマブル空間フィルタ５０４及び空間フィルタ５０５，５０６が直列（カスケード）に接続され、カスケード接続された３つの空間フィルタによってフィルタ処理が行われる。この例の場合、５×５タップのローパスフィルタが３段にカスケード接続されるため、１３×１３タップのローパスフィルタ処理が可能となる。 （もっと読む）

【課題】複数のプロセッサを有する共有メモリ型の装置において、プロセッサのストール
期間を短くし、画像処理に要する時間を短くすること。
【解決手段】演算処理手段６，７は、テーブル１４，１５，１６を使用して、一連の画像
データに対して画像処理を順次施す。第１のメモリアクセス手段ＭＡ１−１，ＭＡ１−２
は、演算処理手段６，７とは独立に動作し演算処理手段６，７の画像処理と並行して、バ
スを介してメモリ８から画像データを取得しバスを介さずに演算処理手段６，７に供給す
る。第２のメモリアクセス手段ＭＡ２，ＭＡ３−１，ＭＡ３−２は、演算処理手段６，７
とは独立に動作し演算処理手段６，７の画像処理と並行して、バスを介してメモリ８から
テーブル１４，１５，１６を取得しバスを介さずに演算処理手段６，７に供給する。 （もっと読む）

【課題】複数の画像処理装置の中から画像に画像処理を施すのに最適な画像処理を自動的に選択して、選択した画像処理装置において画像に画像処理を施す。
【解決手段】本発明に係る画像処理装置は、画像に画像処理を施す画像処理部と、画像処理部が画像に所定の画像処理を施すために要する時間に関連する情報を含む第１性能情報を取得する第１性能情報取得部と、他の画像処理装置が画像に所定の画像処理を施すために要する時間に関連する情報を含む第２性能情報を取得する第２性能情報取得部と、第１性能情報を、第２性能情報と比較する性能比較部と、性能比較部による比較結果に基づいて、いずれの画像処理装置に、画像処理を施させるかを選択する処理デバイス選択部と、処理デバイス選択部が選択した画像処理装置に、所定の画像処理を施させる処理制御部とを備える。 （もっと読む）

【課題】画像処理時間に占める割合の大きいフィルタ処理時間を短縮し、より短時間のうちに画像データを圧縮または伸張できる画像処理装置を提供する。
【解決手段】複数のハードウェアアクセラレータと接続するプロセッサによってハードウェアアクセラレータの少なくとも１つから取得された画像処理に必要なパラメータが書込まれる共有メモリ１０６と接続する画像処理装置において、ハードウェアアクセラレータ１０２が、共有メモリ１０６に保持されたパラメータ情報２０２を、プロセッサを介することなく取得する処理フロー制御部２０８及びパラメータ情報読出し部２０１、取得されたパラメータ情報２０２を使ってフィルタ処理するフィルタ制御部２０７を設ける。 （もっと読む）

【課題】乗算器の個数を削減することでコンパクト化を実現すると共に、グレーバランスの安定化を図る。
【解決手段】色変換回路１１０は、３Ｄ−ＬＵＴ１０、四面体選択部２０、下位ビット選択出力部３０および補間演算部４０を備える。補間演算部４０は、次式に基づく演算処理を実現する回路である。
Ｐ＝Ｋ＋（Ｗ−Ｋ）・ｘ_f／Ｅ−（Ｗ−Ｔ）・（ｘ_f−ｚ_f）／Ｅ
−（Ｔ−Ｓ）・（ｘ_f−ｙ_f）／Ｅ （もっと読む）

【課題】 入力画像を並列的に画像処理する画像処理装置内部でのデータのやり取りを減らす。
【解決手段】 入力画像が分割されて得られた第１の分割画像と第２の分割画像とのうち第１の分割画像に対して画像処理を行った後に、他の画像処理手段で画像処理が行われた後の第２の分割画像の一部の情報を用いて、さらに他の画像処理を行う。 （もっと読む）

【課題】従来の画像合成装置は、縦続接続される演算器の間に除算器が必要であり、チップ面積が増大する問題があった。
【解決手段】本発明にかかる画像合成装置は、第１、第２の画素情報を、第１、第２の画素情報に対応した第１、第２の係数に基づいて合成し、第１、第２の係数の合成係数となる第３の係数と、第１、第２の画素情報の合成画素情報となる第３の画素情報に第３の係数を乗算した中間出力情報とを出力する複数の演算器と、複数の演算器のうちいずれか一つの演算器が出力する中間出力情報を第３の係数で除算して、第３の画素情報を出力する除算器とを有し、複数の演算器のうち少なくとも１つは、第１の画素情報に相当する入力として第１の画素情報に第１の係数を乗算した中間入力情報が入力される第１の演算器であるものである。 （もっと読む）