【課題】異なる動作モードのメモリチップをサポートすることができるソリッドステートディスクを提供すること。
【解決手段】本発明に係るソリッドステートディスクは、メインチップと、第一スイッチと、第二スイッチと、電気抵抗と、前記メインチップに接続される複数のメモリチップと、を備える。メインチップは、メモリチップの動作モードを変えるための第一入出力ピン及び第二入出力ピンを備え、第一スイッチの第一端は、メインチップの第一入出力ピンに接続され、第二スイッチの第一端は、メインチップの第二入出力ピンに接続され、第一スイッチ及び第二スイッチの第二端は、共に電気抵抗を介して接地され、第一スイッチ及び第二スイッチを選択的に開閉させて、メインチップの第一入出力ピン及び第二入出力ピンに入力されるレベル信号を変えると、メインチップは、受信したレベル信号に基づいて、メモリチップの動作モードを変える。 （もっと読む）

【課題】セルフリフレッシュモードにエントリしている期間中においてもデータ端子のインピーダンス制御を可能とする。
【解決手段】例えば、コントローラ５０は、半導体装置１０に対してセルフリフレッシュコマンドＳＲＥを発行することによってセルフリフレッシュモードにエントリさせる。半導体装置１０は、インピーダンス制御信号ＯＤＴを受信する入力バッファ回路７２をセルフリフレッシュモード中においても常時活性化させるとともに、セルフリフレッシュモード中においては、内部クロック信号ＩＣＬＫ０に同期してインピーダンス制御信号ＩＯＤＴ０をラッチするラッチ回路８４をバイパスさせる。これにより、外部クロック信号ＣＫを使用することなく、セルフリフレッシュモード中におけるインピーダンス制御信号ＯＤＴの入力が可能となる。 （もっと読む）

【課題】フレキシブルフラッシュコマンドを実現するための方法及び／又は装置を提供する。
【解決手段】フラッシュメディアシステムを制御する方法は、プロセッサ制御モードを有しており、ソフトコンテキストを作成すると共に送信するフラッシュレーンコントローラ１５６ａ〜１５６ｎを提供することを含む。ソフトコンテキストは、一般に、プロセッサ制御モードにフラッシュレーンコントローラを配置する。プロセッサ制御モードでは、フラッシュレーンコントローラは、全てのソフトコンテキストを格納し、全ての未解決のコンテキストを実行し終え、通常のハードウェア自動化をサスペンドし、その後、ソフトコンテキストを実行する。 （もっと読む）

【課題】データバスの効率を向上するために有用な情報を取得することができるバスモニタ装置、バスモニタ方法、およびプログラムを提供する。
【解決手段】共通バスに接続された複数の処理ブロックが、複数のバンクを有するアドレス空間からなるメモリとの間で、共通バスを介してデータの受け渡しを行う際の、該データの受け渡しの状態を表す転送情報に基づいて、予め定められた一定の単位時間あたりの共通バス上のデータの帯域を測定する測定部、を備える。 （もっと読む）

【課題】書き込み処理時間を短縮できる記憶装置、ホスト装置、回路基板、液体容器及びシステム等を提供すること。
【解決手段】記憶装置１００は、バスＢＳを介して接続されるホスト装置４００との通信処理を行う制御部１１０と、ホスト装置４００からのデータが書き込まれる記憶部１２０と、記憶部１２０のアクセス制御を行う記憶制御部１３０とを含む。制御部１１０は、第１のモードでは、データ書き込みコマンド及びデータを受信した際に、記憶制御部１３０に対して受信したデータの書き込みを指示すると共に、記憶部１２０に対して正常にデータが書き込まれた場合に、ホスト装置４００に対してアクノリッジを返信する。第２のモードでは、データ書き込みコマンド及びデータを受信した際に、記憶制御部１３０に対して受信したデータの書き込みを指示し、ホスト装置４００に対してアクノリッジを返信しない。 （もっと読む）

【課題】初期的に設定されるアドレスモード以外のモードでシリアルメモリ・コントローラがリセットされたとき、リセット端子を持たないシリアルメモリとの間でモードの一致を採ることのできるシリアルメモリ・コントロールシステム、方法およびプログラムを得ること。
【解決手段】リセット検出手段１３は、シリアルメモリ・コントローラ１２がリセットされたことを検出すると、再起動手段１４を用いてシリアルメモリ１１を再起動する。同期を採るためのクロックが断になったときシリアルメモリ１１を再起動してもよい。 （もっと読む）

少なくとも2つの異なる接続を介してマスターデバイスに結合される、相互接続が開示される。ある特定の実施形態では、第1の相互接続および第1の相互接続に結合される第2の相互接続を含むシステムが、開示される。第1の相互接続は、単一の接続を介して第1のマスターデバイスに結合され、第1の相互接続は、少なくとも2つの異なる接続を介して第2のマスターデバイスに結合される。第2の相互接続は、メモリコントローラを介してメモリに結合される。
（もっと読む）

【課題】バスを占有する期間を削減する。
【解決手段】アドレス線とデータ線が共通であるバスと、アドレス信号のラッチタイミングを制御するラッチ制御信号の活性化時に、読み出し動作もしくは書き込み動作を行う従属制御回路と、前記ラッチ制御信号と、読み出し動作時でアドレス信号のラッチタイミングの所定の期間後に活性化時され読み出し動作を判定させる出力イネーブル信号と、従属制御回路の前記書き込み動作時で活性化時に書き込み動作を判定させる書き込みイネーブル信号と、を出力する主制御回路とを有し、主制御回路は、従属制御回路が書き込み動作を行う場合、前記書き込みイネーブル信号を少なくともアドレス信号をラッチする前に活性化させ、従属制御回路は、アドレス信号をラッチするときに、前記書き込みイネーブル信号が非活性化状態である場合、読み出し動作の判定を行う。 （もっと読む）

【課題】従来の半導体集積回路は、データの送信を精度良く行うことができないという問題があった。
【解決手段】本発明にかかる半導体集積回路は、複数の信号線を介してパラレルに送信データを送信するＳｏＣ回路１００と、送信データを受信するＳＤＲＡＭ回路１０１と、を備える。ＳｏＣ回路１００は、各信号線に対して設けられ、送信データを出力するためのデータ送信モードと、出力をハイインピーダンスにするためのハイインピーダンスモードと、が切り替わる複数のデータ出力回路２０３と、データ出力回路２０３に対して、送信データと予め設定された固定データとのいずれかを選択して出力するデータ選択回路２５６と、各データ出力回路２０３において、ハイインピーダンスモードからデータ送信モードへモードが切り替わってから実際に送信データの出力を開始するまでの間、固定データを出力するように制御する制御回路２０５と、を備える。 （もっと読む）

【課題】ハブベースのシステムメモリにおける書込みコマンドを終了する方法とシステムが開示されている。
【解決手段】メモリハブはダウンストリームメモリコマンドを受け取り、受け取った各ダウンストリームメモリコマンドを処理して、そのメモリコマンドがメモリハブに向けられた書込みコマンドを含んでいるかどうかを決定する。メモリハブは、書込みコマンドがハブに向けられているときは、メモリデバイスに適用するように適応されたメモリアクセス信号を発生するように第１モードで動作する。メモリハブは、書込みコマンドがハブに向けられていないときは、ダウンストリームメモリハブに結合されるように適応されたダウンストリーム出力ポート上にコマンドの書込みデータを提供するように第２モードで動作する。 （もっと読む）

【課題】キャリブレーションを要求される装置において、装置としてのパフォーマンスを極力低下させることなくキャリブレーションを実施できる技術を提供する。
【解決手段】ナビゲーションシステムにおいては、メモリ制御処理にて、ＯＤＴまたはＲｏｎを変化させるパラメータを監視し（Ｓ２１０，Ｓ２２０）、この監視結果に基づいて、信号線を伝送される信号の波形を正常に読み取れなくなる程度にＯＤＴまたはＲｏｎが変化するか否かを判定する（Ｓ２３０）。そして、信号の波形を正常に読み取れなくなる程度にＯＤＴまたはＲｏｎが変化し得ると判定した場合に（Ｓ２３０：ＹＥＳ）、ＲＡＭにＯＤＴまたはＲｏｎを調整させるコマンドであるキャリブレーションコマンドを送信する（Ｓ２４０）。よって、従来の定期的にキャリブレーションコマンドを送信する構成と比較して、キャリブレーションコマンドの送信頻度を必要最低限に少なくすることができる。 （もっと読む）

メモリデバイスシステム、システム、及び方法が開示されており、これらは、複数の導電体を介して互いに接続された、複数の積層されたメモリデバイスダイ及びロジックダイを含んでいる。ロジックダイは、プロセッサ等のメモリアクセスデバイスに対するメモリインターフェースデバイスとして動作する。ロジックダイは、２つのモードのうちのいずれかでの選択的な動作を可能にするコマンドレジスタを含み得る。直接モードでは、行及び列アドレス信号と共に一般的なコマンド信号がロジックダイに与えられ、ロジックダイは、本質的に、これらの信号をメモリデバイスダイに直接的に結合し得る。間接モードでは、コマンド及び複合アドレスを含んだパケットがロジックダイに与えられ、ロジックダイは、これらのコマンド及び複合アドレスをデコードして、一般的なコマンド信号並びに行及び列アドレス信号をメモリデバイスダイに与え得る。 （もっと読む）

【課題】相互接続１６を介して通信するため、多数のデバイス４，６，８，１０，１２，１４を備えた集積回路２を提供する。
【解決手段】送信デバイス１８は、その繰り返しデータワード自体の代わりに、繰り返しデータワードの表示の使用を示す、サイドバンド信号を含んでいる。次いで、受信デバイスは、表示の受信に応じて、データワードの繰り返しパターンを構成することができる。これによって、相互接続１６によって消費される帯域幅を削減する。 （もっと読む）

【目的】 本発明は、ＰＣ／ＡＴ等のパーソナルコンピュータやCPUのインターフェイスに接続し、拡張する事が可能な装置やそれを応用した方法及び装置に利用し得る。
【構成】 選択図にあるように、本発明のハードウェアの動作をエミュレートしてハードウェア及びメモリにアクセス方法は、メモリを含むハードウェアをインターフェイスに接続し、インターフェイスに順次値をセットしハードウェアの動作をエミュレートしてハードウェア及びメモリにアクセスする。ハードウェアは、インターフェイスと接続するとともに、ハードウェアに電源を供給するためのコネクタを介して接続されていることを特徴とする。 （もっと読む）

【課題】ＳＲＡＭなどに対するアクセスを終了した後にＳＤＲＡＭをリフレッシュする方法では、リフレッシュ動作の間、アドレスバス及びデータバス（以下、バス）を使用することができない。そのため、バスの使用効率が低下し、システムの転送効率も低下していた。
【解決手段】メモリ制御システムは、アドレスバスおよびデータバスを介してＣＰＵとアクセスを行う第１のメモリと、アドレスバスおよびデータバスを介してＣＰＵとアクセスを行うＳＤＲＡＭと、ＳＤＲＡＭに対してリフレッシュ要求を出力するＤＲＡＭ制御回路と、アドレスバスのうち、リフレッシュ要求に対応するコマンドを入力する信号線を選択してＳＤＲＡＭへと出力する選択部とを有する。 （もっと読む）

【課題】プリントコントローラに搭載される揮発性メモリと不揮発性メモリのデータバスを共用できない場合でも、プリントコントローラに搭載されるＡＳＩＣのピン数を削減するための技術を提供する。
【解決手段】プリンタコントローラ１００は、不揮発性メモリ１０３と、印刷データをパルス幅変調して印刷エンジン３００に供給するＰＷＭ（パルス幅変調回路）１０４と、を制御する。プリンタコントローラ１００は、不揮発性メモリ１０３及びＰＷＭ１０４に共通に接続される外部バス４００を有する。プリンタコントローラ１００は、外部バス４００を、不揮発性メモリ１０３へのデータの書き込み、不揮発メモリ１０３からのデータの読み込み、及び、ＰＷＭ１０４への印刷データの送出、のいずれに用いるかを切り替えることができる。 （もっと読む）

メモリコントローラは、複数の入力バッファおよび複数の出力ドライバを備えた入出力（Ｉ／Ｏ）回路を備えたデュアルモードメモリ相互接続を備える。前記Ｉ／Ｏ回路は、モード選択信号の状態に応じて第１のモードおよび第２のモードの一方で動作するように構成されうる。前記第１のモードでの動作中は、前記Ｉ／Ｏ回路は、１つ以上のメモリモジュールに接続するためのパラレル相互接続を提供するように構成されうる。前記第２のモードの動作中は、前記Ｉ／Ｏ回路は、それぞれが前記１つ以上のメモリモジュールとの間で読み出し中または書き込み中のメモリデータをバッファするように構成された１つ以上のバッファユニットに接続するための各々のシリアル相互接続を提供するように構成されうる。
（もっと読む）

【課題】従来のメモリインタフェースはメモリ側のアドレッシング機能を考慮していない。またメモリ側もシステム側のアドレッシング機能を考慮していない。この場合、内部アドレスのインクリメント動作のみを実行させることができるメモリとバスマスタ間のバースト転送の場合や、逆に、内部アドレスのラッピング動作のみを実行させることができるメモリとバスマスタ間のバースト転送の場合には、システム側とメモリ側とでアドレッシング機能の不整合が生じる場合がある。
【解決手段】バスマスタからのバースト転送命令を受け、対応するメモリにバースト転送命令に基づく転送命令を発効するメモリインタフェースであって、バスマスタのアドレッシングモードとメモリのアドレッシングモードが異なっている場合に、アドレッシングモードの違いとバースト転送命令とに基づき第１の転送命令を生成してメモリに供給することを特徴とするメモリインタフェース。 （もっと読む）

【課題】 データマスク信号のビット数が多い場合にも、外部端子数を増やすことなくデータ信号のマスク制御を実施する
【解決手段】 アドレス入力回路は、アドレス端子に供給される第１アドレス信号、第２アドレス信号および第１データマスク信号を、クロック信号の遷移エッジにそれぞれ同期して順次受ける。すなわち、第１データマスク信号は、第１および第２アドレス信号の受信タイミングとは別のタイミングを用いて、アドレス端子に供給される。第１アドレス信号、第２アドレス信号および第１データマスク信号は、例えば、半導体メモリをアクセスするコントローラから出力される。データ入出力回路は、データ端子を介してデータを入出力する。データ入出力回路は、メモリセルへの書き込みデータおよびメモリセルからの読み出しデータの少なくともいずれかを、第１データマスク信号の論理に応じてマスクする。 （もっと読む）