【課題】高品質なメモリシステムを提供する。
【解決手段】バッファ１１１ａ及び不揮発性の第１のメモリ１１１ｂを含む記憶部１１１と、プロセッサ１０３及び揮発性の第２のメモリ１０６、１０７を含み、プロセッサ１０３は第２のメモリ１０６、１０７に格納されたデータに基づいて記憶部１１１を制御し、通常状態からスタンバイ状態に移行する際に、更にプロセッサ１０３が第１のコマンドを発行する第１の制御部１００ａと、第１のコマンドに基づいて、第１のメモリ１１１ｂからバッファ１１１ａまでデータを読み出す第２のコマンドを発行し、第１の制御部１００ａがスタンバイ状態から通常状態へと移行する際、バッファ１１１ａからデータを読み出して第２のメモリ１０６、１０７へと格納する第３のコマンドを発行する第２の制御部１１２と、を備える。 （もっと読む）

【課題】消費電力の削減を図るようにした端末装置及び端末装置におけるメモリ制御方法を提供すること。また、アプリケーションが継続して動作できるようにした端末装置及び端末装置におけるメモリ制御方法を提供すること。
【解決手段】アプリケーションプログラムを記憶部に記憶させて前記アプリケーションプログラムを実行することで前記アプリケーションプログラムに対応するアプリケーションを動作させる端末装置において、省電力状態に移行するとき、前記アプリケーションの動作状況と属性に基づいて、前記アプリケーションプログラムが使用される前記記憶部における記憶領域を第１の記憶領域から前記第１の記憶領域より消費電力の少ない第２の記憶領域に移動させるよう前記記憶部を制御するアプリケーション制御部を備える。 （もっと読む）

【課題】コンパイル及びリンクによりプログラムを生成する際に、複数のメモリにおけるアクセス速度の違いを考慮した最適化を実現するプログラム生成装置、プログラム生成方法及びプログラムを提供する。
【解決手段】アクセス速度の異なる複数のメモリを有するコンピュータで動作されるプログラムを生成するプログラム生成装置であって、１回目のコンパイル及びリンクによりプログラムを生成し、そのプログラムをコンピュータ上で動作させた際のメモリに対するアクセスの監視結果と、複数のメモリのアクセス速度を示す情報とに基づいて、頻繁にアクセスされるデータを優先的にアクセス速度が速い方のメモリに配置するようにして、２回目のコンパイル及びリンクによりプログラムを生成することを特徴とする。 （もっと読む）

【課題】高速動作可能な半導体装置を提供すること。
【解決手段】実施形態の半導体装置１は、第１動作モードと第２動作モードとを有する。半導体装置１は、第１シーケンサ１１と第２シーケンサ２２とを備える。第１シーケンサ１１は、第１周波数で動作する。第２シーケンサ２２は、第１周波数より高周波数の第２周波数で動作する。第１動作モードでは、第１シーケンサ１１は外部から命令を受け付けて動作し、第２シーケンサ２２は外部から命令を受け付けることなく、第１シーケンサ１１の制御の下で動作する。第２動作モードでは、第２シーケンサ２２は外部から直接命令を受け付けて動作し、第１シーケンサ１１の動作は停止される。 （もっと読む）

【課題】携帯電話等のコンピュータ利用機器内のデータを効率的に管理し、外部メモリ媒体への高速な書き落とし、及び外部メモリ媒体からの読み込み（転送）をＤＲＡＭの性能にまで引き上げる外部メモリ媒体に常駐されたキャッシュメモリプログラムを実現する。
【解決手段】マイクロＳＤメモリカード１等の外部メモリ媒体を携帯電話２等のコンピュータ利用機器に装着することで、キャッシュメモリプログラムは自動的にインストールされ、コンピュータ利用機器中のシステムメモリ８の一部領域を仮想メモリとして確保し、この仮想メモリ上にキャッシュメモリ２３を割り当てて動作させ、コンピュータ利用機器のあらゆるデータについて、ＣＰＵ７等に対する書き込み読み出し、外部メモリ媒体についての書き落し読み込み（転送）を可能とする。 （もっと読む）

【課題】 ランダムアクセス時間が早く、大容量、低コストかつ高セキュリティを保つメモリモジュールを提供する。
【解決手段】 ランダムアクセスメモリと、不揮発メモリと、ランダムアクセスメモリおよび不揮発メモリに接続され、ランダムアクセスメモリおよび不揮発モリへのアクセスを制御する制御回路と、を有する半導体装置であって、制御回路からランダムアクセスメモリへの読み出し要求のサイクル時間は、半導体装置の外部から制御回路への読み出し要求のサイクル時間よりも短く、制御回路は、半導体装置の外部から制御回路への読み出し要求のサイクル時間のうち、制御回路からランダムアクセスメモリへの読み出し要求のサイクル時間を除いた時間で、不揮発メモリからランダムアクセスメモリへのデータ転送を行うことを特徴とする。
【効果】 高速なデータの読み出しが可能な高セキュリティを保った大容量、低コストのメモリモジュールが実現できる。 （もっと読む）

【課題】記憶容量や種類が異なる複数のストレージの組み合わせによるミラーリング制御を実現可能にするとともに、複数の記憶装置の全空間を使用可能にする。
【解決手段】複数のストレージ２２，２３を備える記憶部を有する画像形成装置において、操作部からの設定指示に応じて、ストレージコントローラ部２１が、ストレージ２２，２３に対してミラーリング領域を設定する。コントローラ部２１は、データをストレージ２２，２３に記憶する場合、記憶すべきデータが重要度の高いデータであるか判定する。ストレージコントローラ部２１は、重要度の高いデータと判定されたデータをストレージ２２，２３のミラーリング領域に格納し、重要度の低いデータと判定されたデータをストレージ２２の非ミラーリング領域に格納するように制御する。 （もっと読む）

【課題】消費電力をより低下させるメモリ割り当て方法を提供する。
【解決手段】異なる容量のメモリマクロで構成されるメモリ２０１〜２０３と、前記メモリマクロ２０１〜２０３のうち、容量が他の前記メモリマクロ２０２、２０３に比べて小さい前記メモリマクロ２０１に、書き込み、および／または、読み出しの頻度の高いデータを格納する半導体装置を含み、前記メモリマクロに接続されるデータ処理装置は、書き込み、および／または、読み出しの頻度が高いデータを、前記特定メモリマクロ２０１へ優先的に割り当てるようにコーディングされた高水準言語プログラムから最終的に変換された機械語命令列を実行する。 （もっと読む）

【課題】要求されるデータ転送レートと容量を確保しつつ、コストの削減が可能なメモリアクセス装置を提供することを目的とする。
【解決手段】メモリアクセス装置は、第１のメモリからデータを読み出す制御を行う第１の制御信号と、第２のメモリからデータを読み出す制御を行う第２の制御信号と、第１のメモリのみを参照する第１の論理アドレス空間と、第１のメモリと第２のメモリとを参照し、第１のメモリの論理アドレスと第二のメモリの論理アドレスとが交互に配置される第２の論理アドレス空間とを有し、第２のメモリはアドレスが入力されてからデータが出力されるまでの遅延を有し、第２の論理アドレス空間をアクセスする第１のコマンドが発行されると、第１のメモリから第１の制御信号によってデータを読み出す第１の読み出しとともに第２のメモリから第２の制御信号によってデータを読み出す第２の読み出しを行う。 （もっと読む）

【課題】キー押下時の画面表示速度を上げると共に、使用者が操作を行わないときの消費電力を抑える。
【解決手段】タッチパネル付き端末において、タッチパネルと使用者の指やタッチペンなどのポインタとの距離が第１の閾値と第２の閾値の間にあることを検出すると、プログラムデータを第１のメモリデバイスから第１のメモリデバイスより読み出し速度の速い、第２のメモリデバイスに読み出す。このときプロセッサは実行処理を行わない。ポインタとの距離が第１の閾値よりも小さい値を検出すると、プロセッサはプログラムデータが第２のメモリデバイスにある場合は第２のメモリデバイスからプログラムデータを読み出し、実行する。 （もっと読む）

【課題】非選択データの冗長な書き込み操作を不要とでき、ページの配列を書き換えに効率の良い状態に最適化することが可能な記憶装置を提供する。
【解決手段】第１のメモリ部と、第１のメモリ部とアクセス速度の異なる第２のメモリ部を有し、装置内には特定のデータグループをページ単位として外部から入力されるページアドレスと第１または第２のメモリ部内のページデータの実所在位置との対照を示すアドレス変換テーブルが構築され、制御回路は、第１のメモリ部と第２のメモリ部間で、適時双方向に記憶データを移動させる機能を有し、ページ単位で第１のメモリ部から第２のメモリ部へデータを移動させてアドレス変換テーブルを更新し、第１のメモリ部上の元のページ領域を無効化し、ページ単位で第２のメモリ部から第１のメモリ部へデータを移動させてアドレス変換テーブルを更新し、第２のメモリ部上の元のページ領域を無効化する。 （もっと読む）

【課題】機器の省電力モード時に記憶容量と電力の無駄を省きつつ、省電力モードからの復帰を高速に行う。
【解決手段】不揮発性半導体記憶手段とディスク型記憶手段と電力管理手段とを有する記憶装置を備えた画像処理装置であって、前記電力管理手段は、データの書き込みもしくは読み取りの有無に応じて複数段階の省電力モードの制御が可能であり、前記省電力モードに応じて前記ディスク型記憶手段の待機状態を制御する際に、前記省電力モードとして直前よりも低消費電力のモードに変更された場合に、前記記憶装置内の低速側の記憶領域から高速側の記憶領域に制御プログラムの記憶領域を変更する、ことを特徴とする。 （もっと読む）

【課題】ＤＤＲ−ＳＤＲＡＭの初期化に要する時間を好適に短縮する技術を提供する。
【解決手段】電子回路３１は、ＤＤＲ−ＳＤＲＡＭ３３より短いアクセス時間を有する内部メモリ４７と、不揮発性メモリ３２に記憶されたプログラムにしたがって、内部メモリ４７およびＤＤＲ−ＳＤＲＡＭ３３を利用して各種処理を実行する制御部４１と、制御部４１から、内部メモリ４７へのアクセスとＤＤＲ−ＳＤＲＡＭ３３へのアクセスとを切替える切替部５０とを備える。制御部４１は、不揮発性メモリ３２から、ＤＤＲ−ＳＤＲＡＭ３３を初期化するための初期化プログラムを読み込み、読み込んだ初期化プログラムを内部メモリ４７に格納し、内部メモリ４７に格納された初期化プログラムを用いてＤＤＲ−ＳＤＲＡＭ３３を初期化する。 （もっと読む）

【課題】ネットワークを介して接続されているメモリを効率的にアクセスする。
【解決手段】本発明の一態様に係るメモリ管理装置３２Ａは、第１の半導体メモリと、第１の半導体メモリよりもアクセス可能上限回数の小さい不揮発性の第２の半導体メモリとのうちの少なくとも一方に記憶される各データの特性に基づいて生成され、当該各データの配置領域を決定するヒントとなる配置ヒント情報１４を管理する。メモリ管理装置３２Ａは、配置ヒント情報１４とメモリ使用情報１１とメモリ固有情報１２とに基づいて、書き込み対象データに対して第１の半導体メモリと第２の半導体メモリとのメモリ領域の中から、書き込み領域を決定する管理部２０を具備する。ネットワークアドレス変換部３４は、プロセッサから発行されたプロセッサ論理アドレスを、当該プロセッサ論理アドレスよりも長く、ネットワークシステム上のメモリ領域を特定するネットワーク論理アドレスに変換する。 （もっと読む）

【課題】シャットダウン及び起動に要する時間を短縮可能であり、不揮発性メモリの性質を考慮した安全性の高いデ―タの保管が可能なメモリ管理装置と管理方法を提供する。
【解決手段】第１の記憶手段２１は、不揮発性半導体メモリ９，１０と揮発性半導体メモリ８のうちの少なくとも一方に記憶される各データの特性に基づいて生成され、各データの配置領域を決定するヒントとなる配置ヒント情報１４を記憶する。第２の記憶手段ＤＢＦは、揮発性半導体メモリ内で更新され、不揮発性半導体メモリに更新されていないデータを示す第１のフラグデータを記憶する。第１の検出手段１５は、シャットダウン時、第２の記憶手段に記憶された第１のフラグデータに基づき、揮発性半導体メモリから不揮発性半導体メモリに転送すべきデータを検出する。転送手段１５は、検出されたデータを配置ヒント情報とは無関係に不揮発性半導体メモリの第２の記憶領域に転送する。 （もっと読む）

【課題】 マルチプロセッサシステムの計算処理の効率を向上させる。
【解決手段】 マルチプロセッサシステムは、第１メモリと、第１メモリに接続され、第１メモリに記憶されたデータを用いて処理を実施する処理部とを有している。処理部は、第２メモリと、データおよび処理の結果である処理データの少なくとも一方を第１メモリと第２メモリとの間で転送するデータ転送を実施する第１プロセッサと、第１メモリと第２メモリとの間でのデータ転送と処理とを切り替え可能に実施する第２プロセッサと、第２メモリに転送されたデータを用いて、処理を実施する第３プロセッサとを有している。 （もっと読む）

データ記憶装置及び方法が開示される。本開示の例示的なデータ記憶装置は、キャッシュ層及び該キャッシュ層と通信可能なプロセッサを含む。該プロセッサはデータ記憶アクセスタイプに基づいてキャッシュ層イネーブルラインを介して前記キャッシュ層を動的にイネーブル又はディセーブルにする。 （もっと読む）

【課題】メモリ・コントローラを、ＳＤＲＡＭとフラッシュ・メモリを内部に有するハイブリッド・メモリ・デバイスの一構成要素とする。
【解決手段】コントローラ３０８Ｂは、標準的なＳＤＲＡＭインターフェースを有するメモリ・デバイスがＳＤＲＡＭ３０４とフラッシュ３０６Ａ，３０６Ｂへのアクセスを与えることを可能にし、ＳＤＲＡＭアドレス空間の１つ以上の指定ブロック３２０Ａ，３２０ＢにおいてＳＤＲＡＭを無効にする。コマンド・プロトコルは、メモリ・ページをＳＤＲＡＭインターフェース・アドレス空間にマッピングし、フラッシュ・メモリを設けることを望む計算機において、１つのピン互換マルチチップ・パッケージと既存のＳＤＲＡＭとを交換することを可能とし、フラッシュにアクセスするためのソフトウェアの変更が行われる。 （もっと読む）

【課題】ＣＰＵの初期化時間を短縮可能な数値制御装置の初期化方法及び数値制御装置を提供する。
【解決手段】数値制御装置１は、第１動作周波数よりも速い第２動作周波数とに切り換えて動作可能なＣＰＵ２Ａと、初期化するためのブートプログラムが格納されたＲＯＭ３と、このＲＯＭ３とＣＰＵ２Ａ，２Ｂとを接続するバス５と、このバス５に介装され複数のＣＰＵ２Ａ，２ＢとＲＯＭ３との信号伝達を調停可能なバス調停回路６とを有し、ＣＰＵ２Ａの起動時に、ＣＰＵ２Ａとバス調停回路６を第１動作周波数で起動させ、次に、バス５とバス調停回路６を介してＲＯＭ３からブートプログラムを読み込んでＣＰＵ２Ａのキャッシュメモリ１０に格納し、ＣＰＵ２Ａの動作周波数を第１動作周波数から第２動作周波数に切り換え、ＣＰＵ２Ａの動作周波数の切り換えに応じて、バス調停回路６の動作周波数を第１動作周波数から前記第２動作周波数に切り換える。 （もっと読む）

【課題】読み出し速度を向上した、不揮発性メモリ装置を含むメモリシステム及びその読み出し及び書き込み方法を提供する。
【解決手段】本発明のメモリシステムは不揮発性メモリ装置、前記不揮発性メモリ装置を制御するためのメモリコントローラ、及び前記メモリコントローラに含まれ、反復的に書き込み要請されたパターンを有するデータ（パターンデータ）を管理する仮想データインタフェースレイヤを含み、前記仮想データインタフェースレイヤは、前記パターンデータに対する読み出し要請がある場合に前記読み出し要請されたパターンデータを生成する。 （もっと読む）