【課題】、一のマイクロコンピュータを介する他のマイクロコンピュータのオンボード書込みを行うためのソフトウェア開発の負担軽減とシステムコストの低減とに寄与する。
【解決手段】外部インタフェースユニットに接続する外部端子を、別の外部インタフェースユニットに接続する外部端子に選択的にスルーさせるとともに、当該外部インタフェースユニットのインタフェース機能を抑止する、バイパス生成部（２３）をマイクロコンピュータ（１）に採用する。マルチマイクロコンピュータシステムにそのマイクロコンピュータを第１のマイクロコンピュータとして採用し、第１のマイクロコンピュータにおける一の外部インタフェースユニットに書き込みホスト装置に接続するインタフェースコネクタを結合し、当該第１のマイクロコンピュータにおける他の外部インタフェースユニットを別の第２のマイクロコンピュータに接続する。 （もっと読む）

【課題】マイコンが生成するＰＷＭパルスの周波数精度を向上する「電子システム」を提供する。
【解決手段】サブマイコン２１は、低精度発振子２２が生成する動作クロックを、設定された分周比ｎで分周した周期を持つＰＷＭパルスを出力する。高精度発振子１２が生成する動作クロックで動作するメインマイコン１１は、サブマイコン２１が出力するＰＷＭパルスの周期Ｔｐｒを計測し、計測した周期Ｔｐｒと現在サブマイコン２１に設定されている分周比ｎとより、サブマイコン２１の動作クロックの真の周期Ｔｓｒを算出する。そして、算出したサブマイコン２１の動作クロックの真の周期Ｔｓｒより、ＰＷＭパルスの周期がＰＷＭパルスの所望周期Ｔｐtに最も近くなる分周比ｎを求め、マイコン間通信を用いてサブマイコン２１に設定する。 （もっと読む）

【課題】マイクロコンピュータにおいてメモリアクセスコマンドの生成などの点でシリアルアクセスメモリに対するアクセスのオーバーヘッドを減らす。
【解決手段】 ＣＰＵが出力するアクセス要求に含まれるアドレス及びコマンドに基づいて、シリアルフラッシュメモリに、チップ選択信号及びクロック信号を供給し、前記クロック信号に同期してメモリアドレス及びメモリコマンドを出力してシリアルアクセスメモリのアクセス制御を行うシリアルメモリインタフェースコントローラ（６０）をマイクロコンピュータに搭載し、このシリアルメモリインタフェースコントローラには、前記アクセス要求に応答するメモリアドレス及びメモリコマンドに基づくデータリードを完了したとき、そのリードデータの最後のメモリアドレスに続くアドレスへのリードアクセス要求以外のアクセス要求を検出するまで前記チップ選択信号の活性状態を維持する動作モードを採用する。 （もっと読む）

【課題】短時間で検査できる少端子マイクロコンピュータおよびその検査方法を提供する。
【解決手段】入力端子Ｐ１ｉ，Ｐ２ｉと出力端子Ｐ１ｏ，Ｐ２ｏがＣＰＵ７１の動作ビット数より少ない数で配置され、テストモードとユーザモードで、入力端子Ｐ１ｉ，Ｐ２ｉからそれぞれのシリアルデータを独立して入力し、出力端子Ｐ１ｏ，Ｐ２ｏからそれぞれのシリアルデータを独立して出力可能に構成されてなる少端子マイクロコンピュータであって、入力モード切り替え回路７４ｉと入力回路７３ｉの間におけるテストモードの入力経路に挿入され、入力される３以上の多値符号のシリアルデータを入力回路７３ｉで処理可能な２値符号のシリアルデータに変換して出力する入力変換回路１０ｉを有してなる少端子マイクロコンピュータ１００とする。 （もっと読む）

【課題】シリアル通信を用いて複数の不揮発性メモリに同じデータの書き込みを行うマイクロコントローラにおいて、書き込みの確認処理を簡素化することを目的とする。
【解決手段】マイクロコントローラ１のチップセレクト出力端子ＣＳ１〜ＣＳ３は、その各々が、複数の不揮発性メモリ２ａ〜２ｃのうち１つおよび調停回路３の入力端子の１つ３ｂ、３ｄ、３ｆに接続され、不揮発性メモリ２ａ〜２ｃのデータ出力端子ＯＵＴは、それぞれ調停回路３の入力端子の１つ３ａ、３ｃ、３ｅに接続され、調停回路３の出力端子３ｇは、マイクロコントローラ１のシリアルデータの入力端子Ｍ−ＩＮに接続され、調停回路３は更に、入力端子３ｂ、３ｄ、３ｆへ入力される信号がすべてオンとなっているときは、入力端子３ａ、３ｃ、３ｅに入力される信号がすべてオンである場合にのみ、出力端子３ｇから出力される信号がオンとなるように構成されている。 （もっと読む）

【課題】フラッシュメモリーへの高速書き込み動作及びチップ面積の縮小化を可能とする集積回路装置を提供する。
【解決手段】集積回路装置は、電気的に書換え可能な不揮発性メモリー１４と、外部装置からの指示に基づいて不揮発性メモリー１４を書換え可能にする制御回路１０と、を含み、制御回路１０は、外部装置からのシリアルデータを受信するシリアル通信回路１８と、受信したシリアルデータを解析するコマンド解析回路２０と、解析された内容に応じて不揮発性メモリー１４の書換えのための手順制御を行う不揮発性メモリー制御回路２２と、を含む。 （もっと読む）

【課題】フラッシュメモリーに書き込まれたデータに対して不正リード／ライト動作防止機能を要した集積回路装置及び集積回路装置の制御方法を提供する。
【解決手段】集積回路装置は、電気的に書換え可能な不揮発性メモリー１４と、外部装置からの指示に基づいて不揮発性メモリー１４を書換え可能にする制御回路１０と、を含み、制御回路１０は、外部装置からのシリアルデータを受信するシリアル通信回路１８と、受信したシリアルデータを解析するコマンド解析回路２０と、解析された内容に応じて不揮発性メモリー１４の書換えのための手順制御を行う不揮発性メモリー制御回路２２と、を含み、不揮発性メモリー制御回路２２は、不揮発性メモリー１４の所定のビットを読み出し、不揮発性メモリー１４の所定のビットにプロテクトデータが書かれている場合は、不揮発性メモリー１４の書き込み又は読み出しをプロテクトする。 （もっと読む）

【課題】 汎用ロジックＩＣのシフトレジスタを使ってＩ／Ｏポートを拡張すると共に、動作速度を向上させることができるＩ／Ｏ拡張回路を提供する。
【解決手段】 ワンチップマイコン１と汎用シフトレジスタＩＣ２との間で連続出力モードを持つクロック同期方式を用いて、ワンチップマイコン１から汎用シフトレジスタＩＣ２にシリアルデータ、同期クロック、ラッチタイミングの信号を送信し、汎用シフトレジスタＩＣ２では、汎用ロジックＩＣをカスケード接続した構成であり、受信した同期クロック、ラッチタイミングの信号に従って、シリアルデータを複数ビットのパラレルデータに変換するＩ／Ｏ拡張回路である。 （もっと読む）

【課題】本発明は、改良された形態の、単純化された縮小命令セット・コンピューター（ＲＩＳＣ）マイクロプロセッサーに関する。特に、スタック構造をとるマイクロプロセッサーに関する。
【解決手段】本発明のある態様では、マイクロプロセッサーシステムはマイクロプロセッシングユニットと入出力プロセッサー（ＩＯＰ）とを含んでいる。大域メモリーユニットは中央処理装置及びＩＯＰと連結されている。ある手段が、中央処理装置及びＩＯＰの大域メモリーユニットへのアクセスを裁定する。ある形態では大域メモリーユニットは複数の大域レジスタを含んでいる。 （もっと読む）

【課題】スリープモードの場合でもシリアル通信を行うことが可能なマイクロコンピュータを提供する。
【解決手段】ＣＰＵの通常動作モードで生成するメインクロックとは別に、該通常動作モードよりも消費電力量が少ないスリープモードでサブクロックを生成し、スリープモードにおいてサブクロックにより動作し、周辺回路とのシリアル通信を行うシリアル通信手段と、受信データに基づいて、動作モードをスリープモードから通常動作モードに切り替えるウェイクアップが要求されるウェイクアップ要因が発生したか否かを判定するウェイクアップ要因判定手段と、ウェイクアップ要因が発生したと判定されたときに、動作モード切換手段に対し、動作モードをスリープモードから通常動作モードに切り替えるためのウェイクアップ信号を出力するウェイクアップ信号出力手段を備えることを特徴とする。 （もっと読む）

【課題】ＣＰＵの動作状態をより簡単に確認できるマイクロコンピュータを提供する。
【解決手段】マイクロコンピュータ１のＣＰＵ１０は、制御プログラムを実行すると、自身に内蔵されているプログラムカウンタ１０ａのデータを、命令を１ステップ実行するごとにスタックメモリ１５に記憶させ、外部機器１８よりスタックメモリ１５に対するデータ転送要求があると、ＤＭＡコントローラ１６を起動して入出力回路１３へのデータ転送を実行させる。 （もっと読む）

【課題】簡略なインターフェイスにより、マイクロコンピュータに内蔵されるフラッシュメモリの書換え処理時間を短縮する。
【解決手段】マイクロコンピュータ１０１に接続された書換え装置１１３からデータを受け取るシリアル通信部１０３と、シリアル通信部１０３が受け取ったデータを格納するＲＡＭ１０４と、ＲＡＭ１０４から転送されるデータにより内容が更新されるバッファメモリ１０５とを備え、バッファメモリ１０５に格納されたデータを用いてフラッシュメモリ１０２の書換えを実行し、フラッシュメモリ１０２の書換え実行中でないときにのみバッファメモリ１０５の内容を更新するように制御することで、シリアル通信とフラッシュメモリ書換えを並列に処理する。 （もっと読む）

【課題】使い勝手を良くしたマイクロプロセッサを提供する。
【解決手段】パーソナルコンピュータ等に内蔵されるマイクロプロセッサに、ウェイトコントロールレジスタＷＣＲ１及びＷＣＲ２等のコントロールレジスタを含みかつＲＯＭ，バーストＲＯＭ，ＳＲＡＭ，ＰＳＲＡＭ，ＤＲＡＭ及びシンクロナスＤＲＡＭ等の各種半導体メモリやメモリカード及びＩ／Ｏカード等のＰＣカードのインターフェイスを並行制御しうるバスステートコントローラＢＳＣを設ける。バスステートコントローラＢＳＣには、シンクロナスＤＲＡＭ接続時におけるＰＣカードの起動信号（−ＯＥ、−ＷＥ）のセットアップ時間を制御するための制御レジスタ（ＰＣＲ）が設けられる。 （もっと読む）

【課題】 従来のマイクロコンピュータでは、動作モードを設定する場合にノイズ等の外乱による誤動作の問題や、また特定の特殊動作モードを指定することによりマイクロコンピュータ内部のROM の内容を読み出すことが可能となり、セキュリティ上の問題があった【解決手段】 動作モード入力端子から入力される動作モード選択信号およびデバイスID信号を含むシリアルデータをパラレルデータに変換する変換回路と、デバイスIDを記憶した不揮発性メモリ回路と、変換回路からのデバイスIDデータと不揮発性メモリ回路の内容とを照合するデバイスID照合回路と、変換回路からの動作モード選択データおよびデバイスID照合回路の照合結果に基づいてマイクロコンピュータの動作モードを設定する動作モード設定回路とを有する。 （もっと読む）