【課題】アプリケーションに適当な制御及び／又は同期化性能を提供することを目的とする。
【解決手段】プロセッサの温度制御インタフェース技術である。一実施例において、プロセッサは双方向インタフェースと、前記双方向インタフェースで内部の高温を示す第１の信号をアサートする出力ロジックとを含む。内部の高温が示された場合、又は前記双方向インタフェースで外部信号が受信された場合のいずれかの場合に、抑圧ロジックがプロセッサの動作を抑圧する。 （もっと読む）

【課題】クロック信号が切り替えられた際の不具合の発生を低減する。
【解決手段】本発明に係るタイマ回路１１０は、入力クロック信号１１５を用いてカウント値１３４をカウントするカウンタ１２３と、入力クロック信号１１５が変更された際に、基準値１３５として第３設定値１３３を選択する選択部１２５と、カウント値１３４が基準値１３５分変化したタイミングで変化するタイマ出力信号１１６を生成する比較部１２７と、現在のカウント値より大きい値を第３設定値１３３として演算する第３設定値演算部１２４とを備える。 （もっと読む）

【課題】システムクロック信号の周波数を切り換えた場合の通信応答性を向上させること。
【解決手段】選択信号ｓｓ１に基づいて、互いに周波数の異なる第１のクロック信号ｃｋ１及び第２のクロック信号ｃｋ２の一方をシステムクロック信号ｃｋｓとして選択するシステムクロック選択回路ＳＥＬ１と、システムクロック信号ｃｋｓを分周し、複数の分周クロック信号を生成する分周回路１０３と、選択信号ｓｓ１と分周比設定信号ｓｓ２とに基づいて、複数の分周クロック信号から通信クロック信号ｃｋｉｏを選択し、選択信号ｓｓ１の切り換わりタイミングに同期して選択された通信クロック信号ｃｋｉｏへ切り換える通信クロック選択回路ＳＥＬ２と、を備えるクロック生成回路ＣＧ。 （もっと読む）

【課題】通信装置内の内部回路の一部を停止させるのみならず、通信装置内の通信ユニットまでも停止させて、更なる省電力化を図る。
【解決手段】各々が通常モードと省電力モードとを有するノードがＬＡＮケーブルを介して相互に接続され、ピアトゥピアで通信を行う通信システムにおいて、各ノードは、他のノードとの間で行う通信の制御を担当する第１制御手段と、第１制御手段で担当しない制御を担当する第２制御手段と、第１制御手段に対して動作クロックを供給するクロック供給手段とを有し、第１制御手段は、ハブから送信される省電力モード切替信号を受信する受信手段と、ハブに対してモード切替することを示す信号を送信する送信手段と、送信手段に対して前記信号を送信するように指示するとともにクロック供給手段に対してモード切替を指示する状態遷移手段と、ＬＡＮケーブルの電圧変化が所定の閾値を越えたか否かを検知する検知手段とを備える。 （もっと読む）

【課題】余分な消費電力の発生を抑制することを課題とする。
【解決手段】情報処理装置は、割り込みコントローラへの割り込み要因の入力とともに、当該割り込みコントローラへのクロック信号を送信する。また、情報処理装置は、割り込みコントローラへ入力される割り込み要因がマスク対象である場合に、当該割り込みコントローラへのクロック信号の送信を停止する。また、情報処理装置は、ＤＳＰへの割り込み信号がマスク対象である場合に、割り込みコントローラへのクロック信号の送信を停止する。また、情報処理装置は、ＤＳＰへの割り込み信号の入力とともに、当該ＤＳＰへのクロック信号を送信する。また、情報処理装置は、ＤＳＰにおける処理の終了後、終了通知を受信し、割り込みコントローラ及びＤＳＰへのクロック信号の送信を停止する。 （もっと読む）

【課題】起動時間を短縮できる情報処理装置及び情報処理装置の起動方法を提供する。
【解決手段】情報処理装置は、ＰＬＬを備え、低速の第１のクロック信号と第１のリセット信号とが入力し、前記第１のリセット信号の入力後、前記ＰＬＬの安定化期間経過後に、前記第１のクロック信号より高速の第２のクロック信号を出力するクロック生成部と、前記第２のクロック信号に基づいて、入力するデータを処理するデータ処理部と、内部メモリを備え、前記クロック生成部の前記ＰＬＬの安定化期間に、前記データ処理部に処理させる前記データの少なくとも一部を、外部メモリから前記内部メモリにロードするデータロード部と、を備える。 （もっと読む）

【課題】セルフリフレッシュ・モードのためのメモリ・デバイス制御を提供する。
【解決手段】メモリ回路において、メモリ・コントローラがパワーダウンおよびパワーオフされている間、ＤＤＲ３ ＲＤＩＭＭなどのメモリ・デバイスがセルフリフレッシュ・モードで安全に動作することを保証するために、メモリ・デバイスのクロック・イネーブル（ＣＫＥ）入力が、（ｉ）メモリ・コントローラによって印加されたＣＫＥ信号と、（ｉｉ）パワー・モジュールによって供給された終端電圧の両方に接続される。メモリ・コントローラをパワーダウンするために、メモリ・コントローラはＣＫＥ信号をローに駆動し、パワー・モジュールは終端電圧をローに駆動し、パワー・モジュールはメモリ・コントローラをパワーダウンする。通常の動作を再開するために、パワー・モジュールはメモリ・コントローラをパワーアップし、メモリ・コントローラはＣＫＥ信号をローに駆動し、パワー・モジュールは、終端電圧をパワーアップする。 （もっと読む）

【課題】イベントに対するコンピュータ装置からのレスポンスを早くする。
【解決手段】本発明は、ＣＰＵ１を有し、ＣＰＵ１のクロック周波数を調整するコンピュータ装置に適用される。本発明のコンピュータ装置は、次に発生するイベントを予測するイベント予測手段３１３と、予測されたイベントが発生する前に、そのイベントに応じてＣＰＵ１のクロック周波数を事前に調整するクロック調整手段３１２と、を有する。 （もっと読む）

【課題】チップ外に出力されるクロック信号と、チップ内のクロック信号との間の位相差を低減する。
【解決手段】第１クロック信号を発生可能な発振器（１０１）と、上記第１クロック信号とフィードバック信号との位相比較を行い、それに基づいて第２クロック信号を形成するＰＬＬ回路（１０２）とを設ける。さらに、上記第２クロック信号に基づいて、チップ内部に供給される第３クロック信号と、チップ外部に出力される第４クロック信号（ＣＬＫ（φ））とを形成するクロックパルスジェネレータ（１０３）と、クロック遅延補正データが格納されるクロック遅延補正データ記憶部（１０５）とを設ける。上記ＰＬＬ回路に、上記フィードバック信号を補正するための可変ディレイ回路（１３）を設け、上記位相差低減のためのクロック遅延補正を行う。 （もっと読む）

【課題】必要なときにのみクロックアップすることにより、画像メモリからの画像データの読出しを阻害することなく、画像メモリへの画像データの書込みを確実に行うとともに、コストダウンを図ることのできる技術を提供する。
【解決手段】画像データ書込要求信号と画像データ読出要求信号との受付けが重複したときにのみ、ＲＡＭ制御部７６５は、高速モードの高クロックを生成するように、クロック切換部７６４に対してクロック切換信号を出力するため、必要なときにのみクロックを切換えてクロックアップすることにより、ＶＲＡＭ７６６からの画像データの読出しを阻害することなく、ＶＲＡＭ７６６への画像データの書込みを確実に行うことができる。また、必要なときのみクロックアップすることで、放射電磁波などを低減できるとともに省電力を図ることができるためコストダウンを図ることができる。 （もっと読む）

【課題】ＲＣ発振器の周波数変動が大きい場合やＲＣ発振器の周波数とＵＡＲＴの通信速度が近い場合であっても、スタンバイ状態にあるマイクロコントローラを正常に起動させることができるようにする。
【解決手段】ＵＡＲＴ機能とスタンバイ機能を有するマイクロコントローラ１を備え、該マイクロコントローラがスタンバイ状態のとき該マイクロコントローラ用のＣＰＵクロック発振器３が動作を停止するコンピュータ装置において、マイクロコントローラ１がスタンバイ状態のときＵＡＲＴによるＵＡＲＴ起動信号を受信すると割込み信号ＩＮＴＵを生成するＵＡＲＴ起動回路１０を備え、該割込み信号ＩＮＴＵによりＣＰＵクロック発振器３が動作を開始するとともにマイクロコントローラ１が通常動作に復帰する。 （もっと読む）

【課題】デジタル処理コンポーネントの電源レベルを調整して、適正な電力消費を実現する。
【解決手段】複数の動作周波数に変更することができるクロック信号を選択的にデジタル処理コンポーネント（１００）に加えるクロック制御回路（７０５，７１０，７１５）が開示される。クロック制御回路（７０５，７１０，７１５）は（ｉ）第１の動作周波数を第２の動作周波数に変更するコマンドを受信する、（ｉｉ）コマンドに応答して加えられたクロック信号をディセーブルする、（ｉｉｉ）第２の動作周波数を有するテストクロック信号を発生する、（ｉｖ）テストクロック信号を電源調節回路（１２５）に加える、および（ｖ）電源調節回路（１２５）からの状態信号を感知するように操作できる。状態信号はデジタル処理コンポーネント（１００）の電源レベルが第２の動作周波数に対して適切な最適値に調節されていることを示す。 （もっと読む）

【課題】 電池駆動の携帯電子装置で、動作クロック周波数の適切な制御を行い、低消費電力化を図る。
【解決手段】 第１部品回路と、第１部品回路との間でデータを授受する第２部品回路と、前記データを授受する経路内に設けられたＦＩＦＯとを備える携帯電子装置の動作クロック制御方法において、ＦＩＦＯが単位時間内で一杯または空になる回数を計数し、該計数値に応じて第１部品回路の動作クロックの周波数変更を行う。 （もっと読む）

【課題】ダブルエッジトリガ型フリップフロップ回路に対するクロック信号の供給を停止させるとき、当該フリップフロップ回路が保持するデータが不必要に更新されてしまうことがある。
【解決手段】エッジ検出回路６１は、第１クロック信号を受け、そのエッジを検出すると、所定幅のパルス信号を出力する。論理ゲートは、エッジ検出回路６１の出力信号と、ダブルエッジトリガ型フリップフロップ回路の使用状態を示すイネーブル信号とを受け、イネーブル信号が有意な期間、エッジ検出回路６１の出力信号に追従する信号を出力し、イネーブル信号が非有意な期間、非有意なレベルの信号を出力する。トグル型フリップフロップ回路は、論理ゲートの出力信号を受け、所定幅のパルス信号を検出するたびに、論理レベルが反転する信号を、第２クロック信号として出力する。 （もっと読む）

【課題】プロセッサに供給する電源電圧及びクロック周波数を制御して消費電力を低減する。
【解決手段】プロセッサのクロック周波数要求を特定し、このクロック周波数要求を支援する電圧要求を特定する、動的電力コントローラが提供される。この動的電力コントローラは、クロック周波数要求および電圧要求によって定義される電力状態に、プロセッサを遷移させる。特に、電圧要求によって示される電圧レベルがプロセッサに供給されるとともに、周波数要求によって示される周波数分配がプロセッサのクロック信号に提供される。 （もっと読む）

【課題】回路設計を容易に行うことができる。
【解決手段】半導体集積回路１０は、クロック制御回路１１と、モジュール１２〜１４とを有している。クロック制御回路１１は、半導体集積回路１０の外部から入力され、他の回路（図示せず）との同期を取るためのシステムクロックｓｙｓ＿ＣＬＫおよびモジュール１２〜１４を動作させるためにそれぞれ供給されるｉｎｐｕｔ信号群およびモジュール１２〜１４からそれぞれ出力されるｏｕｔｐｕｔ信号群に基づいて、モジュール１２〜１４をそれぞれ所定期間だけ動作させるために必要なクロックＣＬＫを生成し、モジュール１２〜１４に供給する。すなわち、外部からモジュール１２〜１４をクロック制御するための専用信号を受け取ることなく、また、モジュール１２〜１４の内部でクロック制御するためだけの専用回路を設計することなくクロックＣＬＫの制御を行っている。 （もっと読む）

【課題】回路モジュール間の転送の要求と応答を中継するルータを用いた半導体装置のシステム性能を低下させることなく前記ルータによる電力消費を低減する。
【解決手段】半導体装置はリクエスト信号（ｒｅｑ）により転送を要求することが可能な複数の第１回路モジュール(１０２)と、レスポンス信号（ｒｅｓ）により前記転送要求に応答することが可能な複数の第２回路モジュール(１０３)と、前記第１回路モジュールと第２回路モジュールとの間において転送の要求と応答を中継するルータ(１０４)とを有する。ルータは、レジスタの設定値で指定される所定期間に一群の前記第１回路モジュールから転送要求がないとき、新たに前記一群の第１回路モジュールから転送要求があるまで、当該一群の第１回路モジュールからの転送要求を処理する回路部分の同期クロック信号を停止する。 （もっと読む）

【課題】低消費電力モードへの移行の応答性の大幅に改善し、消費電力を削減する計算機システムを提供する。
【解決手段】本発明の計算機システムは、実行状態と停止状態とを有するプロセッサ装置と、プロセッサ装置からのコマンド要求に従って機能ブロックをアクセスするアクセス制御手段とを備え、プロセッサ装置は、スリープ要求信号を受けると、スリープ応答信号を応答するとともに、停止状態に遷移することを示す停止通知信号をアクセス制御手段に出力し、アクセス制御手段は、停止通知信号を受けたとき、プロセッサ装置からコマンド要求が出力されている場合、コマンド要求を受理した後に、コマンド要求の入力をマスクし、プロセッサ装置からコマンド要求が出力されていない場合、コマンド要求の入力をマスクし、停止通知信号が解除された場合に、マスクを解除する。 （もっと読む）

【課題】 フレームの情報が格納されているヘッダの解析から、そのフレームを処理する音声処理回路の処理が破綻しないように最大のクロック周波数に決定していたが、メインデータの内容によっては処理が速く終わっており過剰な周波数のクロック供給がなされていた。
【解決手段】 入力データ信号を処理する信号処理回路への供給クロックを、周波数判定回路で判定した最大周波数より低い周波数を供給し、周波数決定回路により１フレームの処理状況に応じてクロックを変化させることにより、消費電力を低減させることが可能である。 （もっと読む）

【課題】連続したデータを信号処理するためにかかる消費電力を削減することができるデータ処理装置を提供する。
【解決手段】第１のデータ格納部１１０に格納されたデータに複数の信号処理を施す第１の信号処理部１２０と、第１の信号処理部１２０によって処理されたデータを格納する第２のデータ格納部１１２と、第２のデータ格納部１１２に格納されたデータを実時間処理で読み出して信号処理を行う第２の信号処理部１３０と、データの特徴に基づいて各信号処理をパイプラインステージに割り振ったパイプライン構成で第１の信号処理部１２０にデータを処理させると共に、各信号処理を実時間処理より速い速度で行わせることで間欠動作させるよう第１の信号処理部１２０を制御する信号処理制御部１５０と、間欠動作の停止期間に第１の信号処理部１２０および信号処理制御部１５０に対するクロックや電源の供給を制限するクロック／電源制御部１６０とを備える。 （もっと読む）