【課題】高速動作が可能な半導体記憶装置を提供する。
【解決手段】実施形態に係る半導体記憶装置は、制御可能な閾値に基づいてデータを記憶し、データの消去状態において正の閾値分布を有し、制御電極を有する複数のメモリセルを含む。複数のワード線(WL)は、複数のメモリセルの制御電極と選択的に電気的に接続され、メモリセルへのデータの書き込みに先立って特定の電位へと充電される。電圧生成回路(9)は、出力において電圧を出力し、出力の電位を放電する放電経路(DP2)を含む。接続回路(WF)は、電圧生成回路と特定のワード線とに選択的に接続され、接続されているワード線を特定の電位を供給する供給ノードに選択的に接続する。 （もっと読む）

【課題】不揮発性メモリ素子を含む多値論理装置を提供する。
【解決手段】信頼性が改善された多値論理装置に係り、マルチレベル信号を、複数の部分信号に変換するように構成された変換ユニット、及び複数の部分信号をそれぞれ保存する複数の不揮発性メモリ素子を含み、不揮発性メモリ素子それぞれに保存された複数の部分信号それぞれのビット数は、マルチレベル信号のビット数より少ないことを特徴とする多値論理装置である。 （もっと読む）

【課題】メモリ装置の書き込み欠陥からデータを保護するための方法及びシステムを提供する。
【解決手段】この方法は、データアイテムのセットにわたる冗長情報を計算し、データアイテムを、メモリに記憶するために送信することを含む。冗長情報は、データアイテムがメモリに首尾良く書き込まれるまでの間のみ保持され、次いで、破棄される。データアイテムは、それをメモリに書き込むのに欠陥が生じたとき、冗長情報を使用して回復される。 （もっと読む）

【課題】動作速度及び電力消耗を減らすことができるメモリシステム及びそれの動作方法が提供される。
【解決手段】本発明の実施形態によるメモリシステムは不揮発性メモリ装置と、前記不揮発性メモリ装置を制御するように構成されたメモリ制御器と、を含み、前記メモリ制御器は前記不揮発性メモリ装置から読み出されたデータのエラーの位置情報を含むエラーフラッグ情報を前記不揮発性メモリ装置へ提供する。 （もっと読む）

【課題】インタリーブ動作を実行可能に構成され且つＬＭアドレススキャン動作を実行する半導体記憶装置における消費電力の削減、及び動作の高速化を図る。
【解決手段】複数のカラムのうちの少なくとも１つは、複数ビットのデータの書き込み動作の進行状況を示すＬＭフラグデータを記憶するためのＬＭカラムである。カラム制御回路の各々は、対応するメモリコアにＬＭカラムが存在するか否かを確認するためのＬＭアドレススキャン動作をする。そのＬＭアドレススキャン動作の結果をレジスタに格納し、その後の各種動作においては、前記データラッチ回路に保持されたデータが第１のデータである場合、そのメモリコアにおいて前記ＬＭカラムからＬＭフラグデータを読み出す動作を実行する一方、前記レジスタに保持されたデータが第２のデータである場合、そのメモリコアにおいて前記ＬＭカラムからＬＭフラグデータを読み出す動作を実行しない。 （もっと読む）

【課題】向上された信頼性を有する不揮発性メモリ装置のプログラム方法が提供される。
【解決手段】本発明のプログラム方法は、第１メモリセルトランジスターの閾値電圧がプログラム状態から移動する傾向を判別する段階と、判別結果に応答して、複数の検証電圧の中で第１検証電圧を選択する段階と、第１メモリセルトランジスターの閾値電圧が変化するように第１メモリセルトランジスターをプログラムする段階と、で構成される。プログラムする段階は第１メモリセルトランジスターの閾値電圧が十分に変化されたかを第１検証電圧を利用して検証する段階を含む。判別する段階は第１メモリセルトランジスターの閾値電圧の第１範囲からの変化を判別する段階を含む。 （もっと読む）

【課題】閾値電圧分布の広がりを抑制した不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置は、メモリセル、ビット線、ワード線、及び制御回路を有する。メモリセルは、電気的にデータを書き換え可能に構成される。ビット線は、メモリセルの電流経路の一端に電気的に接続される。ワード線は、ビット線と交差する方向に配列されたメモリセルに共通に接続される。制御回路は、ワード線に書込電圧を印加してデータを書き込むべきメモリセルの閾値電圧を所定の閾値電圧以上になるまで移動させる書込動作を実行する。制御回路は、書込動作時に、ワード線に逐次上昇する書込電圧を印加しつつ、書き込むべきメモリセルの閾値電圧と書込電圧の印加回数との関係に基づいてビット線に印加する電圧を逐次変更する。 （もっと読む）

【課題】、復号効率のよいメモリカード３を提供する。
【解決手段】メモリカード３は、複数のメモリセル１３Ｄと、ＨＢ読み出し電圧とＳＢ読み出し電圧とを、メモリセル１３Ｄに印加する制御を行うＣＰＵコア１１と、閾値電圧をもとにＬＬＲテーブルから取得したＬＬＲに基づき軟判定復号を行うＥＣＣ部１と、を具備し、第１のＬＬＲテーブル２０Ａから取得したＬＬＲに基づいた復号が失敗した場合に、最高電圧の第１のＨＢ読み出し電圧Ｈ０７を中心とする閾値電圧分布を測定し、閾値電圧分布の最小頻度電圧ＶＭと第１のＨＢ読み出し電圧Ｈ０７との差である第１のシフト値ΔＶ１が「負」の場合には、第２のＬＬＲテーブル２０Ｂから取得したＬＬＲに基づき復号を行い、第１のシフト値ΔＶ１が「正」の場合には、第３のＬＬＲテーブル２０Ｃから取得したＬＬＲに基づき復号を行う。 （もっと読む）

【課題】多値書き込み時におけるメモリセルのしきい値分布の拡大を抑制する。
【解決手段】書き込み制御部７ａは、レベルの高い第１のしきい値分布についての第１書き込み動作を行い、前記第１のしきい値分布の第１ベリファイ動作を行い、前記第１ベリファイ動作の結果に基づいて、第２書き込み動作を行い、前記第１のしきい値分布よりもレベルの低い第２のしきい値分布についての書き込み動作を開始する。 （もっと読む）

【課題】メモリセルのしきい値分布の拡大を抑制しつつ、書き込みの高速化を図る。
【解決手段】書き込み制御部７ａは、メモリセルの低レベル領域と高レベル領域を検索する条件ベリファイ動作を行い、条件ベリファイ動作以降の書き込み動作において前記低レベル領域と前記高レベル領域の書き込み電圧を共通に設定するとともに、前記低レベル領域と前記高レベル領域のビット線電圧を別個に設定する。 （もっと読む）

【課題】書き込み不良を低減させた不揮発性半導体記憶装置を提供する。
【解決手段】実施形態に係る不揮発性半導体記憶装置は、異なる複数の閾値電圧によって不揮発にデータを記憶するメモリセルを複数個有するメモリセルアレイと、前記メモリセルに対するデータ書き込みにおいて、前記メモリセルの閾値電圧を遷移させるプログラム動作、並びに、当該プログラム動作後の前記メモリセルの閾値電圧を検知するベイファイ動作、を有する書き込みループを実行する制御部とを備え、前記制御部は、前記複数の閾値電圧のうち最上位の前記閾値電圧に遷移させるデータ書き込みにおいて、前記メモリセルに対する書き込みループ数が第１回数よりも多くなった場合、前記書き込みループ数が前記第１回数以下の場合よりも前記ベリファイ動作がパスし易い条件を用いて前記ベリファイ動作を実行することを特徴とする。 （もっと読む）

【課題】ＭＯＳ構造を有する各メモリセルにおいて信頼性が高い２ビットのデータの記憶が容易な半導体記憶装置およびデータ書込み方法を提供する。
【解決手段】ＭＯＳ構造を有するメモリセル１０は、ゲート電極１３の第１半導体領域１２_１側に設けられた第１記憶部１４_１と、ゲート電極１３の第２半導体領域１２_２側に設けられた第２記憶部１４_２とを有する。第１記憶部１４_１に電子を保持させる第１電荷移動ステップと、第２記憶部１４_２に電子を保持させる第２電荷移動ステップとを交互に行うことで、第１記憶部１４_１および第２記憶部１４_２の双方に所定量の電子を保持させる。 （もっと読む）

【課題】データ書き込み時における書き込み回数を減らし、且つ読み出し精度を高めることが可能な半導体不揮発性メモリ及びデータ書き込み方法を提供する。
【解決手段】書き込むべきデータの値に対応した量の電荷を電荷蓄積部に注入することによって書き込みを行うデータ書き込み手段を有し、データ書き込み手段によるデータの書き込みに先立ち、電荷蓄積部各々から読み出し電流を送出させ、読み出し電流が最大読み出し電流閾値よりも大となる電荷蓄積部に、この読み出し電流が最大読み出し電流閾値を下回るまで電荷を注入する初期化書き込みを行う。 （もっと読む）

【課題】新たなリードパラメータで不揮発性メモリ装置をリードするリードリトライを行う方法、該方法を行う装置を提供する。
【解決手段】リードリトライ動作及び／またはその部属的なリードリトライ動作は、リードリトライ動作が保証（ｗａｒｒａｎｔｅｄ）されるか否かを判断する前に初期化されるか、完了することができる。例えば、ＮＡＮＤフラッシュメモリ装置のページは、新たなリード電圧レベルをページのワードラインに印加して、リードリトライ動作でリードされうる。例えば、リードリトライ動作は、エラー訂正動作でターゲットページのデータの以前リードページのエラーを訂正不能と判断される前に、ターゲットページで行われる。 （もっと読む）

【課題】頁バッファをプレーンの中央部に位置させ、上側メモリレジスタと下側メモリレジスタを区分させる不揮発性メモリ装置を提供する。
【解決手段】第１メモリセルグループと接続される第１レジスタ及び第２メモリセルグループと接続される第２レジスタを含む頁バッファが提供され、各メモリセルに対して下位ビットプログラムを完了する段階と、第１レジスタのデータラッチ部の第１ノードに上位ビットデータを設定する段階と、上位ビットプログラムを行う段階と、第１検証電圧以上にプログラムされた場合、第１ノードに第１データを設定する段階と、第２検証電圧以上にプログラムされた場合、第１ノードに第１データと相反したレベルの第２データを設定する段階と、第３検証電圧以上にプログラムされた場合、第１ノードに第１データを設定する段階と、第１ノードに設定されたデータにより上位ビットプログラムを繰り返す段階を含む。 （もっと読む）

【課題】非選択メモリセルの閾値電圧の変動を抑制することのできる読み出し動作を実行することができる不揮発性半導体記憶装置を提供する。
【解決手段】一の実施の形態に係る不揮発性半導体記憶装置は、メモリセルアレイと、データ読み出し動作を制御する制御回路とを備える。制御回路は、選択メモリセルに接続された選択ワード線に、２つの隣接する閾値電圧分布の間の電圧に設定される読み出し電圧を印加し、データ書き込み済みのメモリセルに接続された第１の非選択ワード線に、データ書き込み済みのメモリセルが有する複数の閾値電圧分布の種類に関らずデータ書き込み済みのメモリセルを導通させ得るように設定された第１の読み出しパス電圧を印加し、データが未書き込みのメモリセルに接続された第２の非選択ワード線に、読み出し電圧のうち最大の値を有する最大読み出し電圧より小さくなるように設定された第２の読み出しパス電圧を印加する。 （もっと読む）

【課題】ネガティブセンス方式を採用する不揮発性半導体記憶装置において、信頼性を向上させる。
【解決手段】制御回路は、読み出し動作を実行する場合において、 第１の時刻において、前記ソース線に対し、正の値を有する第１の電圧の印加を開始し、第１の時刻以降の時刻において、複数の前記メモリセルの中から選択された選択メモリセル以外の非選択メモリセルに接続される非選択ワード線に対し前記メモリセルの保持データに拘わらず前記メモリセルを導通状態にする第２の電圧の印加を開始する。 （もっと読む）