【課題】不揮発性メモリ素子を含む多値論理装置を提供する。
【解決手段】信頼性が改善された多値論理装置に係り、マルチレベル信号を、複数の部分信号に変換するように構成された変換ユニット、及び複数の部分信号をそれぞれ保存する複数の不揮発性メモリ素子を含み、不揮発性メモリ素子それぞれに保存された複数の部分信号それぞれのビット数は、マルチレベル信号のビット数より少ないことを特徴とする多値論理装置である。 （もっと読む）

【課題】メモリ装置の書き込み欠陥からデータを保護するための方法及びシステムを提供する。
【解決手段】この方法は、データアイテムのセットにわたる冗長情報を計算し、データアイテムを、メモリに記憶するために送信することを含む。冗長情報は、データアイテムがメモリに首尾良く書き込まれるまでの間のみ保持され、次いで、破棄される。データアイテムは、それをメモリに書き込むのに欠陥が生じたとき、冗長情報を使用して回復される。 （もっと読む）

【課題】メモリ素子の情報を正常に読み出すことができる記憶媒体再生装置を提供すること。
【解決手段】電荷を保持可能な記憶素子であって、最小または最大の値を固定値とした３つの閾値に対する電荷量の大小で定まる４つの範囲に対し、隣接する符号間のハミング距離が１となるように関連付けられた２ビットの符号を表すための記憶素子を、複数備える記憶部１１０と、各記憶素子に対応する前記３つの閾値を用いて、各記憶素子が保持する電荷量により各２ビットの符号を読み出す比較部１０４と、読み出された各２ビットの符号の列に対し、１ビットごとに誤りが存在するか否かを検出する誤り検出部１０６と、あるビットに誤りが検出された場合に、誤りが検出されたビットに対応する閾値であって固定値以外の閾値を、正しいビットになるように変更する閾値生成部１０７と、を備えた。 （もっと読む）

【課題】データの劣化を抑制した不揮発性半導体記憶装置を提供する。
【解決手段】メモリセルは、半導体層、電荷蓄積層、及び導電層を備える。半導体層は、半導体基板に対して垂直方向に延び、メモリセルのボディとして機能する。電荷蓄積層は、半導体層の側面に設けられ、電荷を蓄積する。導電層は、半導体層と電荷蓄積層を挟むよう設けられ、メモリセルのゲートとして機能する。制御回路は、第１プログラム動作の後、第２プログラム動作を実行する。第１プログラム動作は、メモリセルのボディに第１電圧を印加し且つメモリセルのゲートに第１電圧よりも大きい第２電圧を印加することによりメモリセルの閾値電圧を正方向に移動させる動作である。第２プログラム動作は、メモリセルのボディをフローティングにし且つメモリセルのゲートに正の第３電圧を印加する動作である。 （もっと読む）

【課題】本発明は、ランダムに配置された個々の発光材料の振動ダイポールモーメントの向き・強度に応じた近接場光からなる光パターンを表示可能な光パターン表示媒体、その光パターンを瞬時に観測可能な光パターン算出方法及び光認証システムを提供することを課題とする。
【解決手段】側面に官能基が取り付けられた炭素繊維材料にクマリン又はその誘導体からなる発光材料を分散させてなる板状部材２２と、板状部材２２の一面２２ａに配置された第１の導電部材２４と、板状部材２２の他面２２ｂに配置された第２の導電部材２１とを有し、第１の導電部材２４は複数の光透過部２３ｃが互いに等間隔となるように配置された金属基板２３であり、光透過部２３ｃの最大径ｄが前記発光材料の最大発光ピーク波長の１／２以下である光パターン表示媒体１０を用いることによって、前記課題を解決できる。 （もっと読む）

【課題】
誘電体電荷トラップメモリの動作速度及び／又は耐久性を向上させる技術を提供する。
【解決手段】
メモリデバイスは、ワードライン及びビットラインを含む誘電体電荷トラップ構造メモリセルのアレイを含む。該アレイに、読み出し、プログラム及び消去の動作を制御するように構成された制御回路が結合される。コントローラは、該アレイのメモリセル内の誘電体電荷トラップ構造を熱アニールする支援回路を備えるように構成される。熱アニールのための熱を誘起するために、ワードラインドライバ及び前記ワードライン終端回路を用いて、ワードラインに電流を誘起することができる。熱アニールは、サイクルダメージからの回復のために、通常動作とインターリーブされて適用されることが可能である。また、熱アニールは、消去のようなミッション機能中に適用されることもでき、それにより該機能の性能を向上させ得る。 （もっと読む）

【課題】記憶装置の動作を安定させる。
【解決手段】EEPROM１０１は、信号端子SO、電源端子Vin、接地端子GND、および、データの読み出しおよび書き込みを制御する制御部１１２を備え、信号端子SOと電源端子Vinとの間において、信号端子SOから電源端子Vinに電流が流れる方向に寄生ダイオードD101が形成されている。電源Vccの電圧の最大値をVcc(max)、寄生ダイオードD101の順電圧の最小値をVf1(min)、EEPROM１０１の書き込み禁止電圧の最小値をVi(min)、EEPROM１０１のデータ書き込み時の消費電流の最小値をI1(min)とした場合に、プルアップ抵抗R101の抵抗値Ruが、Ru≧(Vcc(max)−Vf1(min)−Vi(min))／I1(min)を満たす。本発明は、例えば、EEPROMおよびその周辺回路に適用できる。 （もっと読む）

【課題】 プリチャージ動作を不要にすることで、読み出しアクセス時間を短縮する。
【解決手段】 メモリセルは、第１電圧線と第２電圧線の間に接続ノードを介して直列に接続され、相補の論理を記憶する一対のセルトランジスタを有する。第１制御回路は、読み出し動作時に、一対のセルトランジスタのコントロールゲートを活性化レベルに設定する。第２制御回路は、読み出し動作時に、第１電圧線を第１電圧に設定し、第２電圧線を第１電圧より高い第２電圧に設定する。読み出し回路は、読み出し動作時に、接続ノードに生成される電圧に応じて、メモリセルに保持されている論理を判定する。これにより、読み出し動作において、メモリセルに保持されている論理に応じて、接続ノードを第１電圧または第２電圧に設定できる。 （もっと読む）

【課題】制御部を増加せずにブロックサイズを小さくできる不揮発性半導体記憶装置の動作方法を提供する。
【解決手段】メモリストリングを有するメモリ部と、メモリ部を制御する制御部と、を備える不揮発性半導体記憶装置１１０の動作方法である。メモリストリングは、直列に接続された複数のトランジスタを含み、複数のトランジスタのうちの一部である第１グループＧＲ１と、第１グループの隣りに接続された第１調整用トランジスタＴｒ−ＡＪと、調整用トランジスタの第１グループとは反対側に接続されたトランジスタを含む第２グループＧＲ２と、を有する。制御部は、第１グループのトランジスタの閾値の書き換えを行ったのち、第１調整用トランジスタに、閾値の書き換えによって生じた第２グループのトランジスタの閾値の相対的な変動分を調整する第１調整用閾値を設定する制御を行う。 （もっと読む）

【課題】面積の縮小を図る。
【解決手段】不揮発性半導体記憶装置は、複数のメモリストリング２００を具備し、各メモリストリングは、一対の柱状部Ａ、および一対の柱状部の下端を連結させるように形成された連結部Ｂを有する半導体層ＳＰと、柱状部に直交したコントロールゲートＣＧと、一対の柱状部の一方と直交し、コントロールゲートの上方に形成された第１選択ゲートＳＧＳと、一対の柱状部の他方と直交し、コントロールゲートの上方に形成され、第１選択ゲートと同一レベルでかつ一体である第２選択ゲートＳＧＤと、柱状部とコントロールゲートとの各交差部に形成されたメモリセルトランジスタＭＴｒと、柱状部と第１選択ゲートとの交差部に形成された第１選択トランジスタＳＳＴｒと、柱状部と第２選択ゲートとの交差部に形成された第２選択トランジスタＳＤＴｒと、を含む。 （もっと読む）

【課題】データバイトをＮＯＲフラッシュメモリに書き込む方法を提供する。
【解決手段】
本発明が提供するデータバイトをＮＯＲフラッシュメモリに書き込む方法は、ソフトウェアスイッチを設け、消去停止/再開装置の動作を制御することに用い、組み込んだ書き込みデータバイトの大きさの閾値により、該書き込み前の消去プロセスを停止するかを判断することに用い、ジャーナリングファイルシステムデータを読み取るステップを優先的に行うことを許可し、又は、データバイトを書き込むプロセスの完了を待って、ジャーナリングファイルシステムデータの読み取りを再開する。 （もっと読む）

【課題】 各種のデータ転送が可能な半導体記憶装置を提供する。
【解決手段】 メモリセルアレイ10は、複数の不揮発性メモリセルが配置されている。ＲＡＭ（Random Access Memory）30は、メモリセルアレイ10に書き込まれるデータ、又は読み出されたデータを保持する。制御部4は、ＲＡＭを用いた第１の動作モードと、ＲＡＭを用いない第２の動作モードを制御する。データ転送部17は、第２の動作モードにおいて、データの書き込み時、データバスDIRを介して入出力部40から供給されたデータをバッファ部12に転送し、バッファ部12に転送されたデータをエラー訂正部20に転送し、エラー訂正部20において、生成されたパリティデータをバッファ部12に転送する。 （もっと読む）

【課題】フラッシュメモリデバイスを用いてデータを記憶及び検索するための方法及びシステムを提供する。
【解決手段】フラッシュメモリに装置が含まれる。本フラッシュメモリには、複数のメモリセルが含まれ、各メモリセルは、デジタル記憶の実現に用いるための電荷蓄積容量を有する。装置には、書き込み動作及び読み出し動作において各メモリセルにアクセスする処理装置が含まれる。更に、各メモリセルに対する複数のデータ値定義用の目標電荷レベルを付加するようプロセッサに指示するための命令セットが含まれる。目標電荷レベルは、電荷蓄積容量に対してプログラムにより可変である。 （もっと読む）

【課題】負荷を平均化して複数ビットの同時書き込み処理を行うことができる不揮発性半導体記憶装置およびその書き込み制御方法の提供を図る。
【解決手段】書き込み対象の全ビットに対して割り当てる識別符号を生成する識別符号生成回路１２₀〜１２₃₁と、最大同時書き込み可能ビット数を超えない範囲において、前記生成された識別符号に基づいて平均化された同時書き込みを行うビット数を算出する同時書き込みビット数算出回路１５と、前記算出された同時書き込みビット数に従って書き込み範囲を算出する書き込み範囲算出回路１６と、書き込みデータ、前記生成された識別符号および前記算出された書き込み範囲に基づいてプログラムパルスを生成するプログラムパルス生成回路１３₀〜１３₃₁と、を有する。 （もっと読む）

【課題】データの信頼性を向上させた多値記憶セルを用いたメモリシステムを提供する。
【解決手段】メモリシステムは、ワード線、並びに、前記ワード線で選択され、異なる複数の物理量レベルによってデータを記憶する複数のメモリセルを有するセルアレイと、外部から入力された第１のデータを保持するレジスタと、前記レジスタに保持された第１のデータを第２のデータに変換してこの第２のデータを前記レジスタの第１のデータを保持する領域に上書きし、更に、前記レジスタに保持された第２のデータを前記メモリセルに記録する第３のデータに変換してこの第３のデータを前記レジスタの第２のデータを保持する領域に上書きするデータ変換部とを備えたことを特徴とする。 （もっと読む）

【課題】ＳＬＣフラッシュメモリとＭＬＣフラッシュメモリとのそれぞれのメリットを状況に応じて得る。
【解決手段】実施の形態によるメモリシステム１は、ＭＬＣフラッシュメモリ１１２と、ブロック管理部１０２と、転記部（１０７、１０８および１０９）と、を備える。ＭＬＣフラッシュメモリ１１２は、ＳＬＣモードおよびＭＬＣモードのいずれでもデータの書込みが可能な複数のブロックを含む。ブロック管理部１０２は、有効データを格納しないブロックをフリーブロックとして管理する。転記部は、ブロック管理部１０２が管理するフリーブロックの数が所定の閾値Ｔｂｆ以下である場合、有効データを格納する１つ以上の使用ブロックを転記元ブロックとして選択し、転記元ブロックに格納されている有効データをフリーブロックにＭＬＣモードで転記する。 （もっと読む）

【課題】書き込みを高速化した不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置１１０は、ベース半導体層１０ａと、電極７０ａと、チャネル半導体層３０ａと、ベーストンネル絶縁膜２０ａと、チャネルトンネル絶縁膜４０ａと、電荷保持層５０ａと、ブロック絶縁膜６０ａと、を有するメモリ部ＭＣ１を備える。チャネル半導体層３０ａは、ベース半導体層１０ａと電極７０ａとの間に設けられ、電極７０ａに対向するチャネル部３１ａを含む。ベーストンネル絶縁膜２０ａは、ベース半導体層１０ａとチャネル半導体層３０ａとの間に設けられる。チャネルトンネル絶縁膜４０ａは、電極７０ａとチャネル部３１ａとの間に設けられる。電荷保持層５０ａは、電極７０ａとチャネルトンネル絶縁膜４０ａとの間に設けられ、電荷を保持する。ブロック絶縁膜６０ａは、電極７０ａと電荷保持層５０ａとの間に設けられる。 （もっと読む）

【課題】 製造コストの上昇を招くことなくＮＡＮＤフラッシュメモリにＤＲＡＭを混載することができ、且つチップ面積の増大を招くことなくシステム性能の向上をはかる。
【解決手段】 半導体基板１０上に、ＮＡＮＤセルユニットからなる第１のメモリセルアレイとＤＲＡＭセルからなる第２のメモリセルアレイとを搭載した複合メモリであって、ＮＡＮＤセルユニットは、第１のゲート１４と第２のゲート１６を積層した２層ゲート構成の不揮発性メモリセル１００と不揮発性メモリセル１００の第１及び第２のゲート１４，１６間を接続した選択トランジスタ２００で構成され、ＤＲＡＭセルは、選択トランジスタ２００と同じ構成のセルトランジスタ３００と、不揮発性メモリセル１００又は選択トランジスタ２００と同じ構成のＭＯＳキャパシタ４００で構成されている。 （もっと読む）

【課題】セルの配置効率が高く且つ読み出し時の消費電流が少なく、さらにはデータを高速に読み出すことができるようにする。
【解決手段】ゲートが列方向に延伸する第１の選択ワード線２３と接続され、ソースが第１の副ビット線２０と接続され、ドレインが行方向に延伸する第１の主ビット線２２と接続された第１の選択トランジスタ２１と、ゲートが列方向に延伸する第２の選択ワード線３３と接続され、ソースが第２の副ビット線３０と接続され、ドレインが行方向に延伸する第２の主ビット線３２と接続された第２の選択トランジスタ３１とを有している。ここで、第２の選択トランジスタ３１の耐圧は、第１の選択トランジスタ２１の耐圧よりも低い。 （もっと読む）

【課題】電極へのチャージアップの有無を解析する手法を用いても、書き込まれた情報を解析することができない半導体装置を提供する。
【解決手段】第１半導体素子１００は基板上に形成されており、第１絶縁膜、第１電極、及び第１拡散層を備えている。第２半導体素子２００は基板に形成されており、第２絶縁膜、第２電極、及び第２拡散層を備えている。第２電極は第１電極に接続している。制御トランジスタ３００は、ソース及びドレインの一方が第１電極及び第２電極に接続しており、ソース及びドレインの他方がビットラインＢＬ１に接続しており、ゲート電極がワードラインＷＬ１に接続している。第１電位制御ラインＳＬ１−１は第１拡散層に接続しており、第１拡散層の電位を制御する。第２電位制御ラインＳＬ１−２は第２拡散層に接続しており、第２拡散層の電位を制御する。 （もっと読む）