【課題】 プリチャージ動作を不要にすることで、読み出しアクセス時間を短縮する。
【解決手段】 メモリセルは、第１電圧線と第２電圧線の間に接続ノードを介して直列に接続され、相補の論理を記憶する一対のセルトランジスタを有する。第１制御回路は、読み出し動作時に、一対のセルトランジスタのコントロールゲートを活性化レベルに設定する。第２制御回路は、読み出し動作時に、第１電圧線を第１電圧に設定し、第２電圧線を第１電圧より高い第２電圧に設定する。読み出し回路は、読み出し動作時に、接続ノードに生成される電圧に応じて、メモリセルに保持されている論理を判定する。これにより、読み出し動作において、メモリセルに保持されている論理に応じて、接続ノードを第１電圧または第２電圧に設定できる。 （もっと読む）

【課題】制御部を増加せずにブロックサイズを小さくできる不揮発性半導体記憶装置の動作方法を提供する。
【解決手段】メモリストリングを有するメモリ部と、メモリ部を制御する制御部と、を備える不揮発性半導体記憶装置１１０の動作方法である。メモリストリングは、直列に接続された複数のトランジスタを含み、複数のトランジスタのうちの一部である第１グループＧＲ１と、第１グループの隣りに接続された第１調整用トランジスタＴｒ−ＡＪと、調整用トランジスタの第１グループとは反対側に接続されたトランジスタを含む第２グループＧＲ２と、を有する。制御部は、第１グループのトランジスタの閾値の書き換えを行ったのち、第１調整用トランジスタに、閾値の書き換えによって生じた第２グループのトランジスタの閾値の相対的な変動分を調整する第１調整用閾値を設定する制御を行う。 （もっと読む）

【課題】 リファレンスメモリセルの閾値電圧を設定するための試験時間を短縮する。
【解決手段】 記憶部は、リファレンスメモリセルのいずれかである選択リファレンスメモリセルを示す情報を記憶する。デコード部は、リアルメモリセルがアクセスされるときに、記憶部に記憶されている情報に応じて選択リファレンスメモリセルに対応する１つの選択信号を出力し、複数のリファレンスセルトランジスタの閾値電圧を設定するときに、複数のリファレンスメモリセルにそれぞれ対応する複数の選択信号を出力する。スイッチ回路は、選択信号をそれぞれ受けてオンし、リファレンスメモリセルのドレインをリファレンスグローバルビット線にそれぞれ接続する。制御部は、リファレンスセルトランジスタの閾値電圧を設定するときに、リファレンスワード線およびリファレンスグローバルビット線をそれぞれ所定の電圧に設定する。 （もっと読む）

【課題】データバイトをＮＯＲフラッシュメモリに書き込む方法を提供する。
【解決手段】
本発明が提供するデータバイトをＮＯＲフラッシュメモリに書き込む方法は、ソフトウェアスイッチを設け、消去停止/再開装置の動作を制御することに用い、組み込んだ書き込みデータバイトの大きさの閾値により、該書き込み前の消去プロセスを停止するかを判断することに用い、ジャーナリングファイルシステムデータを読み取るステップを優先的に行うことを許可し、又は、データバイトを書き込むプロセスの完了を待って、ジャーナリングファイルシステムデータの読み取りを再開する。 （もっと読む）

【課題】 より簡易な構成でかつ高精度に無電源期間のデータ保持状態をモニタすることができる不揮発性記憶装置を提供する。
【解決手段】 不揮発性記憶装置１を、データ記憶部２と、参照メモリセル部３と、状態検出部４と、制御回路部５とを備える構成とし、各部の構成及び機能を次のようにする。参照メモリセル部３は、非動作期間のデータ保持状態を検出するための参照メモリセル３ａを含む。状態検出部４は、参照メモリセル３ａの状態を検出する。そして、制御回路部５は、状態検出部４での検出結果に基づいて、非動作期間のデータ保持状態を特定する。 （もっと読む）

【課題】書き込みを高速化した不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置１１０は、ベース半導体層１０ａと、電極７０ａと、チャネル半導体層３０ａと、ベーストンネル絶縁膜２０ａと、チャネルトンネル絶縁膜４０ａと、電荷保持層５０ａと、ブロック絶縁膜６０ａと、を有するメモリ部ＭＣ１を備える。チャネル半導体層３０ａは、ベース半導体層１０ａと電極７０ａとの間に設けられ、電極７０ａに対向するチャネル部３１ａを含む。ベーストンネル絶縁膜２０ａは、ベース半導体層１０ａとチャネル半導体層３０ａとの間に設けられる。チャネルトンネル絶縁膜４０ａは、電極７０ａとチャネル部３１ａとの間に設けられる。電荷保持層５０ａは、電極７０ａとチャネルトンネル絶縁膜４０ａとの間に設けられ、電荷を保持する。ブロック絶縁膜６０ａは、電極７０ａと電荷保持層５０ａとの間に設けられる。 （もっと読む）

【課題】 製造コストの上昇を招くことなくＮＡＮＤフラッシュメモリにＤＲＡＭを混載することができ、且つチップ面積の増大を招くことなくシステム性能の向上をはかる。
【解決手段】 半導体基板１０上に、ＮＡＮＤセルユニットからなる第１のメモリセルアレイとＤＲＡＭセルからなる第２のメモリセルアレイとを搭載した複合メモリであって、ＮＡＮＤセルユニットは、第１のゲート１４と第２のゲート１６を積層した２層ゲート構成の不揮発性メモリセル１００と不揮発性メモリセル１００の第１及び第２のゲート１４，１６間を接続した選択トランジスタ２００で構成され、ＤＲＡＭセルは、選択トランジスタ２００と同じ構成のセルトランジスタ３００と、不揮発性メモリセル１００又は選択トランジスタ２００と同じ構成のＭＯＳキャパシタ４００で構成されている。 （もっと読む）

【課題】セルの配置効率が高く且つ読み出し時の消費電流が少なく、さらにはデータを高速に読み出すことができるようにする。
【解決手段】ゲートが列方向に延伸する第１の選択ワード線２３と接続され、ソースが第１の副ビット線２０と接続され、ドレインが行方向に延伸する第１の主ビット線２２と接続された第１の選択トランジスタ２１と、ゲートが列方向に延伸する第２の選択ワード線３３と接続され、ソースが第２の副ビット線３０と接続され、ドレインが行方向に延伸する第２の主ビット線３２と接続された第２の選択トランジスタ３１とを有している。ここで、第２の選択トランジスタ３１の耐圧は、第１の選択トランジスタ２１の耐圧よりも低い。 （もっと読む）

【課題】 センスアンプの活性化タイミングをリアルメモリセルの電気的特性に合わせて最適に設定する。
【解決手段】 半導体メモリは、センスアンプイネーブル信号の活性化に応答して動作し、リアルセルトランジスタに流れるセル電流により変化するビット線の電圧に応じて、メモリセルに保持されている論理を判定するセンスアンプと、第１ノードと接地線の間に直列に接続されたレプリカセルトランジスタと、タイミング生成部とを有している。タイミング生成部は、レプリカセルトランジスタを介して接地線に接続される第１ノードが高レベルから低レベルに変化するときにセンスアンプイネーブル信号を活性化する。レプリカセルトランジスタは、定電圧を受けるコントロールゲートと、コントロールゲートに接続されたフローティングゲートとを含んでいる。 （もっと読む）

【課題】生産性及び動作安定性の向上を可能とする不揮発性半導体記憶装置を提供する。
【解決手段】交互に積層された複数の電極膜１４及び絶縁膜を含み、Ｘ軸方向に延在する第１、第２積層構造体Ｓａ１、Ｓａ２と、これらに積層された第１、第２選択ゲート電極ＳＧａ１、ＳＧａ２と、これらのそれぞれを貫通し、下端が接続された第１、第２半導体ピラーＳＰａ１、ＳＰａ２と、電極膜１４と記憶層と、Ｘ軸方向と交差する第１、第２配線ＬＬ１、ＬＬ２と、交互に積層された複数の電極膜１４及び絶縁膜を含む積層構造体Ｓｂと、それに積層された選択ゲート電極ＳＧｂと、これらを貫通し下端が接続された第１及び第２選択部半導体ピラーＳＰｂ１，ＳＰｂ２と、第４方向に延在する第３、第４配線ＬＬ３，ＬＬ４と、第４配線ＬＬ４は第２配線ＬＬ２に接続され、第３配線ＬＬ３の上に設けられ第３配線Ｌ３に接続された第５配線ＬＬ５と、を備える。 （もっと読む）

【課題】向上された信頼性を有する不揮発性メモリ装置及びその消去方法、そしてそれを含むメモリシステムが提供される。
【解決手段】不揮発性メモリ装置の消去方法が提供される。消去方法はメモリセルに各々連結された複数のワードラインにワードライン消去電圧を印加する段階と、接地選択トランジスタに連結された接地選択ラインに特定電圧を印加する段階と、接地選択ラインに特定電圧を印加する段階の間にメモリストリングが形成される基板に消去電圧を印加する段階と、基板の電圧変化に応答して接地選択ラインをフローティングする段階とに構成される。 （もっと読む）

【課題】消費電力を抑えることができる記憶装置、当該記憶装置を用いた半導体装置の提供を目的の一つとする。
【解決手段】記憶素子として機能するトランジスタに蓄積された電荷を保持するためのスイッチング素子として、酸化物半導体膜を活性層として用いたトランジスタを、記憶装置の各メモリセルに設ける。また、記憶素子として用いるトランジスタは、第１のゲート電極と、第２のゲート電極と、第１のゲート電極と第２のゲート電極の間に位置する半導体膜と、第１のゲート電極と半導体膜の間に位置する第１の絶縁膜と、第２のゲート電極と半導体膜の間に位置する第２の絶縁膜と、半導体膜に接するソース電極及びドレイン電極と、を有する。 （もっと読む）

【課題】ＥＣＣ動作を消去モードの最初に行うことで、高速読み出し動作可能な不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置１０は、データ格納用の不揮発性メモリセルが配列されたメモリ領域（メイン消去ブロック１１０−２〜１１０−ｎ）と、メモリ領域が不良領域である場合にメモリ領域と置換される冗長領域（冗長用消去ブロック１１０−１）と、消去動作を示すコマンドが入力されると、消去動作に先立って前記メモリ領域からデータを読み出し、誤り検出を行い、誤り検出結果に基づいて前記冗長領域へと置換する前記不良領域を検出する制御部（制御部１２）と、を備える。 （もっと読む）

【課題】ＳＯＩ構造の半導体記憶装置に電気的に書換え可能な不揮発性メモリを形成する手段を提供する。
【解決手段】第１の拡散層１６、第２の拡散層１７、前記第１および第２の拡散層間に配置された第３の拡散層、および第４の拡散層２１と、前記第１および第２の拡散層とそれぞれ一部がオーバーラップし、前記第３の拡散層上から前記第４の拡散層にかけて延在するフローティングゲート電極１３と、前記第１の拡散層および前記第３の拡散層に、共通の第１の電位を与える第１の制御線３１と、前記第２の拡散層に、第２の電位を与える第２の制御線３７と、前記第４の拡散層に、第３の電位を与える第３の制御線３３と、を備え、前記フローティングゲート電極が前記第４の拡散層とオーバーラップした面積が、前記第２の拡散層とオーバーラップした面積よりも大きく、前記第１および第３の拡散層とオーバーラップした合計の面積よりも小さい。 （もっと読む）

【課題】書き換え耐久性の高いチャージトラップ型メモリ装置を提供する。
【解決手段】シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング絶縁膜、ゲート電極が順次積層形成されており、前記ゲート電極に一方の極の電圧を印加することにより、前記シリコン基板より供給された電荷を、前記チャージトラップ膜にトラップし、情報の書き込みを行い、前記ゲート電極に他方の極の電圧を印加することにより、前記チャージトラップ膜にトラップされている電荷を引抜き、情報の消去を行うチャージトラップ型メモリ装置であって、前記トンネル酸化膜の膜厚は、３ｎｍ以下であることを特徴とするチャージトラップ型メモリ装置を提供することにより上記課題を解決する。 （もっと読む）

【課題】不揮発性メモリを有する半導体装置を小型にする。
【解決手段】複数の第１電極４Ｇと、これに交差する複数のワード線５と、複数の第１電極４Ｇの隣接間であって複数のワード線５が平面的に重なる部分に配置された複数の浮遊ゲート電極６Ｇとを有する複数の不揮発性メモリセルＭＣを持つＡＮＤ型のフラッシュメモリにおいて、上記複数の浮遊ゲート電極６Ｇの各々の断面形状を上記第１電極４Ｇよりも高い凸状とした。これにより、不揮発性メモリセルＭＣが微細化されても浮遊ゲート電極６Ｇを容易に加工できる上、不揮発性メモリセルＭＣの占有面積を増大させることなく浮遊ゲート電極６Ｇとワード線５の制御ゲート電極とのカップリング比を向上させることができる。 （もっと読む）

【課題】不揮発性メモリを有する半導体装置を高性能化する。
【解決手段】シリコン基板１上に配列された不揮発性メモリセルＮＶＭ１は、第１ｎウェルＮＷ１と、それとは異なる場所に形成された第２ｎウェルＮＷ２と、第１ｎウェルＮＷ１内に形成された選択トランジスタＱｓと、浮遊ゲート電極ＦＧおよび蓄積部ｐウェルを有する電荷蓄積部ＣＡとを有する。浮遊ゲート電極ＦＧは、第１ｎウェルＮＷ１の一部と第２ｎウェルＮＷ２とに重なるようにして配置され、蓄積部ｐウェルは、第１ｎウェルＮＷ１内において浮遊ゲート電極ＦＧに一部重なるようにして配置されている。この不揮発性メモリセルＮＶＭ１は、第２ｎウェルＮＷ２に正電圧を印加して、浮遊ゲート電極ＦＧの電子を第２ｎウェルＮＷ２に放出することで記憶情報を消去する。 （もっと読む）

【課題】メモリセルへの書き込み時にディスターブ現象が生じないＥＥＰＲＯＭ(登録商標)装置を提供する。
【解決手段】複数のメモリセルＦＥＴと、前記メモリセルＦＥＴのソース・ドレイン間に電位差を与えるための個別ソース線とビット線と、前記メモリセルＦＥＴのゲートに接続されているゲート線と、前記ゲート線に書込み・消去電位を供給するバイトセレクト線と、を含む装置であって、個別ソース線と共通ソース線との間をその制御端子を介して供給される制御信号に応じて選択的に接続するオンオフスイッチ素子を含むＥＥＰＲＯＭ(登録商標)装置。 （もっと読む）

【課題】低消費電流で正確なデータ読出を行なうことが可能な不揮発性半導体記憶装置を提供する。
【解決手段】このフラッシュメモリでは、クロック信号ＣＬＫの立ち上がりエッジに応答して外部アドレス信号ＡＤＤ０〜ＡＤＤｉに従ってメモリセルＭＣを選択し、通常の読出モード時は、クロック信号ＣＬＫの立ち上がりエッジに応答してメモリセルＭＣからデータを読み出し、通常の読出モードよりも低消費電力で読出動作を行なう低速読出モード時は、クロック信号ＣＬＫの立下りエッジに応答してメモリセルＭＣからデータを読み出す。したがって、低速読出モードにおいてクロック信号ＣＬＫの立ち上がりエッジに応答してノイズが発生してもクロック信号ＣＬＫの立下りエッジではノイズレベルが低下しているので、正確にデータ読出を行なうことができる。 （もっと読む）

【課題】消去時間の短縮を行なうとともにデータアクセスを効率的に実行することのできる不揮発性メモリ機能を有する半導体装置を提供する。
【解決手段】コマンドレジスタ／制御回路（２４）の制御のもとに、メモリセル境界領域に配置される埋込消去ゲート配線（４）に対して消去電圧を印加し、フローティングゲート（ＦＧ）と埋込消去ゲートＥＧの間で電荷を移動させて消去動作を行なうとき、消去電圧印加中にメモリゲート線（ＭＧＬ）およびアシストゲート線（ＡＧＬ）に読出選択電圧を印加してデータの読出を実行する。 （もっと読む）