Fターム[5B125EB00]の内容
リードオンリーメモリ (43,397) | EEPROMセルへの電荷注入、放出構成 (1,604)
Fターム[5B125EB00]の下位に属するFターム
トンネル注入 (465)
アバランシェ注入 (265)
注入、放出方向が特定されているもの (305)
基板バイアスの電圧制御 (154)
負電圧を利用するもの (175)
非選択ワード線、ビット線、ソース線の制御 (239)
Fターム[5B125EB00]に分類される特許
1 - 1 / 1
多状態メモリのための高性能検証
本発明は“スマート検証”手法を提供し、この手法では、シーケンシャルな状態に基づいた検証を実施するために多状態検証範囲の検証結果に基づいた動的調節を用いて多状態メモリがプログラムされる。この手法は、シーケンシャルに検証される多状態メモリの実装例の中で信頼できる動作を維持しながら多状態書き込み速度を高めることができる。これは、書き込みシーケンスの各プログラム/検証/ロックアウトのステップのためのシーケンシャルな検証動作の数を最少にする“インテリジェントな”手段を設けることによって行われる。選択された記憶素子のプログラム/検証サイクルのシーケンスの間に多状態メモリのための書き込みシーケンスの1つの代表的な実施形態では、プロセスの開始時に、その選択された記憶素子がプログラムされる多状態範囲の最低状態だけが検証段階中にチェックされる。選択された記憶素子のうちの1つ以上が第1の記憶状態に達すると、多状態のシーケンスのうちの次の状態が検証プロセスに付け加えられる。この次の状態は、最速の素子が当該シーケンス中のこの先行状態に達したならば、直ちに或いは幾つかのプログラムサイクルの遅延の後に、付け加えられ得る。検証段階でチェックされる集合への状態の付け加えは、最高状態が付け加えられるまで、多状態の集合の残りを通して、順に続行される。さらに、これらのレベルを目指すように選択された記憶素子の全てがこれらの目標値に合うと首尾よく検証されてさらなるプログラミングからロックアウトされたとき、低い方の状態を検証集合から取り除くことができる。 (もっと読む)
1 - 1 / 1
[ Back to top ]