【課題】不揮発性メモリのバッファ領域のウェアレベルを緩和するメモリシステムが提供される。
【解決手段】本発明によるメモリシステムは使用者領域とバッファ領域を有する不揮発性メモリと、前記不揮発性メモリのウェアレベル情報に基づいて、前記使用者領域の一部ブロックを前記バッファ領域に転換する動作を管理するためのウェアレベル制御ロジックと、を含む。前記ウェアレベル情報は前記使用者領域のプログラム−消去サイクル情報、ＥＣＣエラー率情報、又は消去ループ回数情報であり得る。本発明によると、バッファ領域のＰ／Ｅサイクル耐久性（ｅｎｄｕｒａｎｃｅ）を増加するか、或いはＥＣＣエラー率や消去ループ回数の増加率を減らすことによって、メモリシステムの性能を向上させ得る。 （もっと読む）

【課題】向上された動作速度を有する不揮発性メモリ装置及び不揮発性メモリ装置を制御するコントローラの動作方法を提供する。
【解決手段】本発明の不揮発性メモリ装置は、データのプログラム、読出し又は消去を遂行する第１プレーン、データのプログラム、読出し又は消去を遂行する第２プレーン、及び第１プレーン又は第２プレーンから共通バスを通じて伝送されるデータを外部へ出力し、外部から受信されるデータを、共通バスを通じて第１プレーン又は第２プレーンへ伝送するデータ入出力回路を含む。第１プレーンでプログラム、読出し又は消去が遂行される時、データ入出力回路は共通バスを通じて第２プレーンとデータを交換する。 （もっと読む）

【課題】読出速度が速い半導体記憶装置を提供する。
【解決手段】フラッシュメモリ３は、選択ビット線ＢＬをプリチャージするプリチャージ回路４５と、定電流源５０と、電流検知型のセンスアンプ２３と、選択ビット線ＢＬがメモリアレイＭＡ２に属する場合は、選択ビット線ＢＬおよび定電流源５０をそれぞれセンスアンプ２３の入力ノードＬＢＴ，ＬＢＢに接続し、選択ビット線ＢＬがメモリアレイＭＡ３に属する場合は、選択ビット線ＢＬおよび定電流源５０を入力ノードＬＢＢ，ＬＢＴに接続する切換回路ＳＷＴ２，ＳＷＢ２，ＳＷとを含む。したがって、ビット線ＢＬのプリチャージとデータ読出を並列に実行できる。 （もっと読む）

【課題】新たなリードパラメータで不揮発性メモリ装置をリードするリードリトライを行う方法、該方法を行う装置を提供する。
【解決手段】リードリトライ動作及び／またはその部属的なリードリトライ動作は、リードリトライ動作が保証（ｗａｒｒａｎｔｅｄ）されるか否かを判断する前に初期化されるか、完了することができる。例えば、ＮＡＮＤフラッシュメモリ装置のページは、新たなリード電圧レベルをページのワードラインに印加して、リードリトライ動作でリードされうる。例えば、リードリトライ動作は、エラー訂正動作でターゲットページのデータの以前リードページのエラーを訂正不能と判断される前に、ターゲットページで行われる。 （もっと読む）

【課題】高品質なメモリシステムを提供する。
【解決手段】メモリシステム１は、データ保持可能な不揮発性の半導体記憶部２と、半導体記憶部２の温度を計測する温度計測部９a、９ｂと、半導体記憶部２の温度を変化させる温度可変部８と、ホスト機器１１から受信したデータを半導体記憶部２に転送する転送部、温度計測部９a、９ｂからの温度情報を記憶する温度記憶部、及び温度記憶部に記憶された温度情報に基づいて、温度可変部８を制御する温度制御部を具備する制御回路５と、を具備する。 （もっと読む）

【課題】バッテリ電圧が異なる車両の制御対象機器を制御するための、同じハードウエア構成を備えた電子制御装置に対して、正しい制御プログラム以外の書き込みを防止すること。
【解決手段】ＥＣＵ１０４が、書込装置１０１から制御プログラムの提供を受けたときに、検出されたバッテリ電圧Ｖ_Ｖと、制御プログラム内の使用電圧情報１１０から取得した使用電圧Ｖ_Ｓとに基づき、制御プログラムの正誤を判定する。そして、正しい制御プログラムではないと判定した場合、制御プログラムのフラッシュＲＯＭへの書込処理を中止する。 （もっと読む）

【課題】画像処理装置に設けられた不揮発性メモリに対して、比較的に簡素な構成で適切にリフレッシュを行うことができるようにする。
【解決手段】画像処理装置は、自装置で用いられるデータを保存する不揮発性メモリと、自装置の動作状況を認識する認識手段１０１と、認識手段１０１が認識した動作状況をと、記憶部に予め記憶された自装置の動作状況ごとの温度変化を示す動作温度情報とを用いて、不揮発性メモリのリフレッシュの要否を判定する判定手段１０２と、リフレッシュが必要であると判定手段１０２が判定した場合、不揮発性メモリをリフレッシュするリフレッシュ手段１０３と、を備える。 （もっと読む）

【課題】全てのＲＯＭに共通するデータと個々のＲＯＭごとに異なるデータとを１つの工程で書き込むことができ、また、書き込みデータの秘匿性を保つことができるデータ書き込み装置およびデータ書き込み方法を提供する。
【解決手段】データ書き込み装置１０は、経路切り替え手段１１とデータ書き込み手段１２とデータ格納手段１３とを備え、経路切り替え手段１１は、制御装置から受信した共通データをデータ格納手段１３に記憶させ、制御装置から共通データの書き込み開始の要求があった場合は、データ格納手段１３から読み出した共通データをデータ書き込み手段１２に出力し、制御装置から個別データの書き込み開始の要求があった場合は、制御装置から受信した個別データをデータ書き込み手段１２に出力し、データ書き込み手段１２は、経路切り替え手段１１から入力されたデータをデータ書き換え可能な記憶素子の所定領域に書き込む。 （もっと読む）

【課題】データ書き替えの繰り返しによってメモリセルの閾値電圧が下がりくくなることを防止する。
【解決手段】半導体装置１の各メモリセルＭＣは、共通の浮遊ゲートＦＧを有する第１のトランジスタ（読出用）ＴＲＡと第２のトランジスタ（書込用）とを含む。制御回路１１は、一方のトランジスタに通電したときにメモリセルに流れる電流と、両方のトランジスタに通電したときにメモリセルに流れる電流とを比較することによって、第１および第２のトランジスタにそれぞれ接続されるサブビット線ＳＢＬ＿Ｒ，ＳＢＬ＿Ｐ間のショートを検出する。 （もっと読む）

【課題】信頼性を向上させることができる不揮発性メモリ装置の提供。
【解決手段】メモリセルアレイの選択されたページからデータを読み出すか、或いはメモリセルアレイの選択されたページへ書き込むように構成されたページバッファ回路と、選択されたページに割り当てられたシードに基づいて、ページバッファ回路へ伝送されるか、或いはページバッファ回路から伝送されるデータをランダム化及びデランダム化するように構成されたランダム化及びデランダム化回路と、を有し、選択されたページは複数のセグメントで構成され、ランダム化及びデランダム化回路は、選択されたページに割り当てられたシードに基づいて選択されたページのアクセス要請されたセグメントの各々に対するランダムシークェンスを生成するように構成され、シードにしたがって反復的に生成されたランダムシークェンスに基づいて各アクセス要請されたセグメントのデータをランダム化及びデランダム化するように構成される。 （もっと読む）

【課題】読み出し動作開始から読み出し動作完了までの処理時間を可及的に低減する。
【解決手段】制御部は、不揮発性メモリに格納されているデータを読み出す際、読み出し電圧管理情報に記録されている読み出し電圧の値を用いて不揮発性メモリからデータを読み出して、誤り検出部が読み出されたデータに誤りを検出したとき、誤り検出部が読み出されたデータに誤りを検出しなくなるまで読み出し電圧を変更して前記不揮発性メモリからデータの再読み出しを行い、誤り検出部が読み出されたデータに誤りを検出しなくなったとき、読み出し電圧管理情報に記録されている読み出し電圧を更新する。 （もっと読む）

【課題】半導体記憶装置に対する書き込み／読み出しに影響を与えることなく、読み出し時にエラー訂正されたデータを、メモリ本体に再書き込みする。
【解決手段】実施形態に係る半導体記憶装置１は、エラー訂正部９、第１の記憶部１０、第２の記憶部１１、制御部１３を含む。エラー訂正部９は、メモリ本体８から読み出されたデータに対するエラー訂正を行う。第１の記憶部１０は、エラー訂正部９によって訂正されたデータを記憶する。第２の記憶部は、エラー訂正部９によって訂正されたデータに対応するアドレスを記憶する。制御部１３は、メモリ本体８に対する読み出し／書き込みが実行されていないタイミングにおいて、第１の記憶部１０に記憶されているデータと第２の記憶部１１に記憶されているアドレスに基づいて、メモリ本体８に対して再書き込みを行う。 （もっと読む）

【課題】 １つをメモリブロックの書き込み動作中に、別のメモリブロックの読み出し動作を実行することで、アクセス効率を向上する。
【解決手段】 半導体メモリは、複数ビットの書き込みデータおよび書き込みデータのパリティデータをビット毎に保持する複数のメモリ領域を有する複数のメモリブロックを有している。書き込みコマンドに応答して、メモリブロックの１つである書き込みメモリブロックのメモリ領域に、書き込みデータおよびパリティデータが順に書き込まれる。読み出しコマンドに応答して、書き込みメモリブロックを除くメモリブロックの１つにおいて、書き込みデータおよびパリティデータが供給されていないデータ線に対応するメモリ領域からデータが読み出され、書き込み動作により読み出させないデータが再生される。これにより、書き込み動作と並行して読み出し動作を実行できる。 （もっと読む）

【課題】復号の処理速度が速いメモリカード３を提供する。
【解決手段】メモリカード３は、１個のメモリセルに記憶する、読み出し単位であるページが異なる３ビットのデータを、８個の閾値電圧分布に基づく確率を用いた反復計算により復号を行うときに、ハードビット読み出しのための７個の基準電圧のそれぞれと、ソフトビット読み出しのための、それぞれの基準電圧よりも低い電圧および高い電圧からなる複数の中間電圧と、からなる７組の電圧セットのうち、読み出すページに属する１ビットデータの読み出しに必要な電圧セットの電圧を選択し、選択した前記電圧セットの電圧を読み出し電圧として前記メモリセルに印加する制御を行うワード線制御部２１と、対数尤度比を記憶する対数尤度比テーブル記憶部２２と、読み出したデータを対数尤度比を用いてＥＣＣフレーム単位で復号をする復号器１と、を有する。 （もっと読む）

【課題】動作速度を向上出来る半導体記憶装置を提供すること。
【解決手段】動作がプロセッサ２の制御によって自動で行われる半導体記憶装置１であって、不揮発性のメモリセルＭＣを備えたメモリセルアレイと、第１レジスタを保持し、電圧を発生する電源回路１１と、第２レジスタを保持し、前記メモリセルからデータを読み出し増幅するセンスアンプ７と、第３レジスタ３０を保持し、前記電源回路１１と前記センスアンプ７の動作を制御する制御回路１２と、前記第１乃至第３レジスタに命令を与えることにより、前記電源回路１１、前記センスアンプ７、及び前記制御回路１２の動作を制御する前記プロセッサ２とを具備し、前記制御回路１２は、前記第３レジスタ３０で受け取った前記命令をデコードして、デコード結果に基づいて前記電源回路１１及び前記センスアンプ７を直接制御可能である。 （もっと読む）

【課題】メモリーセルの特性変動やばらつき等に追従してワードラインに供給する昇圧電圧を調整するワードライン昇圧回路、記憶装置、集積回路装置、及び電子機器等を提供する。
【解決手段】メモリーセルを選択するためのワードラインに昇圧電圧を供給するためのワードライン昇圧回路１４０は、ワードラインに供給する昇圧電圧を生成する昇圧回路２００と、昇圧電圧に基づいて、メモリーセルの読み出し電流に対応したレベル検出用電流を生成するレベル検出用電流生成回路２１２と、レベル検出用電流に基づいて昇圧回路２００の昇圧動作の停止制御を行う昇圧停止制御回路２１４とを含む。 （もっと読む）

【課題】 プリチャージ動作を不要にすることで、読み出しアクセス時間を短縮する。
【解決手段】 メモリセルは、第１電圧線と第２電圧線の間に接続ノードを介して直列に接続され、相補の論理を記憶する一対のセルトランジスタを有する。第１制御回路は、読み出し動作時に、一対のセルトランジスタのコントロールゲートを活性化レベルに設定する。第２制御回路は、読み出し動作時に、第１電圧線を第１電圧に設定し、第２電圧線を第１電圧より高い第２電圧に設定する。読み出し回路は、読み出し動作時に、接続ノードに生成される電圧に応じて、メモリセルに保持されている論理を判定する。これにより、読み出し動作において、メモリセルに保持されている論理に応じて、接続ノードを第１電圧または第２電圧に設定できる。 （もっと読む）

【課題】グローバルタイムを参照してデータリテンション動作を実行する使用者装置、格納装置、及びそれのデータリテンション方法を提供する。
【解決手段】本発明のデータ格納装置の駆動方法は、データ格納装置をオフライン状態でオンライン状態に転換する段階と、オンライン状態の間にホストから現在のグローバルタイム（Ｇｌｏｂａｌ ｔｉｍｅ）を受信する段階と、オンライン状態の間に現在のグローバルタイム（Ｃｕｒｒｅｎｔ ｇｌｏｂａｌ ｔｉｍｅ）を参照してデータ格納装置に格納されたデータを少なくとも１つのノーマルデータリテンション動作を通じてリフレッシュする段階と、を含む。 （もっと読む）

【課題】一定の上昇傾斜を有する駆動信号をメモリセルアレイに提供することによって、読出しマージン減少による信頼性の下落を防止できる不揮発性メモリ装置が提供される。
【解決手段】本発明の実施形態による不揮発性メモリ装置は、基板と直交する方向に積層された複数のメモリセルを含むメモリセルアレイと、ワードラインを通じて前記メモリセルアレイに連結された行選択回路と、前記ワードラインに提供される電圧を発生する電圧発生回路と、を含み、前記電圧発生回路は、目標電圧レベルまで段階的に増加させる方式に前記電圧を発生する。本発明の実施形態による不揮発性メモリ装置は、一定の上昇傾斜を有する駆動信号をメモリセルアレイに提供できる。したがって、読出しマージン減少による信頼性の下落が防止され得る。 （もっと読む）

【課題】処理速度の低下を防止でき、要求されるパフォーマンスでのタスク実行を行うことが可能で、状況に応じた的確なリフレッシュ動作を実現することが可能なメモリ装置、メモリ制御方法、およびプログラムを提供する。
【解決手段】メモリ装置２０は、ブロック単位にデータの消去が行われ、このブロックに対するデータの書き込みおよび読み出しが行われる不揮発性メモリ２３と、不揮発性メモリのアクセス動作を制御し、不揮発性メモリのデータ変化状態のレベルを監視して不揮発性メモリのリフレッシュ動作を制御する制御部２１と、を有し、制御部２１は、タスクを優先度に応じて処理し、前記リフレッシュ動作を低優先度タスクとして処理する。 （もっと読む）